

Arquitetura de Computadores II - 1COP0012

Lista de Exercícios nº 1

Data de entrega: 18/03/2024

- 1) Um microprocessador tem um clock de 5 GHz.
 - a. Quanto tempo leva um ciclo de clock?
 - **b.** Qual é a duração de um tipo particular de instrução de máquina que consiste em três ciclos de clock?
- 2) Um microprocessador fornece uma instrução capaz de mover uma cadeia de bytes de uma área da memória para outra. A leitura e decodificação inicial da instrução levam 10 ciclos de clock. Depois demora 15 ciclos de clock para transferir cada byte. O microprocessador possui um clock de 10 Ghz.
 - **a.** Determine o tamanho do ciclo da instrução para o caso de uma cadeia de 64 bytes.
 - **b.** Qual é o pior atraso para aceitar uma interrupção se a instrução não puder ser interrompida.
 - **c.** Repita a parte (b) assumindo que a instrução possa ser interrompida no começo da transferência de cada byte.
- **3)** Suponha que um 8088 esteja executando um programa no qual a probabilidade de um salto de programa é 0.1. Para simplificar, assuma que todas as instruções seja do tamanho de 2 bytes.
 - **a.** Qual a fração do ciclo de leitura do barramento de instrução é desperdiçada?
 - **b.** Repita para fila de instrução de tamanho de 8 bytes.
- **4)** Um processador de pipeline tem uma taxa de clock 2,5 GHz e executa um programa com 1,5 milhões de instruções. O pipeline possui cinco estágios e as instruções são emitidas numa taxa de uma por ciclo de clock. Ignore penalidades por causa das instruções de desvio e execuções fora de ordem.
 - **a.** Qual a diferença de velocidade deste processador para este programa comparado a um processador sem pipeline?
 - **b.** Qual o rendimento (em MIPS) do processador com pipeline?
- **5)** Um processador sem pipeline tem uma taxa de clock de 2.5 GHz e um CPI (ciclos por instrução médio) de 4. Uma atualização no processador introduz um

pipeline de cinco estágios. No entanto, por causa dos atrasos internos do pipeline, a taxa de clock do novo processador deve ser reduzida pra 2 GHz.

- a. Qual o aumento de velocidade obtido por um programa típico?
- **b.** Qual a taxa em MIPS para cada processador?
- 6) Um microprocessador verifica o estado de um dispositivo a cada 20 ms. Isso é feito por meio de um timer alertando o processador a cada 20 ms. A interface do dispositivo inclui duas portas: uma para e uma para saída de dados. Quanto tempo é necessário para verificar e atender ao dispositivo dada uma taxa de clock de 8 MHz? Suponha, para simplificar, que todos os ciclos de instrução pertinentes sejam de 12 ciclos de clock.
- **7)** Um sistema particular é controlado por um operador por meio de comandos digitados em um teclado. O número médio de comandos entrados em um intervalo de 8 horas é 60.
 - **a.** Suponha que o processador verifique o teclado a cada 100 ms. Quantas vezes o teclado será verificado em um período de 8 horas?
 - **b.** Por que fração o número de verificações do processador ao teclado seria reduzido se fosse usada a E/S controlada por interrupção?
- **8)** Um módulo de DMA está transferindo caracteres para a memória usando o roubo de ciclo, a partir de um dispositivo transmitindo a 9600 bps. O processador está buscando instruções na taxa de 1 milhão de instruções por segundo (1 MIPS). Por quanto tempo o processador será atrasado devido à atividade de DMA?