


Elementos, organização e hierarquia de Memória

[illegible]


- Conjunto de bits?
- Quantos bits?
- O que significa processador de 32 bits? E de 64 bits?
- Como representar a palavra de dados?
- Como armazenar uma palavra de dados?

- RAM: Random-Access Memory
- ROM: Read-Only Memory
- PROM: Programmable ROM
 - EPROM: Apagável com radiação ultravioleta
 - EEPROM: Apagável por sinais elétricos.
- Registradores?

- Um latch é um elemento lógico que pode acompanhar as variações do dado e transferir estas mudanças para uma linha de saída.
- Circuito biestável: Q pode valer 0 ou 1.




- O latch SR é um elemento biestável transparente, ou seja, sensível às variações das entradas.
- Na operação de **set** a saída é forçada para o valor **Q=1**
- Na operação **reset** a saída é forçada para **Q=0**



Latch D


- Um latch tipo D tem uma única entrada D que atua como entrada de um bit de dado.



(a) Element


D	Q
0	0
1	1

(b) Operation




(a) Logic diagram

Latch D com Clock




(a) Logic diagram




(b) Symbol

Registradores


- Um registrador é um elemento lógico utilizado para armazenar uma palavra binária de n-bits.




(a) Single cell



(b) 8-bit register




(a) Individual cells




(b) Single register

Registradores de Deslocamento




(a) Single cell

(b) Serial-load shift register



(a) Contents cleared



(b) Clock cycles

Memória RAM

- Célula RAM estática:** A memória estática é capaz de manter os bits de dados armazenados apenas enquanto a fonte de alimentação estiver conectada ao circuito. Uma célula SRAM é **equivalente ao Latch SR**.

Memória RAM

- Célula RAM dinâmica:** A DRAM é similar a SRAM. A diferença é o projeto das células. As células dinâmicas são **mais simples** e necessitam de **menos área no chip**. Isto permite que a DRAM seja construída com densidades de armazenamento maiores, reduzindo o custo do bit. A DRAM é muito utilizada para **memórias principais** dos computadores. A desvantagem da DRAM é que as células **são mais lentas**. Os tempos de leitura e escrita são maiores. Uma célula DRAM é construída a partir de **capacitores**, demandando **refresh** de memória para manter os dados armazenados.

Arranjo das SRAMs Matriz 8x8







Diagrama em Blocos para SRAM 64x8




O que nós já sabemos?



Hierarquia de Memória



Tendências tecnológicas




Hierarquia de Memória

- **Objetivo:** oferecer ilusão de máximo tamanho de memória, com mínimo custo.
- Máxima velocidade.
- Cada nível contém cópia de parte da informação armazenada no nível superior seguinte.

Hierarquia de Memória

O diagrama ilustra a hierarquia de memória de um sistema. No topo, um retângulo rotulado 'Processador' contém um 'Bloco de controle' e dois blocos de memória locais. Abaixo, uma sequência de quatro retângulos de memória aumenta progressivamente de tamanho para a direita. Linhas de conexão ligam os blocos de memória dentro do processador aos blocos de memória na hierarquia externa. Abaixo do diagrama, uma seta horizontal indica a direção da hierarquia, com propriedades associadas a cada nível.

Velocidade:	Mais rápida	Mais lenta
Tamanho:	Menor	Maior
Custo:	Mais alto	Mais baixo




Velocidade:	Mais rápida	Mais lenta
Tamanho:	Menor	Maior
Custo:	Mais alto	Mais baixo

Hierarquia de Memória

The diagram illustrates the memory hierarchy with four levels, showing an exponential increase in access time and size from the processor to secondary memory. A diagonal line indicates the trend.

Nível	Componente	Velocidade (ns)	Tamanho (bytes)
1	Processador (Bloco de controle, Bloco operac., Registrador, On-Chip cache)	0,1	100
2	Cache 2º nível (SRAM)	1	16 k
3	Memória principal (DRAM)	2-5	512 k ... Ms
4	Memória secundária (disco)	10-20	256 M ... Gs
5		10.000.000 (10 ms)	Gs Ts




“Velocidade” (ns):	0,1	1	2-5	10-20	10.000.000 (10 ms)
Tempo					
Tamanho (bytes):	100	16 k	512 k ...Ms	256 M ...Gs	Gs Ts

Hierarquia de Memória

O diagrama ilustra a hierarquia de memória como uma pirâmide com quatro níveis, representando o trade-off entre custo, capacidade e latência. À esquerda, uma seta verde apontando para cima indica o aumento do custo financeiro. À direita, uma seta azul apontando para baixo indica a diminuição da capacidade de armazenamento e da latência à medida que se sobe a hierarquia.

Nível	Componente	Custo Financeiro	Capacidade de Armazenamento	Latência
1	Registrador	Alto	Baixa	Baixa
2	Cache	Alto	Baixa	Baixa
3	Memória Primária	Alto	Baixa	Baixa
4	Disco Rígido ou Memória Secundária	Baixo	Alta	Alta



Hierarquia de Memória

Como a hierarquia é gerenciada?

- Registradores <-> memória
 - pelo compilador
- cache <-> memória principal
 - pelo hardware
- memória principal <-> disco
 - pelo hardware e pelo sistema operacional (memória virtual)
 - pelo programador (arquivos)

- Registradores <-> memória
 - pelo compilador
- cache <-> memória principal
 - pelo hardware
- memória principal <-> disco
 - pelo hardware e pelo sistema operacional (memória virtual)
 - pelo programador (arquivos)

Hierarquia de Memória

Princípio da Localidade

- Espacial: se um dado é referenciado, seus vizinhos tendem a ser referenciados logo.
- Temporal: um dado referenciado, tende a ser referenciado novamente.

Como explorar o princípio de localidade numa hierarquia de memória?

- Localidade Temporal
 - ⇒ Mantenha itens de dados mais recentemente acessados nos níveis da hierarquia mais próximos do processador
- Localidade Espacial
 - ⇒ Mova blocos de palavras contíguas para os níveis da hierarquia mais próximos do processador

- Localidade Temporal
 - => Mantenha itens de dados mais recentemente acessados nos níveis da hierarquia mais próximos do processador
- Localidade Espacial
 - => Mova blocos de palavras contíguas para os níveis da hierarquia mais próximos do processador

Organizações de Memória Cache


- processador gera endereço de memória e o envia à cache
- cache deve
 - verificar se tem cópia da posição de memória correspondente
 - se tem, encontrar a posição da cache onde está esta cópia
 - se não tem, trazer o conteúdo da memória principal e escolher posição da cache onde a cópia será armazenada
- *mapeamento* entre endereços de memória principal e endereços de cache resolve estas 3 questões
 - deve ser executado em hardware
- estratégias de organização (mapeamento) da cache
 - mapeamento completamente associativo
 - mapeamento direto
 - mapeamento set-associativo

- processador gera endereço de memória e o envia à cache
- cache deve
 - verificar se tem cópia da posição de memória correspondente
 - se tem, encontrar a posição da cache onde está esta cópia
 - se não tem, trazer o conteúdo da memória principal e escolher posição da cache onde a cópia será armazenada
- *mapeamento* entre endereços de memória principal e endereços da cache resolve estas 3 questões
 - deve ser executado em hardware
- estratégias de organização (mapeamento) da cache
 - mapeamento completamente associativo
 - mapeamento direto
 - mapeamento set-associativo


Memórias Cache

- Características
 - Pouco espaço de armazenamento
 - Alto custo financeiro
 - Baixo tempo de acesso
- Conceitos
 - **Palavra:** conjunto de um ou mais bytes.
 - **Bloco:** conjunto de uma ou mais palavras (unidade da cache)
 - **Bit de Válido:** indica se o dado ou bloco está válido
 - **Tag ou rótulo:** parte do endereço de uma palavra na memória principal
 - **Slot:** cada linha de uma cache, que pode armazenar um ou mais blocos dependendo da organização da cache.
 - **Comparador:** compara a tag de um endereço de uma palavra, com as tags dos endereços armazenados na cache


Modos de Mapeamento




Mapeamento Direto




Tamanho da linha



Tamanho da linha tirando vantagem da localidade espacial




Organizações da Cache



Organizações da Cache

• Completamente Associativa


- Possui um slot com N blocos
- Necessita de N comparações
- Endereça o bloco diretamente
- Exemplo:
 - Endereços de 5 bits (32 palavras)
 - 1 slot (com 4 blocos)
 - Blocos de 4 palavras




Acesso à Cache

- Quando a cache estiver sem espaço, qual bloco será substituído?
 - Mapeamento Direto: o bloco que estiver no slot
 - Associativa por conjunto e Completamente Associativa: usar uma política de substituição
 - LRU: substituir o bloco menos recentemente utilizado
 - Item (endereço de linha) vai para a frente da lista
 - LFU: substituir o bloco menos frequentemente utilizado
 - Contador incrementado quando bloco é acessado
 - FIFO: substituir o primeiro bloco que entrou na cache
 - Aleatório: escolher um bloco qualquer

Mapeamento Direto



Completamente Associativo



Acesso à Cache

- Quando ocorrer uma escrita, como manter a coerência com a memória principal?
 - Write-through: a palavra é escrita tanto no bloco da cache, quanto no bloco da memória principal.
 - Write-back: a palavra é escrita somente no bloco da cache. Quando este bloco for substituído, então a palavra será escrita na memória principal.

Cache hit e Cache miss


- Cache Hit: acerto na cache, ou seja, o dado procurado já se encontra carregado na cache
 - Hit Time: tempo de acesso ao nível superior, que consiste de tempo de acesso + tempo para determinar hit/miss
- Cache Miss: falta na cache, ou seja, o dado procurado ainda tem que ser buscado na memória principal.
 - Miss Penalty: tempo gasto para substituir um bloco no nível superior + tempo para fornecer o bloco ao processador
- Métrica
 - Taxa de acerto: dado um número de acessos a cache, qual a porcentagem de cache hit.



Tipos de cache miss

- **compulsórios** (*cold start* ou chaveamento de processos, primeira referência): primeiro acesso a uma linha
 - é um “fato da vida”: não se pode fazer muito a respeito
 - se o programa vai executar “bilhões” de instruções, *misses* compulsórios são insignificantes
- de **conflito** (ou colisão)
 - múltiplas linhas de memória acessando o mesmo conjunto da cache conjunto-associativa ou mesma linha da cache com mapeamento direto
 - solução 1: aumentar tamanho da cache
 - solução 2: aumentar associatividade
- de **capacidade**
 - cache não pode conter todas as linhas acessadas pelo programa
 - solução: aumentar tamanho da cache
- **invalidação**: outro processo (p.ex. I/O) atualiza memória

Tamanho da linha vs. miss ratio



Tamanho da linha

- em geral, uma linha maior aproveita melhor a localidade espacial **MAS**
 - linha maior significa maior *miss penalty*
 - demora mais tempo para preencher a linha
 - se tamanho da linha é grande demais em relação ao tamanho da cache, *miss ratio* vai aumentar
 - muito poucas linhas
- em geral, tempo médio de acesso = $\text{Hit Time} \times (1 - \text{Miss Ratio}) + \text{Miss Penalty} \times \text{Miss Ratio}$



Quantos bits tem a cache no total?

- supondo cache com mapeamento direto, com 64 kB de dados, linha com uma palavra de 32 bits (4 bytes), e endereços de 32 bits
- 64 kB \rightarrow 16 kpalavras, 2^{14} palavras, neste caso 2^{14} linhas
 - Indice e offset
- cada linha tem 32 bits de dados mais um tag (32-14-2 bits) mais um bit de validade:


$$2^{14} \times (32 + 32 - 14 - 2 + 1) = 2^{14} \times 49 = 784 \times 2^{10} = 784 \text{ kbits}$$
- 98 kB para 64 kB de dados, ou 50% a mais

Quantos bits tem a cache no total?

- supondo cache com mapeamento direto, com 16 kB de dados, blocos de 4 palavras, sendo cada palavra de 32 bits e endereços de 32 bits
- 16 kB \rightarrow 4 kpalavras, 2^{12} palavras
- Bloco de 4 palavras (2^2), 2^{10} blocos (linhas)
- cada bloco tem 32 bits \times 4 = 128 bits de dados mais um tag (32-10-2-2 bits) mais um bit de validade:

$$2^{10} \times (128 + 32 - 10 - 2 - 2 + 1) = 2^{10} \times 147 = 147 \text{ kbits}$$
- 18.4 kB para 16 kB de dados, ou 15% a mais

Impacto da associatividade



Impacto no desempenho

Medindo o impacto do *hit ratio* no tempo efetivo de acesso

Tc = tempo de acesso à memória cache

Tm = tempo de acesso à memória principal

Tce = tempo efetivo de acesso à memória cache, considerando efeito dos misses

$Tce = h Tc + (1 - h) Tm$

se Tc = 1 ns, Tm = 20 ns

h = 0.85 0.95 0.99 1.0

então Tce = 3.85 ns 1.95 ns 1.19 ns 1 ns

Impacto no desempenho

- Supondo um processador que executa um programa com:
 - CPI = 1.1
 - 50% aritm/lógica, 30% load/store, 20% desvios
- Supondo que 10% das operações de acesso a dados na memória sejam misses. Cada miss resulta numa penalidade de 50 ciclos.

$CPI = CPI\ ideal + n^{\circ}\ medio\ de\ stalls\ por\ instrução$
 $= 1.1\ ciclos + 0.30 \times 0.10 \times 50$
 $= 1.1\ ciclos + 1.5\ ciclos$
 $= 2.6$

CPI ideal	1.1
Data misses	1.5
Instr.misses	0.5

- 58 % do tempo o processador está parado esperando pela memória!
- um miss ratio de 1% no fetch de instruções resultaria na adição de 0.5 ciclos ao CPI médio


Hierarquia de caches

- caches integradas dentro de um processador têm limitação de tamanho
- miss penalty na cache é muito grande, pela diferença entre os tempos de acesso da cache e da memória principal
- solução: caches em dois ou três níveis
 - cache integrada (L1, de primeiro nível) é de tamanho pequeno, p.ex. 8 kbytes, e tempo de acesso menor
 - cache secundária (L2) tem tamanho maior, p.ex. 256 kbytes, e tempo de acesso maior
- cache de terceiro nível (L3)
 - cache L3 “fora” do chip do processador, cache L2 dentro
- misses podem ocorrer em referências a qualquer nível de cache
- transferências entre níveis de cache apresentam mesmos problemas e possíveis soluções já discutidos

Caches de dados e instruções

- dados e instruções: cache unificada x caches separadas
- vantagens das caches separadas
 - política de escrita só precisa ser aplicada à cache de dados
 - caminhos separados entre memória principal e cada cache, permitindo transferências simultâneas (p.ex. num pipeline)
 - estratégias diferentes para cada cache: tamanho total, tamanho de linha, organização
- caches separadas são usadas na maioria dos processadores, no nível L1
- caches unificadas nos níveis L2 e L3

Caches de dados e instruções



Desempenho em caches multinível

- Suponha que o processador tenha um CPI de 1,0 e que todas as referências acertem na cache primária a uma velocidade de clock de 5GHz (0,2ns). O tempo de acesso à memória principal é de 100ns com todos os tratamentos de faltas. Taxa de falhas por instrução na cache primária é de 2%. O quanto mais rápido será o processador se acrescentarmos uma cache secundária com tempo de acesso de 5ns para um acerto ou uma falha e que seja grande o suficiente para que a taxa de falhas na L2 seja de 0,5%?

Desempenho em caches multinível

- Penalidade de falha para memória principal:
 - $\frac{100\text{ns}}{0,2\text{ns/ciclo de clock}} = 500$ ciclos de clock.
- Para processador com apenas L1:
 - CPI total = 1,0 + ciclos de stall de memória por instrução = 1,0 + 2% x 500 = 11,0
- Em relação a L1, penalidade de falha para L2:
 - 5ns / 0,2ns = 25 ciclos de clock
- Para cache de dois níveis:
 - CPI total = 1 + stall L1 + stall L2 = 1 + 2% x 25 + 0,5% x 500 = 1 + 0,5 + 2,5 = 4,0
- Portanto, com cache L2:
 - 11,0 / 4,0 = 2,8 vezes mais rápido

Memória Virtual

Introdução


- memória principal semicondutora
 - capacidade limitada
 - tempo de acesso entre 10 e 20 ns
- memória secundária em disco
 - capacidade muito maior
 - tempo de latência entre 10 e 30 ms

O problema

- Nosso computador tem 32 kbytes de memória principal
- Como podemos:
 - rodar programas que usam mais do que 32 kbytes?
 - permitir que vários usuários usem o computador?
 - executar vários programas ao mesmo tempo?

Memória Virtual: a solução!

- **Memória Virtual**: técnica que nos permite ver a memória principal como uma cache de grande capacidade de armazenamento
- É apenas mais um nível na hierarquia de memórias



- mecanismo automático de gerência de memória, que traz automaticamente para a MP os blocos de informação (do disco) necessários
- usuário tem a impressão de trabalhar com uma memória única, do tamanho da memória secundária, mas com tempo de acesso próximo do tempo da MP

Tempo de acesso

Tempo médio de acesso T_{ma} é dado por

$$T_{ma} = T_m + (1 - h) T_s$$

onde T_m = tempo de acesso à MP
 T_s = tempo de acesso ao disco
 h = hit ratio

p.ex. se $T_m = 20$ ns, $T_s = 20$ ms, $h = 0.9999$
 então $T_{ma} = 2,02$ μ s (100 x maior do que T_m)

Por que MV é diferente das caches?

- Miss penalty é MUITO maior (milhões de ciclos)! Se informação não está na memória, está no disco!
- Logo:
 - miss ratio precisa ser bem menor do que em cache
 - alta penalidade do miss => necessário buscar blocos maiores em disco
 - princípio de localidade opera sobre blocos maiores de dados ou instruções e leva a hit ratios bem mais elevados
 - Mapeamento totalmente associativo das páginas
 - misses são tratados por software (há tempo disponível)
 - técnica de escrita write-through não é uma opção. Usa-se write-back.

Terminologia

- mesma idéia da cache, mas com terminologia diferente

cache	MV
bloco	página
cache miss	page fault
endereço	endereço virtual (ou lógico)
índice	endereço real (ou físico)

- endereço virtual (lógico): gerado pelo programa
 - deve endereçar todo espaço em disco
 - maior número de bits
- endereço real (físico): endereço na memória principal
 - menor número de bits


Unidade de Gerenciamento de Memória

- MMU (Memory Management Unit)
 - gerência da hierarquia de memória
 - proteção de memória
 - usualmente integrada dentro do microprocessador
- MMU deve fazer mapeamento do endereço virtual para endereço real
- SO usa a MMU

Paginação

- Por que paginação? Resposta: mecanismo simples para tradução de endereços virtuais em reais e para gerenciamento do espaço de memória
- espaços de memória real e virtual divididos em blocos chamados de páginas
 - páginas tem tipicamente de 4 kbytes a 16 kbytes
 - Páginas para sistemas embarcados são de 1 kbytes
- endereços virtuais e reais divididos em 2 campos
 - endereço da página
 - endereço da linha (ou palavra), dentro da página


Paginação



Paginação

- page fault ocorre quando a página virtual não está na memória principal
- mapeamento completamente associativo, mais eficiente, ajuda a diminuir alta penalidade dos page faults
- Como transformar endereçamento original do programa no endereçamento real?
- page tables
 - guardam a correspondência entre páginas virtuais e páginas reais
 - permitem a translação de endereços

Paginação



- É apenas uma função de mapeamento dos endereços virtuais (do disco) para endereços reais (físicos) na memória principal

Gerência de processos

- cada processo tem sua própria tabela de páginas
 - processos são compilados para espaços de endereçamento virtuais
 - tabela de páginas define toda a utilização do espaço de endereçamento pelo processo
- sistema operacional é responsável pela alocação de espaço físico para o espaço virtual de cada processo
 - SO carrega tabela de páginas de cada processo
- hardware possui registrador que aponta para início da tabela de páginas do processo atual
- quando novo processo passa a ser ativo, sistema operacional só precisa atualizar valor deste registrador

Paginação

- *main memory translation table (MMTT)*
 - implementada em hardware
 - tamanho = n° de páginas na memória principal
- *disk memory translation table (DMTT)*
 - implementada em software, armazenada na memória principal
 - tamanho = n° de páginas em disco
- algoritmo de substituição, em software, para selecionar página da memória principal a ser substituída em caso de *page fault*
- bom desempenho é garantido pelo princípio de localidade

Substituição de páginas


- FIFO
- Memória com 3 frames (quadros)
 - Frame tem tamanho igual a uma página virtual



- Total de requisições = 20
- Total de falhas = 15
- Taxa de falha = $15/20 = 0,75$

Substituição de páginas

- LRU
- Memória com 3 frames (quadros)
 - Frame tem tamanho igual a uma página virtual



- Total de requisições = 20
- Total de falhas = 12
- Taxa de falha = $12/20 = 0,6$

Substituição de páginas

- LFU
- FIFO como critério de desempate
- Memória com 3 frames (quadros)
 - Frame tem tamanho igual a uma página virtual




- Total de requisições = 20
- Total de falhas = 13
- Taxa de falha = $13/20 = 0,65$

Substituição de páginas


- OPT (solução ótima)
 - Substitui a página que não será usada por um tempo mais longo (prever futuro)
- Memória com 3 frames (quadros)
 - Frame tem tamanho igual a uma página virtual

7 0 1 2 0 3 0 4 2 3 0 3 2 1 2 0 1 7 0 1



- Total de requisições = 20
- Total de falhas = 9
- Taxa de falha = $9/20 = 0,45$


Paginação




Translation Look-Aside Buffer

- nº de páginas na memória secundária é muito grande
 - espaço virtual de 2^{32} bytes, páginas de 4k bytes, 4 bytes por entrada na tabela
 - 4 MBytes apenas para a tabela de páginas!!!
 - tamanho excessivo da *main memory translation table*
- se tabela ficar na memória principal => dois acessos à memória a cada *cache miss*
- *working set* = conjunto de páginas mais prováveis de serem acessadas num dado momento, devido ao princípio de localidade
- **Translation Look-Aside Buffer (TLB)**
 - implementado em hardware
 - traduz endereços virtuais para endereços reais
 - só inclui páginas do *working set*
 - pode ser considerado como uma "cache" da MMTT
- Main Memory Translation Table (MMTT)
 - implementada em software

Translation Look-Aside Buffer



Translation Look-Aside Buffer



Cache física ou
Cache virtual?

Qual a diferença?


Translation Look-Aside Buffer

TLB	Page table	Cache	Possible? If so, under what circumstance?
Hit	Hit	Miss	Possible, although the page table is never really checked if TLB hits.
Miss	Hit	Hit	TLB misses, but entry found in page table; after retry, data is found in cache.
Miss	Hit	Miss	TLB misses, but entry found in page table; after retry, data misses in cache.
Miss	Miss	Miss	TLB misses and is followed by a page fault; after retry, data must miss in cache.
Hit	Miss	Miss	Impossible: cannot have a translation in TLB if page is not present in memory.
Hit	Miss	Hit	Impossible: cannot have a translation in TLB if page is not present in memory.
Miss	Miss	Hit	Impossible: data cannot be allowed in cache if the page is not in memory.

FIGURE 5.32 The possible combinations of events in the TLB, virtual memory system, and cache. Three of these combinations are impossible, and one is possible (TLB hit, virtual memory hit, cache miss) but never detected.


Mecanismos de translação de endereços mapeamento direto

- endereço de página virtual é utilizado como endereço de uma memória cujo conteúdo é o endereço de página real procurado
- tamanho = nº de páginas na memória virtual
- utilizado na MMTT (em software), mas não na TLB




Mecanismos de translação de endereços mapeamento completamente associativo

- memória associativa contém endereços virtual e real
- comparação simultânea com todos os endereços virtuais




Mecanismos de translação de endereços mapeamento conjunto – associativo (1-way)



Mecanismos de translação de endereços mapeamento conjunto – associativo

- endereços divididos em 3 campos: tag, índice, linha
- endereço da página = tag e índice
- 1-way associativo: cada posição da tabela contém um par < end. página virtual, end. página real >
 - apenas um comparador
 - endereços de páginas virtuais armazenados na tabela têm índices diferentes
- n-way associativo: cada posição da tabela contém n pares de endereços de página
 - n comparadores
 - n endereços de páginas virtuais armazenados na tabela têm mesmo índice

Disco



- Para acessar dados:
 - busca: posiciona a cabeça sobre a trilha correta (3 a 14 ms em média)
 - latência rotacional: espera pelo setor desejado (0,5 rpm)
 - transferência: recupera os dados (um ou mais setores; 30 a 80 MB/seg)

Desempenho do Disco

Tempo de Disco = Tempo de busca + Latência rotacional + Tempo de transferência

A latência rotacional média para a informação desejada está a meio caminho ao redor do disco.

- TB = 1ms
- LRM = $\frac{0,5 \text{ rotação}}{5400 \text{ RPM}} = \frac{0,5 \text{ rotação}}{5400 \text{ RPM}/60(\text{seg./min.})} = 0,0056\text{s} = 5,6\text{ms}$
- TT = $1\text{kB} / 50\text{MB/s} = 1 \cdot 2^{10} / 50 \cdot 10^6 = 20,48\mu\text{s}$
- TD = $1\text{ms} + 5,6\text{ms} + 0,02048\text{ms} = 6,62048\text{ms}$

Visão geral

