Arquitetura de Computadores III

Pipeline Superescalar

Superescalaridade


- 1. Introdução
- 2. Despacho em ordem, terminação em ordem
- 3. Despacho em ordem, terminação fora-de-ordem
- 4. Despacho fora-de-ordem, terminação fora-de-ordem
- 5. Janela de instruções centralizada
- 6. Janela de instruções distribuída
- 7. Exemplo
- 8. Renomeação de registradores


Introdução

- · princípios da super-escalaridade
 - várias unidades de execução
 - várias instruções completadas simultaneamente em cada ciclo de relógio
- hardware é responsável pela extração de paralelismo
- na prática, obtém-se IPC pouco maior do que 2
 - limitação do paralelismo intrínseco dos programas
- problemas com a execução simultânea de instruções
- conflitos de acesso a recursos comuns
 - memória
- dependências de dados
 - · verdadeiras
- falsas anti-dependências, dependências de saída
- dependências de controle (desvios)

Introdução

- pipelines ou unidades funcionais podem operar com velocidades variáveis latências
- término das instruções pode não seguir a seqüência estabelecida no programa
- processador com capacidade de "look-ahead"
 - $-\;$ se há conflito que impede execução da instrução atual, processador
 - examina instruções além do ponto atual do programa
 - procura instruções que sejam independentes
 - executa estas instruções
- possibilidade de execução fora de ordem
 - cuidado para manter a correção dos resultados do programa





Despacho e terminação de instruções

- despacho de instruções
 - refere-se ao fornecimento de instruções para as unidades funcionais
- terminação de instruções
 - refere-se à escrita de resultados (em registradores, no caso de processadores RISC)
- alternativas
 - despacho em ordem, terminação em ordem
 - despacho em ordem, terminação fora de ordem
 - despacho fora de ordem, terminação fora de ordem

Despacho em ordem, terminação em ordem

- despacho de novas instruções só é feito quando instruções anteriormente despachadas já foram executadas
- despacho é congelado
 - quando existe conflito por unidade funcional
 - quando unidade funcional exige mais de um ciclo para gerar resultado
- exemplo, supondo processador que pode a cada ciclo ...
 - decodificar 2 instruções
 - executar até 3 instruções em 3 unidades funcionais distintas
 - escrever resultados de 2 instruções

Despacho em ordem, terminação em ordem

decodificação		
l1	12	
13	14	
13	14	
	14	
15	16	
	16	

	execução		
l1	12		
I 1			
		13	
		14	
	15		
	16		

write-	back	ciclo
		1
		2
		3
I1	12	4
13		5
	14	6
15		7
	16	8

restrições:

- fase de execução de l1 exige 2 ciclos
 l3 e l4 precisam da mesma unidade funcional
 l5 e l6 precisam da mesma unidade funcional
- I5 depende do valor produzido por I4

6 instruções em 6 ciclos IPC = 1.0

Despacho em ordem, terminação fora de ordem

- despacho não espera que instruções anteriores já tenham sido executadas
 - ou seja: despacho não é congelado quando unidades funcionais levam mais de um ciclo para executar
- consequência: uma unidade funcional pode completar uma instrução após instruções subsequentes já terem sido completadas
- despacho ainda precisa ser congelado quando ...
 - há conflito por uma unidade funcional
- há uma dependência de dados verdadeira

Despacho em ordem, terminação fora de ordem

decodificação			
l1 l2			
13 14			
	14		
15	16		
	16		

execução			
I1	12		
11		13	
		14	
	15		
	16		

write	write-back	
		1
		2
12		3
I1	13	4
14		5
15		6
16		7

6 instruções em 5 ciclos

- Il termina fora de ordem em relação a I2
 I3 é executada concorrentemente com último ciclo de execução de I1
 tempo total reduzido para 7 ciclos

IPC = 1.2

Despacho em ordem, terminação fora de ordem

- supondo a seguinte situação
 - R3 := R3 op R5
 - R4 := R3 + 1
 - -R3 := R5 + 1
- · dependência de saída - 1ª e 3ª instrução escrevem em R3
 - valor final de R3 deve ser o escrito pela 3ª instrução
 - atribuição da 1ª instrução não pode ser feita após atribuição da 3ª instrução
 - despacho da 3ª instrução precisa ser congelado
- terminação fora de ordem ..
 - exige controle mais complexo para testar dependências de dados
- torna mais difícil o tratamento de interrupções


Despacho fora de ordem, terminação fora de ordem

- · problemas do despacho em ordem
 - decodificação de instruções é congelada quando instrução cria ...
 - · conflito de recurso
 - · dependência verdadeira ou dependência de saída
 - conseqüência: processador não tem capacidade de look-ahead além da instrução que causou o problema, mesmo que haja instruções posteriores independentes
- solução
 - isolar estágio de decodificação do estágio de execução
 - continuar buscando e decodificando instruções, mesmo que elas não possam ser executadas imediatamente
 - inclusão de um buffer entre os estágios de decodificação e execução: janela de instruções
 - instruções são buscadas de janela independentemente de sua ordem de chegada: despacho fora de ordem

Despacho fora de ordem, terminação fora de ordem decodificação janela execução ciclo l1 l2 14 I1, I2 11 12 2 13 11 13 12 11 3 13.14 15 16 13 4 14, 15, 16 16 14 16 14 .15..... 15 6 instruções em 4 ciclos IPC = 1.5 estágio de decodificação opera a velocidade máxima, pois independe do estágio de execução 16 é independente e pode ser executada fora de ordem, concorrentemente com 14 tempo total reduzido para 6 ciclos

Despacho fora de ordem, terminação fora de ordem

- supondo a seguinte situação
 - R4 := R3 + 1
 - -R3 := R5 + 1
- · anti-dependência
 - 2ª instrução escreve em R3
 - 1ª instrução precisa ler valor de R3 antes que 2ª instrução escreva novo valor
 - despacho da 2ª instrução precisa ser congelado até que 1ª instrução tenha lido valor de R3




Janela de instruções centralizada

- "janela de instruções" é um buffer que armazena todas as instruções pendentes para execução
- instrução enviada para unidade de execução correspondente quando operandos estão disponíveis
 - operandos buscados no banco de registradores
- se operando não está disponível, identificador de registrador é colocado na instrução
 - quando instrução atualiza este registrador, janela de instruções é pesquisada associativamente e identificador do registrador é substituído pelo valor do operando

Janela de instruções centralizada

instr.	código	registr destind		reg.1	oper. 2	reg.2
1	operação	ID	valor			ID
2	operação	ID	valor			ID
3	operação	ID		ID	valor	
4	operação	ID	valor		valor	
5	operação	ID		ID		ID



Janela de instruções distribuída

- cada unidade de execução tem uma "estação de reserva"
- estação tem capacidade para armazenar 2 a 6 instruções
- instruções são decodificadas e enviadas para a estação de reserva apropriada
- instruções são enviadas para unidade de execução quando operandos estão disponíveis
- mesmo mecanismo de identificação de registradores nas instruções
- quando registradores são atualizados, valores são passados diretamente para as estações de reserva
 - busca associativa para substituição de identificadores por valores
- Algoritmo de Tomasulo: combinação de estações de reserva distribuídas com renomeação de registradores


Renomeação de registradores

- antidependências e dependências de saída são causadas pela reutilização de registradores
- efeito destas dependências pode ser reduzido pelo aumento do número de registradores ou pela utilização de outros registradores disponíveis
- exemplo
 - $\ ADD \ R1, R2, R3 \qquad ; R1 = R2 + R3$
 - $\ \ ADD \ \ R2, R1, 1 \qquad \ \ ; R2 = R1 + 1 \quad \ \ antidependência em R2$
 - $\ ADD \ R1, R4, R5 \qquad ; R1 = R4 + R5 \ dependência de saída em R1$
- utilizando 2 outros registradores R6 e R7 pode-se eliminar as dependências falsas

- ADD R1, R2, R3 ; R1 = R2 + R3 - ADD R6, R8, 1 ; R6 = R8 + 1 - ADD R7, R4, R5 ; R7 = R4 + R5

Renomeação de registradores

- · não é possível criar número ilimitado de registradores
- arquitetura deve manter compatibilidade quanto aos registradores visíveis para o programador
- solução
 - utilizar banco de registradores interno, bem maior do que o banco visível
 - renomear registradores temporariamente
 - cada registrador visível que é escrito numa instrução é renomeado para um registrador interno escolhido dinamicamente
- no exemplo anterior, supondo registradores internos Ra, Rb, Rc, Rd, Re, Rf, Rg, Rh
 - ADD Ra, Rb, Rc
 - ADD Rd, Rh, 1
 - ADD Re, Rf, Rg
- antidependência e dependência de saída foram eliminadas



Buffer de reordenamento

- buffer é organizado como FIFO
- quando decodifica-se instrução que escreve em registrador, posição do buffer é alocada para o resultado
- cada posição do buffer contém
 - número do registrador original
 - $-\,$ campo para armazenamento do resultado
 - tag de renomeação
- quando resultado está disponível, valor é escrito no buffer
 - valor é simultaneamente enviado para estações de reserva e substitui tag de renomeação correspondente, se encontrado

Exemplo

- supondo um processador superescalar com a seguinte configuração:
 - 4 unidades funcionais 2 somadores, 1 multiplicador, 1 load/store
 - pode executar 4 instruções por ciclo em cada estágio do pipeline
 - latências
 - somador 1 ciclo
 - · multiplicador 2 ciclos
 - · load/store 2 ciclos
- · deve ser executado o seguinte programa:

ADD R1, R2, R3

LW R10, 100 (R5)

ADD R5, R1, R6

MUL R7, R4, R8

ADD R2, R7, R3

ADD R9, R4, R10


ADD R11, R4, R6


ADD R2, R7, R3


ADD R9, R4, R10


ADD R11, R4, R6


		Exemp	olo	
ciclo	somador 1	somador 2	multiplicador	load/store
1	$\mathbf{R1} = \mathbf{R2} + \mathbf{R3}$			R10 = mem (R5+100)
2				R10 = mem (R5+100)
3				
ADD R1, R2, R3 LW R10, 100 (R5) ADD R5, R1, R6 MUL R7, R4, R8 ADD R2, R7, R3 ADD R9, R4, R10 ADD R11, R4, R6				













Arquitetura de Computadores III


Multithreading, Multi/Many-core, Redes-em-Chip, Máquinas paralelas


Multithreading e Multi-Core

Conceitos e Exemplos














Suporte a múltiplas threads (foco no SMT) Benefícios: Desafios / Problemas: - CPI Tamanho da arquitetura. (Superescalar). - Banco de registradores Vazão de instruções grande para (Superescalar) => Vazão guardar vários contextos. de threads (SMT). - Divisão de recursos e - Ilusão de mais de um equilíbrio núcleo desempenho. processamento. - Conflitos de cache sem - Não existe degradação esvaziamento de pipeline desempenho. comum no BMT. - Não há atraso na execução de threads, comum no IMT/BMT.













Qual a origem do processador multi-core?


- Em uma fábrica de processadores tão tão distante...
 - O diretor para o arquiteto: Precisamos de mais desempenho!
 - O arquiteto para o diretor: Não é possível aumentar o paralelismo de instruções!
 - O diretor para o engenheiro: Precisamos de mais desempenho!
 - O engenheiro para o diretor: Não é possível aumentar a frequencia, o chip vai queimar!


Qual a origem do processador multi-core?


- Em uma fábrica de processadores tão tão distante...
 - Alguém diz: E a Lei de Moore!?
 - · A Lei de Moore está relacionada à capacidade de integração.
 - Não está relacionada ao aumento de frequencia.
 - Está relacionada a quantidade de transistores em um mesmo espaço.
 - Se diminuirmos o tamanho dos transistores?
 - 180 nm, 130 nm, 90 nm, 65 nm, 45 nm, 32 nm, 22 nm....
 - Vamos aumentar a quantidade de processadores dentro do chip de processador!
 - Vamos chamá-los de núcleos!
 - Portanto, não adianta apenas aumentar paralelismo de instruções, nem frequencia de operação!
 - · Precisamos aumentar a quantidade de núcleos!























Processadores Many-Core


Redes-em-Chip (Networks-on-Chip - NoCs)

Antes do Many-core...


- · Processador multi-core:
 - 2 núcleos: barramento
 - 4 núcleos: barramento ou chave crossbar
 - 6 núcleos: barramento ou chave crossbar
 - 8 núcleos: barramento ou chave crossbar
 - 12 núcleos: barramento ou chave crossbar
 16 núcleos: barramento ou chave crossbar!?
- 48 núcleos: como interconectar!?

Processador Many-core

• O problema está no fio para interconectar os núcleos!



Processador Many-core • O problema está no fio para interconectar os núcleos! - Problema 1: atenuação do sinal. • Perda dos dados. N1 N2 N3 Barramento N998 N999 N1000



Se o problema está no fio...


- · Vamos eliminar a influência do fio!
 - Rede-em-Chip sem fio!
 - Rede-em-Chip óptica!
 - Rede-em-Chip reconfigurável!

Se o problema está no fio...

- Vamos eliminar a influência do fio!
 - Rede-em-Chip sem fio!
 - Rede-em-Chip óptica!
 - Rede-em-Chip reconfigurável!
 - Rede-em-Chip com fio, mas fio curto!

Do Barramento ao roteador

- Evolução da interconexão global para NoC.
 - (a) fio longo dominado pela resistência,
 - (b) adição de repetidores ou buffers,
 - (c) repetidores se tornam latches,
- (d) latches evoluem para roteadores de NoC.



Rede-em-Chip

- Principais características:
 - Composta por roteadores,
 - Possui pacotes de rede,
 - Trabalha com protocolo de roteamento,
 - Possui diversas topologias,
 - Trabalha com Qualidade-de-Serviço (QoS),
 - É tolerante a falhas,
 - É escalável!


Rede-em-Chip • Interconexões não escaláveis: – Barramento e Chave Crossbar. • Por que?

• Por que?


Qual a principal limitação do barramento?

Imaginem uma chave crossbar 99x99? É viável? Por que?

Origem da NoC?



- a) Fio longo dominado pela resistência.
- b) Adição de repetidores ou buffers.
- c) Repetidores se tornam latches.
- d) Latches evoluem para roteadores de NoC.





Tipos de Buffers


- Buffers de entrada: As técnicas de arbitragem são relativamente simples, possui uma melhor relação de área e potência, além de proporcionar um melhor desempenho para a chave crossbar
- Buffers de saída: Em função de N entradas conectadas a cada um dos buffers de saída, a chave crossbar precisa ser N vezes mais rápida. A adoção de buffers de saída não é a mais adequada para alto desempenho. No entanto, existem vantagens em se tratando da eliminação do bloqueio de pacotes que não receberam permissão de envio porque o primeiro pacote da fila ainda não teve liberação de uma determinada saída. Este problema é conhecido como head of the line blocking e pode acontecer nas soluções com buffers de entrada.
- Buffers de crosspoint: Cada ponto de conexão da chave crossbar possui um buffer. É
 utilizada a técnica de roteamento chamada de self-routing. Neste caso, em cada
 crosspoint seria necessírio além do buffer um decodificador para decisão de envio ou
 não do pacote. Esta solução aumenta o tamanho e a potência consumida da chave
 crossbar


Preocupações no projeto de NoC


- Deadlock: é a representação de uma dependência cíclica. Neste caso, um pacote não consegue progredir e fica restrito a um subconjunto de estados ou roteadores.
- Livelock: é a representação de uma contínua retransmissão do pacote sem atingir o nó destino. Comum em protocolos de roteamento.
- Starvation: é a representação da não alocação de um recurso devido a postergação indefinida de acesso ao mesmo. Comum em protocolos de arbitragem.

















| Discrete | Price | P


Protocolos

- Políticas e estratégias de transporte de dados em uma NoC é de responsabilidade dos protocolos.
- A definição do protocolo descreve as principais características de funcionamento da rede.
- · Os protocolos precisam ser capazes de:
 - Garantir a entrega de dados.
 - Confiabilidade da rede.
 - A melhor rota.
 - Melhor desempenho, entre outros.









Arquiteturas paralelas

Conceitos Principais e Classificações

Arquiteturas monoprocessadas

- Os processos compartilham o mesmo processador.
- S.O. pode ser implementado com o conceito de monoprogramação ou multiprogramação.

Arquiteturas monoprocessadas

- Monoprogramação: recursos do computador alocados para uma única tarefa até o seu término.
- Multiprogramação: processador alterna a execução de vários processos.

Arquiteturas multiprocessadas

- Multiprocessada: vários elementos de processamento.
- Tipos de arquiteturas multiprocessadas:
 - Memória compartilhada
 - Memória distribuída


Classificações de Flynn

Classificação de Flynn (Flynn, 1972) segundo o fluxo de instruções e fluxo de dados.

	SD (Single Data)	MD (Multiple Data)
	SISD	SIMD
SI (Single Instruction)	Máquinas von Neumann	Máquinas Array
	MISD	MIMD
MI (Multiple Instruction)	Sem representante até agora	Multiprocessadores e multicomputadores


De Rose (2003)

Classificações de Flynn




SISD

Classificações de Flynn




Classificações de Flynn



SIMD

- Processadores vetoriais:
 - Vetor é um conjunto de dados escalares do mesmo tipo, armazenados em memória.
 - Processamento vetorial ocorre quando executamos operações aritméticas ou lógicas sobre vetores.
 - Um processador escalar opera sobre um ou um par de dados.


Classificações de Flynn Classificações de Flynn De Rose (2003) MIMD



Classificações segundo compartilhamento de memória


- UMA: Uniform Memory Access
- NUMA: Non-Uniform Memory Access
- · CC-NUMA: Cache-Coherent NUMA
- NCC-NUMA: Non-Cache-Coherent NUMA
- · SC-NUMA: Software-Coherent NUMA
- COMA: Cache-Only Memory Architecture
- NORMA: Non-Remote Memory Access

Classificações segundo compartilhamento de memória



A linha tracejada indica que através de um software que implemente coerência de *cache*, as máquinas NCC-NUMA e NORMA podem se transformar em máquinas SC-NUMA.

Memória Compartilhada



Memória Compartilhada

- Elementos de processamento compartilham a mesma memória.
- Programação realizada através de variável compartilhada. Maior facilidade na construção de programas paralelos.

Memória Compartilhada

- Neste tipo de arquitetura existe uma limitação de número de nós.
- Escalabilidade não é total.

Memória Compartilhada

- Programação em memória compartilhada é realizada com threads.
- Exemplos:
 - Pthreads
 - OpenMP

Memória Compartilhada


- O desempenho neste tipo de sistema é maior se consideramos no seu projeto o uso de memória cache.
- Surge o problema de coerência de cache.
- Solução em software ou em hardware.


Memória Compartilhada


- As máquinas de memória compartilhada podem ser UMA ou NUMA.
 - UMA Uniform memory access
 - NUMA Non-uniform memory access

Memória Compartilhada

- Exemplos de arquiteturas de memória compartilhada:
 - Dual Pentium (UMA)
 - Quad Pentium (UMA)








NUMA

- Existem dois tipos de arquiteturas NUMA:
 - NC-NUMA: NUMA que não utiliza cache
 - CC-NUMA: (Cache-Coherent NUMA) -NUMA com cache (e coerência de cache)




Coerência de cache (Diretório)



- Cada módulo de memória possui um diretório local que armazena as informações sobre onde as cópias dos blocos estão residentes.
- Os protocolos baseados em diretório enviam comandos de consistência seletivamente para aquelas *caches* que possuem uma cópia válida do bloco de dados compartilhado.

Coerência de cache (Snooping)



Coerência de cache com snooping. Um método para manter coerência de cache em que todos os controladores de cache monitoram o barramento para determinar se possuem ou não uma cópia do bloco desejado. Write-invalidate. Um tipo de protocolo de snooping em que o processador de escrita faz com que todas as cópias em outras caches sejam invalidadas antes de mudar sua cópia local, o que permite atualizar os dados locais até que outro processador os solicite.

Coerência de cache (MSI, MESI, MOESI)

- · Estados que cada bloco na memória cache possui:
 - Inválido (I): bloco inválido na memória cache.
 - Shared (S) ou Compartilhado: bloco só foi lido e pode haver cópias em outras memórias cache.
 - Modificado (M): apenas essa cache possui cópia do bloco e a memória principal não está atualizada.
 - Exclusivo (E): Apenas essa cache possui cópia do bloco e a memória principal está atualizada.
 - Owner (O): Essa cache supre o dado em caso de leitura com falha no barramento uma vez que a memória não está atualizada. Outras caches podem ter cópia do dado.

Memória Distribuída

- Grupo de computadores autônomos (nós) que trabalham juntos como um recurso único.
- Os nós são interconectados através de redes de alto desempenho.

Memória Distribuída

- Escalabilidade absoluta e incremental.
- Alta disponibilidade.
- Excelente custo benefício.

Memória Distribuída


- Comunicação realizada através de passagem de mensagens.
 - MPI (Message Passing Interface) ou
 - PVM (Parallel Virtual Machine).
- Podemos usar o conceito de memória compartilhada. Software ou suporte em hardware.

Memória Distribuída

- Cluster ou aglomerado de computadores.
- Grids ou grades computacionais.
- São usados em gerenciadores de bancos de dados, com servidores WEB.
- São usados principalmente com processamento paralelo.

Cluster de Computadores























Escalabilidade

- O que pode impactar no ganho de desempenho de uma aplicação paralela reduzindo sua escalabilidade?
 - Rede. Por que?
 - Balanceamento de carga. Por que?
 - Regiões sequenciais dos programas. Por que?

Lei de Amdahl

- Uma aplicação pode ter uma grande região de instruções que devem ser executadas sequencialmente.
 - G: ganho de desempenho.
 - Ts: trecho da região sequencial.
 - Tp: trecho da região paralela.
 - n: número de processadores

$$G(n) = \frac{Ts + Tp}{Ts + \frac{Tp}{n}} = \frac{1}{Ts + \left(\frac{1 - Ts}{n}\right)} \le \frac{1}{Ts}$$

Lei de Amdahl

- Um programa possui 60% do código puramente seguencial.
- 40% pode ser paralelizado.
- Dois núcleos serão utilizados.
- Portanto: 1/(0.6 + 0.4/2) = 1/0.8 = 1.25
- Ganho de desempenho será de 25%.
- Se o número de núcleos tende ao infinito.
- Portanto: 1/0.6 = 1.67
- Ganho de desempenho de 67% no máximo.


Análise de Eficiência

- Tempo sequencial = 0.05 segundos
- Tempo paralelo = 0.019 segundos
- Quantidade de processadores = 32 Speedup ideal = 32
- Speedup obtido = (tempo sequencial/tempo paralelo) = 0.05/0.019 = 2.63
- Eficiência = (Speedup obtido / Qtd processadores) = 0.05 / (0.019 * 32) = 0.0822 * 100% = 8.22%
- Ou seja, o speedup alcançado é cerca de 12.16 vezes menor do que o speedup ideal. A eficiência de 8.22% mostra que a solução paralela na verdade é
- ineficiente.

Avaliação de desempenho Resultados de Desempenho Tempo de Execução (s)

Grid Computacional

- Uma plataforma para execução de aplicações paralelas
 - Amplamente distribuída
 - Heterogênea
 - Compartilhada
 - Sem controle central
 - Com múltiplos domínios administrativos



Grid Computacional

• SMPs acoplamento

MPPs

• NOWs

 Grids distribuição

- SMP: Symmetric Multiprocessor (memória compartilhada)
- MPP: Massively Parallel Processors
- NOW: Network of Workstations

Grid Computacional


- TeraGrid
 - 4 centros de supercomputação norte-americanos
 - Cada centro com milhares de processadores dedicados ao TeraGrid
 - Canais de altíssima velocidade (40 GBits/s)
 - Poder agregado de 13,6 TeraFlops
- SETI@home
 - Ciclos ociosos de 1.6 milhões de processadores espalhados em 224 países
- Computa em média a uma velocidade de 10 Teraflops
- Grid5000
 - Instrumento científico para estudo de sistemas paralelos e distribuídos de larga
 - O objetivo inicial era alcançar 5000 processadores, atualizado para núcleos e alcançado no inverno de 2008-2009. São 9 sites na França e 1 site no Brasil na cidade de Porto Alegre (UFRGS).
 - - · 112 núcleos na UFRGS, 14 nós DELL Power Edge 1950, 2 Intel Xeon Quad Core 1.6GHz

Computação em Grid

- · Características das soluções para computação em Grid:
 - Globus: conjunto de serviços que facilitam computação em grade, podendo ser utilizados para submissão e controle de aplicações, descoberta de recursos, movimentação de dados e segurança.
 - Condor: é um sistema que objetiva fornecer grande quantidade de poder computacional a médio e longo prazo utilizando recursos ociosos na rede. Os autores salientam que o Condor objetiva vazão e não desempenho.
 - MyGrid: foca a execução de aplicações paralelas Bag-of-Tasks (tarefas independentes executadas em qualquer ordem). Aplicações Bag-of-Tasks se adequam melhor a heterogeneidade e dinamicidade do grid

Exploração do Paralelismo através de GPUs

Conceitos




Graphic Processing Units (GPUs)


- Aplicações gráficas eram executadas em CPUs.
- $\label{lem:control} \mbox{Aceleradores gráficos surgiram para operar sobre pixels baseados em pipelines fixos/dedicados.}$
 - Algoritmos denominados shaders melhoram a qualidade dos gráficos
 - Shaders: algoritmos de propósito geral que utilizam vértices e pixels como entrada e saída.
- GPUs são processadores gráficos com pipelines programáveis capazes de suportar os shaders.
- Nova terminologia: GPGPU ou General-Purpose GPU, já que os shaders são basicamente algoritmos de próposito geral.
 - GPUs se tornaram uma alternativa para processamento paralelo de propósito geral


Graphic Processing Units (GPUs)





 Área proporcional dos componentes básicos em um chip de uma CPU comparativamente ao chip de uma GPU (NVIDIA, 2009b).












Units (GPUs) Graphic Processing Units (GPUs)

- Um programa em CUDA tem a seguinte sequencia de operações:
 - O host inicializa um vetor com dados.
 - O array é copiado da memória do host para a memória do dispositivo CUDA.
 - O dispositivo CUDA opera sobre o vetor de dados.
 - O array é copiado de volta para o host.
- Driver para a primeira camada de abstração do hardware.
 API CUDA Run time library que executa sobre a API do driver.


Graphic Processing Units (GPUs)




 Hierarquia de Memória CUDA (NVIDIA, 2009)

Graphic Processing Units (GPUs)


- Bloco: unidade de organização das threads.
- Grid: Unidade básica onde estão distribuídos os blocos.





Graphic Processing Units (GPUs)

- Estrutura de um programa:
 - Definir funções em linguagem C (kernels)
 - Executados N vezes por N threads em paralelo
 - SIMT



Graphic Processing Units (GPUs)

- A API CUDA introduz 4 extensões à linguagem C:
 - Qualificadores do tipo de função (lógica de execução, GPU ou CPU).
 - Qualificadores do tipo de variável (onde está armazenada, GPU ou CPU).
 - Uma nova sintaxe de chamada de função para configurar blocos e grid.
 - Quatro variáveis internas para acessar índices e dimensões dos blocos, grid e threads.

Graphic Processing Units (GPUs)

- Qualificadores de tipo de função:
 - __device__: define função que será executada na GPU.
 - __global__: define o que a plataforma CUDA chama de kernel, ou seja, a função chamada a partir da CPU que será executada na GPU.
 - __host__: define função que será executada na CPU e só pode ser chamada a partir da CPU.

Graphic Processing Units (GPUs)

- Qualificadores de tipo de variável:
 - __device__: define variável que reside na memória global da GPU. Acessíveis por todas as threads de um grid e pela CPU.
 - __constant__: a diferença está no fato de que a variável reside na memória constante da GPU.
 - __shared__: variáveis que residem na memória compartilhada da GPU, são acessíveis apenas pelas threads de um mesmo bloco. Tempo de vida igual ao tempo de vida do bloco.

Graphic Processing Units (GPUs)

- Sintaxe da chamada de função:
 - Informar no código as dimensões do grid e do bloco.
 - Entre o nome da função e os argumentos usar um array bidimensional onde constam as dimensões do grid e do bloco.
 - Delimitado pelos caracteres <<< e >>>.

Graphic Processing Units (GPUs)

- · Variáveis auxiliares:
 - Acesso aos índices das threads por dimensões: threadIdx.x, threadIdx.y, threadIdx.z
 - Acesso ao identificador de cada bloco dentro do grid: blockIdx.x, blockIdx.y
 - Acesso aos índices dos blocos de threads: blockDim.x, blockDim.y, blockDim.z
 - Acesso aos valores de dimensões de grids: gridDim.x, gridDim.y

