Cambios y guía de layout: Bandgap y Multisensor

Oct 25, 2026 · @Lautaro Lujan

Resumen para el designer

Los dos enfoques quedaron jerárquicos y listos para layout y LVS. El bandgap (Enfoque_A) se comprobó equivalente al plano y simula **VREF = 531.4 mV** (6–8 ms). Antes de dibujar hay **diez decisiones de diseño abiertas** (sección *Pendientes*), y las más críticas son los 2.2 V sobre transistores LV y el C1 de 74.6 fF del multisensor.

Cambios con efecto eléctrico, el resto es solo organización:

- **Enfoque_A:** los capacitores ideales pasaron a `cap_cmim` del PDK, con el mismo valor (error < 0.03%).
- **Enfoque_A:** las fases negadas de las TG salen ahora de los inversores `fase_gen`, en lugar de fuentes ideales.
- **Enfoque_B:** se corrigió una conexión que faltaba: las salidas del espejo y del V-I no llegaban al gate de MT2.

Repositorio y entorno

Todos trabajan con el mismo PDK: IHP-Open-PDK, rama `dev`, commit **`cb743f75`** (2026-10-23), fijado como submódulo en `pdk/ihp-sg13g2`. El historial del repo se reinició con un solo commit limpio.

Cambio	Para qué
`SOURCEME` en la raíz	KLayout, Xschem y ngspice usan el PDK del repo, no el del contenedor (`/foss/pdks`)
`scripts/setup.sh`	Compila los modelos OSDI, registra las celdas estándar en KLayout y autocarga el entorno
`xschemrc` común	Los `xschemrc` de cada enfoque lo cargan; las rutas se escriben desde la raíz del repo
Carpetas `celdas/` , `tb/` , `referencia/`	Celdas con su `.sch` + `.sym` juntos, testbenches aparte, planos originales para consulta

Cambio	Para qué
Verificación de PRs (GitHub Actions)	Rechaza rutas absolutas, finales CRLF y cambios de alumnos al TOP o al PDK

Consecuencia para el layout: el DRC y el LVS se corren con el PDK fijado. No usar `sak-pdk`, porque vuelve a apuntar al PDK del contenedor.

Cambios en Enfoque_A (bandgap)

El bandgap plano pasó a una jerarquía de 7 celdas (9 instancias) y su netlist es equivalente al plano: 60 dispositivos, mismos tipos y valores. Los valores y tamaños del designer no se tocaron.

Celda	Contenido (nombres del plano)	Instancias
`Ll`	Transmission gate (M100, M101)	19
`fase_gen`	Inversores M7/M8 y M15/M16 → `vp1b`, `vp2b`	1
`sc_bias`	x1–x3, M11, Cf1, CL1 (y sus pares x4–x6, M5, Cf2, CL2)	2
`bjt_pair`	Q1 (Nx=1) y Q2 (Nx=8)	1
`ctat_div`	x7, x17, x18, Ca1, Ca2	1
`ptat_stage`	Un CB con sus 3 TG (x8/x19/x11, x9/x12/x14, x10/x13/x15)	3
`vref_hold`	x16, Cref	1

Lo que cambió respecto del plano:

1. **Capacitores reales.** `capa.sym` (ideal) pasó a `cap_cmim` cuadrado: Cf y CL 2 pF → 36.46 µm; Ca1 1 pF → 25.77 µm; Ca2 1.6 pF → 32.61 µm; Cb 0.8 pF → 23.04 µm; Cref 6 pF → 63.19 µm de lado.
2. **Bulks como pines.** La TG `Ll` usaba las redes globales `VDD` y `0`; ahora tiene pines `vdd` y `gnd`, como todas las celdas (necesario para el LVS jerárquico).
3. **Fases negadas reales.** Las Sn de las TG vienen de `fase_gen` y no de las fuentes ideales V5/V6. Es el único cambio eléctrico.
4. **`Ll.sym` reconstruido.** El símbolo original se había perdido (estaba en otra PC); se rehizo con las mismas posiciones de pines.

5. **Testbench aparte** (`tb/tb_bandgap.sch`), con paso máximo de 20 ns. Sin ese límite el modelo VBIC de Q2 diverge (NaN) en un flanco de fase y la simulación se corta en 549 µs.

Simulación (VREF promedio 6–8 ms)	VREF
Plano original, PDK `cb743f75`	530.1 mV
Jerárquico, ngspice 47 (contenedor)	531.4 mV
Presentación de avance (septiembre 2026)	≈ 560 mV

La diferencia con la presentación también aparece en el plano original, así que viene del PDK o de las condiciones de simulación, no de la reestructuración.

Cambios en Enfoque_B (multisensor)

El circuito plano se dividió en 6 celdas con símbolo y un `ASIC_TOP` jerárquico. Se corrigió una conexión que faltaba en el plano.

Celda	Sección del informe v2	Pines
`osc_relax`	§3 Oscilador de relajación	vbias, vg_mt2, r, vc, vrst
`espejo_poto_sel`	§5 Potenciostato	ipoto_in, sel_poto, vg_mt2
`vi_ph_sel`	§4 Conversor V-I (pH)	vin_ph, sel_ph, vg_mt2
`sel_r_ntc`	§6.1/6.3 Termistor NTC	r, sel_ntc, r_ntc
`sel_c_hum`	§6.2/6.3 Humedad	vc, sel_hum, c_hum
`deco_2a4`	§6.3 Selección de canal	s0, s1, sel0–sel3

Todas las celdas tienen además `vdd` y `gnd` como pines.

- **Conexión corregida:** en el plano, las salidas del espejo y del V-I se llamaban `out` y la entrada del oscilador `vgmt2` . Con nombres distintos no estaban conectadas, y el gate de MT2 no recibía la corriente del sensor. En el TOP las tres redes son `vg_mt2` .
- **Modos del decodificador:** `s1 s0` = 00 potenciostato, 01 pH, 10 NTC, 11 humedad. Conviene confirmarlo simulando `deco_2a4` .

Pendientes de diseño antes del layout

Estas decisiones cambian tamaños o dispositivos, así que conviene cerrarlas antes de dibujar. Se dejaron tal cual para el designer.

#	Enfoque	Qué	Por qué importa en el layout
1	A	TG e inversores de fase son `sg13_lv_*` (1.2 V nominal) con gates y bulks a 2.2 V	Sobretensión del óxido fino. Para fabricar harían falta `sg13_hv_*` (3.3 V), que cambian L mínimo, área y reglas de pozo
2	A	NMOS de `l1` con W = 0.13 µm; el mínimo del PDK es 0.15 µm	Falla el DRC en las 19 TG
3	A	Ca2 = 1.6 pF en el esquemático, 1.45 pF en la presentación	Define el factor CTAT y el tamaño del MIM (32.61 vs ≈ 31 µm)
4	A	El charge pump de 2.2 V es una fuente ideal	Es otra celda a dibujar, con su propio dominio y pozos
5	B	M_R1 con W y L invertidos (l=0.13u, w=3.6u) y W < 0.15 µm en el informe	La resistencia equivalente queda en cientos de Ω en lugar de 100 kΩ
6	B	C2 = 74.6 fF (6.99 × 6.99 µm); el informe pide C1 = 10 pF	10 pF son ≈ 82 × 82 µm: más que el máximo de un MIM (5625 µm²), hay que partirlo
7	B	M0 con W = 9.1 µm y su espejo M9 con 5.1 µm	Cambia la corriente de carga del capacitor
8	B	En los modos NTC y humedad nadie maneja `vg_mt2`	El gate de MT2 queda flotante y el oscilador sin corriente definida
9	B	`sel_ph` y `sel_poto` comparten `vg_mt2`	Nunca pueden estar en 1 a la vez
10	B	Falta la red de polarización del pH (R_hi, R_lo, R_in, §4.4) y Vbias difiere (0.245 V en el netlist, 0.345 V en el texto)	Definir si va dentro del chip y cuánto ocupa

Layout del bandgap (Enfoque_A): qué lo puede romper

VREF depende de dos cocientes: el área de Q2 contra Q1 (8:1, define ΔVBE) y CA1/(CA1+CA2) junto con la igualdad de los tres CB. El layout tiene que proteger esos cocientes y los nodos que guardan carga.

Lo que lo rompe (VREF fuera de rango o sin funcionar)

1. **Bipolares sin aparear.** Q1 y Q2 van juntos en `bjt_pair`, en centroide común (8 unidades de Q2 alrededor de la de Q1), con el mismo entorno y un anillo de guarda común. Un gradiente de temperatura o de proceso entre ellos aparece amplificado ×3 en VREF.
2. **Capacitores de distinto tamaño o forma.** Los tres CB tienen que ser idénticos, con la misma orientación y entorno. Para CA1/CA2 conviene armarlos con capacitores unitarios iguales en lugar de dos MIM de distinto tamaño: el cociente queda fijado por la cantidad de unidades, no por las dimensiones.
3. **Placa inferior del MIM hacia el nodo sensible.** La placa inferior (Metal5) tiene la parásita grande al sustrato. Va al nodo de baja impedancia (`gnd` en CL, Ca1, Ca2, Cref), y en Cf y CB la orientación tiene que ser la misma en las tres etapas.
4. **Fases que se solapan.** Entre φ1 y φ2 hay 250 ns sin ninguna activa. Rutas largas o desbalanceadas, o inversores lentos en `fase_gen`, pueden comerse ese margen: dos TG de fases opuestas abiertas a la vez descargan los capacitores.
5. **Fugas en los nodos que retienen carga.** `vref` (Cref), `vctat` y los nodos de los CB quedan flotando media fase. Cada TG suma fuga de juntura, que crece con la temperatura. Hay que mantener mínimo el área de difusión en esos nodos y no cruzarlos con metales ruidosos.

Efectos a cuidar (degradan VREF, el ripple o la sensibilidad a VDD)

- **Inyección de carga y clock feedthrough:** es la causa principal de la sensibilidad a VDD (diapositiva 5). Las TG deben ser simétricas (NMOS y PMOS con áreas de gate parecidas) y del mismo tamaño en las 19 instancias.
- **Acople de fases:** `vp1`, `vp1b`, `vp2` y `vp2b` llevan 2.2 V. No pasarlos por encima ni al lado de `vctat`, `vref` o los CB; si se cruzan, a 90° y con un metal de blindaje a `gnd` en el medio.
- **Parásitas de ruteo:** cada fF que se suma a un nodo de un CB cambia la redistribución de carga. Rutear igual las tres etapas `ptat_stage`.
- **Fill de metal:** el relleno automático cerca de los MIM cambia su capacidad. Cubrir el área de capacitores con `NoFillerStack`.
- **Dos dominios:** `vdd` (1.1 V) y `vdd2x` (2.2 V) separados, con sus propios anillos de pozo; los PMOS de las TG van en un pozo N a `vdd2x`.

Layout del multisensor (Enfoque_B): qué lo puede romper

La frecuencia sale de la corriente de MT2 contra el umbral que fijan MT3, M0 y M_R1 sobre el capacitor C1. Todo lo que agregue capacidad a `vc`, desbalancee esos espejos o ensucie `vg_mt2` se ve directo como error de frecuencia.

Lo que lo rompe

1. **Parásitas en `vc` comparables con C1.** Con C2 = 74.6 fF, unos pocos fF de ruteo, la juntura de Ms1 (W = 20 µm) y las llaves de `sel_c_hum` ya mueven la frecuencia un porcentaje grande. Con 10 pF el efecto se diluye; con 75 fF domina.
2. **El pad del sensor externo.** `c_hum` y `r_ntc` salen a pads con protección ESD, que suman capacidad (del orden de pF) y fuga al nodo medido. Hay que tenerlo en el presupuesto de C y elegir pads analógicos de baja fuga.
3. **`vg_mt2` contaminado.** Es un gate de alta impedancia compartido por dos llaves. Debe ser corto, sin cruzar `vrst` ni las líneas de selección, y con blindaje a `gnd` si el ruteo es largo.
4. **Espejos sin aparear.** M_in/M_out, M_pmos/MT2 y M0/M9 tienen que estar lado a lado, misma orientación, con dummies en los extremos. El informe ya reporta un 15% de error de copia con M_out en triodo, y un desapareamiento de layout lo suma.
5. **Salida digital pegada a lo analógico.** `vrst` conmuta de 0 a VDD a la frecuencia de salida. Separarla del núcleo analógico y de los pads de sensor, con su propio camino de alimentación si es posible.

Efectos a cuidar

- **Inyección de carga de las llaves de selección** sobre `vg_mt2`, `r` y `vc`: llaves simétricas, tamaño mínimo donde no haga falta baja resistencia.
- **M_R1 en triodo como resistencia:** su valor depende de VDD, la temperatura y el proceso. El layout no lo arregla, pero conviene dejarle el gate accesible si se implementa la calibración con Vcal (§8 del informe).
- **Decodificador y llaves:** lógica digital al lado de nodos de pA o nA. Ubicar `deco_2a4` lejos de `vc` y `vg_mt2`, con su propio anillo de sustrato.

Reglas del PDK que afectan a los dos enfoques

Tema	Regla o dato (SG13G2, PDK `cb743f75`)	Qué hacer
Latch-up	LU.a: ningún P+ dentro de un NWell a más de 20 µm de su contacto de pozo	Anillos de `ntap` / `ptap` alrededor de cada celda; más cerca en el dominio de 2.2 V
Antena	Mazo `antenna.drc` del PDK	Los gates de las TG cuelgan de líneas de fase largas: subir de metal cerca del gate o agregar diodos de antena
MIM	Ancho mínimo 1.14 µm, área máxima 5625 µm² (75 × 75 µm) por capacitor	Cref (63.19 µm) entra; los 10 pF de Enfoque_B no
Densidad	Mazo `density.drc`; el contenedor rellena con `gdsfill`	`NoFillerStack` sobre capacitores y espejos de precisión
Ancho mínimo de transistor	W ≥ 0.15 µm en `sg13_lv_*`	Corregir la TG `Ll` antes del DRC
LVS	Cada celda con sus pines con el nombre exacto del esquemático	Etiquetas en la capa de texto del metal (por ejemplo `Metal1.text`) y bulks conectados a pines `vdd` / `gnd`, no globales

Para el LVS, exportar el netlist de cada celda desde Xschem con **Options → LVS netlist** y **Options → Top level is a .subckt** activados.

Checklist de entrega por celda

Orden sugerido de layout en Enfoque_A: `Ll` → `ptat_stage` → `sc_bias` → `bjt_pair` → `ctat_div` → `vref_hold` → `fase_gen` → `bandgap`. En Enfoque_B, empezar por los espejos de `osc_relax` y `espejo_poto_sel`.

- [ ] La celda de KLayout se llama igual que su esquemático
- [ ] Pines etiquetados con el nombre exacto, en la capa de texto del metal
- [ ] Anillos de pozo y sustrato completos (LU.a)
- [ ] Pares apareados: centroide común o interdigitado, con dummies
- [ ] MIM con la placa inferior hacia el nodo de baja impedancia y `NoFillerStack` encima

- [ ] Fases y señales digitales lejos de los nodos de alta impedancia
- [ ] DRC limpio (incluido antena) con el PDK fijado
- [ ] LVS limpio contra el netlist de Xschem
- [ ] Capturas de DRC y LVS adjuntas al Pull Request