

Circuitos Digitais

Memória elementar e estados

REALIZAR APÓS posição 67: [CIRCUITOS DIGITAIS] Aula 67 - Flip-Flops no Logisim

Posições na playlist 54 a 67 | 120 minutos | 100 pontos

Curso principal: Circuitos Digitais | https://www.youtube.com/playlist?list=PLXyWBo_coJnMYO9Na3t-oYsc2X4kPJBWf

Conteúdo verificável: Máquinas de estados; Moore/Mealy; tabelas; latches; flip-flops; entradas assíncronas

Instruções

Resolva sem consultar o gabarito. Apresente desenvolvimento, hipóteses, unidades e verificações. Código pode ser escrito em papel ou editor sem sugestões automáticas; use somente recursos compatíveis com o bloco. Ferramentas de simulação são permitidas apenas onde solicitadas. Use folhas adicionais para diagramas e cálculos.

Pontuação: Q1 = 15; Q2 = 25; Q3 = 25; Q4 = 35. Crédito parcial depende de raciocínio demonstrado. Meta: ≥ 80 prosseguir; 70–79 revisar erros; < 70 revisar o bloco.

Aluno(a): _____ Data: _____

Alinhamento: títulos/ordem e informações públicas do curso. As aulas não foram integralmente assistidas; detalhes não expostos não estão certificados.

Estado e saída

Um sistema recebe X e avisa quando duas entradas 1 consecutivas foram observadas. (a) Construa tabela e diagrama Mealy permitindo sobreposição. (b) Construa uma versão Moore. (c) Explique a diferença no instante em que a saída muda.

Desenvolvimento / justificativa / esquema:

Latches

(a) Dê a tabela de um latch SR com NOR cruzadas, incluindo a combinação proibida. (b) Explique a transparência de um latch D habilitado. (c) Compare com a versão SR com NAND cruzadas e entradas ativas-baixas.

Desenvolvimento / justificativa / esquema:

Flip-flops

(a) Dê as equações características dos flip-flops D, T e JK. (b) Partindo de $Q=0$, obtenha a sequência de Q após bordas com entradas $T=1, 0, 1, 1$. (c) Determine as entradas JK para produzir alternância contínua.

Desenvolvimento / justificativa / esquema:

Controle assíncrono

Um flip-flop D possui preset e clear assíncronos ativos-baixos. (a) Descreva a prioridade do clear em relação ao clock quando apenas clear está ativo. (b) Explique o que não pode ser assumido se preset e clear estiverem ativos simultaneamente. (c) Proponha testes no simulador que distingam entrada D, clock e reset.



Esquema para organizar a resposta; não determina uma implementação.

Desenvolvimento / justificativa / esquema:

Gabarito e Resoluções

Abra esta seção somente depois de concluir a tentativa. Há mais de um método correto possível; compare também o processo e os casos extremos.

Critérios de correção

Q1: 4 pontos pela modelagem/conceito, 8 pela solução, 3 pela verificação. Q2 e Q3: 6 pela modelagem, 14 pela solução, 5 pela justificativa/verificação. Q4: 8 pela modelagem, 20 pela solução, 7 pela análise crítica e casos extremos. Nos itens dissertativos, a solução inclui os conceitos e relações obrigatórios; crédito integral exige conectar esses conceitos ao cenário. Em código, valorize correção do contrato, casos base e explicação; uma chamada a biblioteca que evita a implementação pedida não substitui o algoritmo.

Questão 1 - Estado e saída (15 pontos)

Mealy: estado S_0 sem 1 anterior e S_1 com 1 anterior. S_0 : $0 \rightarrow S_0/0$, $1 \rightarrow S_1/0$; S_1 : $0 \rightarrow S_0/0$, $1 \rightarrow S_1/1$. Moore: S_0 saída 0, S_1 saída 0, S_2 saída 1; 0 leva qualquer estado a S_0 ; 1 leva S_0 a S_1 , S_1 a S_2 e S_2 a S_2 . Mealy depende de estado e entrada; Moore só de estado. A temporização do aviso depende da convenção de amostragem; aceitá-la se definida de forma consistente.

Aceitar outra solução que preserve o contrato e demonstre o resultado. Se um erro local não impedir os passos seguintes, avaliar esses passos independentemente.

Questão 2 - Latches (25 pontos)

SR/NOR: S, R=00 mantém, 10 seta, 01 reseta, 11 força Q e $\bar{Q}$ a zero e produz estado inválido ao liberar. Latch D com enable=1 acompanha D; com enable=0 mantém Q. SR/NAND ativo-baixo: 11 mantém, 01 seta, 10 reseta, 00 é proibido e força ambas as saídas a 1. A convenção das entradas é parte essencial da resposta.

Aceitar outra solução que preserve o contrato e demonstre o resultado. Se um erro local não impedir os passos seguintes, avaliar esses passos independentemente.

Questão 3 - Flip-flops (25 pontos)

D: $Q^+ = D$. T: $Q^+ = T \text{ XOR } Q$. JK: $Q^+ = J\bar{Q} + KQ$. Sequência T: 1, 1, 0, 1. JK com $J=K=1$ alterna em cada borda. T=0 mantém; JK=00 mantém, 10 seta, 01 reseta, 11 alterna. Um flip-flop responde à borda especificada; um latch pode permanecer transparente durante um nível.

Aceitar outra solução que preserve o contrato e demonstre o resultado. Se um erro local não impedir os passos seguintes, avaliar esses passos independentemente.

Questão 4 - Controle assíncrono (35 pontos)

Clear ativo força $Q=0$ independentemente de D e da borda. A combinação simultânea depende da especificação do componente; não assumir prioridade nem uma saída válida sem datasheet. Testes: alterar D sem clock, aplicar borda com controles inativos, acionar clear entre bordas, desativá-lo e confirmar retenção até a próxima borda. Também testar preset separadamente. A simulação lógica não substitui análise física de liberação do reset.

Aceitar outra solução que preserve o contrato e demonstre o resultado. Se um erro local não impedir os passos seguintes, avaliar esses passos independentemente.

Diagnóstico do checkpoint

Registre sua nota e os conceitos a revisar em progresso.csv. Antes de avançar, refaça os itens errados sem olhar a resolução e crie um pequeno exemplo novo que use a mesma ideia. Nota alta sem justificar respostas não demonstra domínio.