

Arquitetura de Computadores I

Do circuito à memória

REALIZAR APÓS posição 21: MC404 - Detalhamento Memória RAM

Posições na playlist 1 a 21 | 120 minutos | 100 pontos

Curso principal: MC404 - 2021s1 - Organização Básica de Computadores e Linguagem de Montagem | <https://www.youtube.com/playlist?list=PLEUHFTHcrjmswfeq7QEHskgkT6HER3gK6>

Conteúdo verificável: Booleana; HDL; barramentos; números; somadores; Von Neumann; ULA Hack; registradores; RAM; PC

Instruções

Resolva sem consultar o gabarito. Apresente desenvolvimento, hipóteses, unidades e verificações. Código pode ser escrito em papel ou editor sem sugestões automáticas; use somente recursos compatíveis com o bloco. Ferramentas de simulação são permitidas apenas onde solicitadas. Use folhas adicionais para diagramas e cálculos.

Pontuação: Q1 = 15; Q2 = 25; Q3 = 25; Q4 = 35. Crédito parcial depende de raciocínio demonstrado. Meta: ≥ 80 prosseguir; 70–79 revisar erros; < 70 revisar o bloco.

Aluno(a): _____ Data: _____

Alinhamento: títulos/ordem e informações públicas do curso. As aulas não foram integralmente assistidas; detalhes não expostos não estão certificados.

HDL e validação

Projete multiplexador de 1 bit com entradas a, b, sel e saída out. (a) Dê expressão e esquema em portas. (b) Descreva implementação HDL por componentes And, Or, Not. (c) Defina os oito casos de teste e explique por que HDL descreve conexões, não execução sequencial de comandos.

Desenvolvimento / justificativa / esquema:

Representação e aritmética

Com 8 bits: (a) represente -12 em complemento de 2; (b) calcule $7 + (-12)$; (c) projete somador por encadeamento de somadores completos e explique carry/overflow.

Desenvolvimento / justificativa / esquema:

ULA Hack

Uma ULA possui controles zx , nx , zy , ny , f , no:zera/inverte cada operando, seleciona AND se $f=0$ ou soma se $f=1$, e eventualmente inverte saída. (a) Dê controles para $x+y$ e $x \text{ AND } y$. (b) Gere constante 0. (c) Defina flags zr , ng para palavra 16 bits.

Desenvolvimento / justificativa / esquema:

RAM e contador

(a) Projete registrador de 16 bits com load usando MUX e elementos de memória. (b) Organize RAM de 4 palavras com endereço 2 bits, decodificação de escrita e seleção de leitura. (c) Especifique PC com prioridade reset, load, incremento, retenção.

Desenvolvimento / justificativa / esquema:

Gabarito e Resoluções

Abra esta seção somente depois de concluir a tentativa. Há mais de um método correto possível; compare também o processo e os casos extremos.

Critérios de correção

Q1: 4 pontos pela modelagem/conceito, 8 pela solução, 3 pela verificação. Q2 e Q3: 6 pela modelagem, 14 pela solução, 5 pela justificativa/verificação. Q4: 8 pela modelagem, 20 pela solução, 7 pela análise crítica e casos extremos. Nos itens dissertativos, a solução inclui os conceitos e relações obrigatórios; crédito integral exige conectar esses conceitos ao cenário. Em código, valorize correção do contrato, casos base e explicação; uma chamada a biblioteca que evita a implementação pedida não substitui o algoritmo.

Questão 1 - HDL e validação (15 pontos)

$out = a \cdot \neg sel + b \cdot sel$. Gerar $nSel = \text{Not}(sel)$, $u = \text{And}(a, nSel)$, $v = \text{And}(b, sel)$, $out = \text{Or}(u, v)$. Para $sel0$, a saída acompanha a ; para $sel1$, acompanha b , independentemente da outra entrada; testar as oito combinações. Componentes existem simultaneamente na descrição de circuito; ordem textual dos componentes não é, por si, ordem de execução. Sintaxe HDL equivalente usada pelo curso é aceita se entradas e conexões estiverem corretas.

Aceitar outra solução que preserve o contrato e demonstre o resultado. Se um erro local não impedir os passos seguintes, avaliar esses passos independentemente.

Questão 2 - Representação e aritmética (25 pontos)

$12 = 00001100$; inverter e somar $1:11110100.00000111 + 11110100 = 11111011$, que representa -5 . Cada somador recebe A_i , B_i , C_i e gera S_i , C_{i+1} ; $C_0 = 0$. Carry é propagação sem sinal; overflow assinado ocorre quando entradas de mesmo sinal produzem saída de sinal diferente, ou XOR entre carry entrando/saindo do bit de sinal. Neste caso não há overflow assinado.

Aceitar outra solução que preserve o contrato e demonstre o resultado. Se um erro local não impedir os passos seguintes, avaliar esses passos independentemente.

Questão 3 - ULA Hack (25 pontos)

$x+y: 0, 0, 0, 0, 1, 0$; AND: $0, 0, 0, 0, 0, 0$. Constante 0 pode usar $1, 0, 1, 0, 1, 0$, zerando ambos e somando. $zr=1$ se todos 16 bits da saída são 0; $ng = \text{bit}15$ na interpretação complemento de 2. As transformações são na ordem definida; outros controles que produzam constante 0 são válidos com justificativa. Não confundir ng com carry.

Aceitar outra solução que preserve o contrato e demonstre o resultado. Se um erro local não impedir os passos seguintes, avaliar esses passos independentemente.

Questão 4 - RAM e contador (35 pontos)

Cada entrada D escolhe bit antigo se $load0$ e bit de entrada se $load1$; clock comum captura palavra. RAM: decodificador de endereço gera enable de cada registrador condicionado a $load$; MUX seleciona saída de leitura pelo endereço. $PC^+ = 0$ se reset, entrada se $load$, $PC+1$ se inc, senão PC . Prioridade resolve controles simultâneos. Mostrar 4 bancos de 16 bits, seletores e sinais, sem inventar memória somente com combinacional.

Aceitar outra solução que preserve o contrato e demonstre o resultado. Se um erro local não impedir os passos seguintes, avaliar esses passos independentemente.

Diagnóstico do checkpoint

Registre sua nota e os conceitos a revisar em progresso.csv. Antes de avançar, refaça os itens errados sem olhar a resolução e crie um pequeno exemplo novo que use a mesma ideia. Nota alta sem justificar respostas não demonstra domínio.