

Weryfikacja systemów cyfrowych Projekt

Temat: Jednostka arytmetyczno-logiczna



Przygotował: Łukasz Sztuka 243168 10.05.2021 r.



Budowa testowanego układu

Rodzaj złącza	Nazwa	Rodzaj sygnału	Opis
Wejście	u_a	std_logic_vector(7 downto 0)	Dane wejściowe, słowo a
	u_b	std_logic_vector(7 downto 0)	Dane wejściowe, słowo b
	clk	std_logic	Wejście zegara
	ор	std_logic_vector(3 downto 0)	Wybór operacji
	nreset	std_logic	Reset
Wyjście	borrow	std_logic	Wskaźnik pomocniczy (odejmowanie)
	u_result	std_logic_vector(15 downto 0)	Wyjście, wynik operacji



Wybór operacji

Wartość na wejściu op	Typ operacji
0000	And
0001	Or
0010	Xor
0011	Not
0100	Porównanie a=b
0101	Porównanie a>b
0110	Porównanie a <b< td=""></b<>
1000	Dodawanie
1001	Odejmowanie
1010	Dzielenie
1011	Mnożenie
inne	Zerowanie słowa wyniku



Funkcje dodatkowe

```
23 - function divide (
         a : std logic vector(7 downto 0);
25
         b : std logic vector (7 downto 0))
26
         return std logic vector is
28
         variable al : std logic vector(7 downto 0) :=a;
29
         variable bl : std logic vector(7 downto 0) :=b;
30
         variable pl : std logic vector(8 downto 0):= (others => '0');
31
         variable i : integer:=0;
32
         begin
33 🖨
             for i in 0 to 7 loop
34
                 pl (7 downto 1) := pl (6 downto 0);
35
                p1(0) := a1(7);
36
                al (7 downto 1) := al (6 downto 0);
37
                     pl := pl-bl;
38 ⊖
                if (pl(8) ='l') then --gdy pl<bl czyli wynik pl-bl ujemny
                    al(0) :='0';
40
                     pl := pl+bl;
41
                 else
42
                     al(0) :='1';
43 🖨
                 end if:
44 🖨
             end loop;
45
         return al;
46 @ end divide;
```

```
49 - function mul (
         a : std logic vector(7 downto 0);
51 :
         b : std logic vector(7 downto 0))
52 1
         return std logic vector is
53 !
54
         variable al : std logic vector(7 downto 0) :=a;
55 !
         variable bl : std logic vector(7 downto 0) :=b;
56 :
         variable pl : std logic vector(15 downto 0):= (others => '0');
         variable i : integer:=0;
58 ;
         begin
59 🖨
             while b1>"0000000" loop
60 :
                 pl := pl+ al;
61
                 bl := bl - "00000001";
62 🖨
             end loop;
63 :
         return pl;
64 end mul;
```



Sygnaly pomocnicze

Тур		Rodzaj sygnału	Opis
signal	result_temp	std_logic_vector(7 downto 0)	Wynik operacji
	result_temp_reg	std_logic_vector(7 downto 0)	Wynik operacji na potrzeby funkcji dodatkowych
	a	std_logic_vector(7 downto 0)	Parametr funkcji przyjmujący słowo a
	b	std_logic_vector(7 downto 0)	Parametr funkcji przyjmujący słowo b
variable	a1	std_logic_vector(7 downto 0)	Wartość słowa a, wewnątrz funkcji dodatkowych
	b1	std_logic_vector(7 downto 0)	Wartość słowa b, wewnątrz funkcji dodatkowych
	p1	<pre>std_logic_vector(15 downto 0)/ std_logic_vector(8 downto 0)</pre>	Wartość wyniku, wewnątrz funkcji dodatkowych
	i	integer	Liczba iteracji pętli



Plan testów

- 1. Układ do poprawnego działania wymaga podłączenia prostokątnego sygnału zegarowego.
- 2. Następnie należy wybrać rodzaj operacji którą będzie wykonywać układ, dokonujemy tego przy użyciu czterobitowego wejścia "op".
- 3. Jednocześnie należy podać wartości słów na których będziemy przeprowadzać operację na ośmiobitowe wejścia u_a, u_b.
- 4. Obserwuję wynik na szesnastobitowym wyjściu u_result i sprawdzam poprawność operacji.
- 5. Kroki od 2 do 4 należy powtórzyć dla każdej możliwej operacji arytmetycznej oraz dla różnych wartości słów wejściowych.
- 6. Na koniec należy sprawdzić czy podanie sygnału na wejście "reset" przebywa pracę.