
universität innsbruck



Rechnerarchitektur

Sequenzielle Logik

Univ.-Prof. Dr. Rainer Böhme, Judith Senn

Wintersemester 2026/27 · 28. Oktober 2026

Abgrenzung

Kombinatorische Logik

- Keine Rückkopplung
- Grundelemente sind **Gatter**
- Schaltnetze sind idealisiert **verzögerungsfrei**.
- Beschreibung durch **Wahrheitstabellen** oder **Boolesche Ausdrücke**

Sequenzielle Logik

- **Kontrollierte** Rückkopplung
- Grundelemente sind Gatter und daraus konstruierte **Flipflops**
- Schaltwerke berücksichtigen **Zeitverhalten** unter der Annahme einer konstanten **Gatterlaufzeit** τ.
- Beschreibung durch **Zustandstabelle** und **Zustandsdiagramm** oder **Ansteuer-** und **Ausgabegleichungen**


Gliederung heute

1. **Vom Gatter zum Flipflop**
2. Zeit und Takt
3. Schaltwerke
4. Systematischer Entwurf synchroner Schaltwerke

   (Fortsetzung beim nächsten Termin)

Rückkopplung eines Gatterausgangs


Beispiel: NOR-Gatter



$x(t)$	$y(t+\tau)$	$y(t+2\tau)$	$y(t+3\tau)$
0	$\overline{y(t)}$	$y(t)$	$\overline{y(t)}$
1	0	0	0

$\rightarrow$ **Ausgang oszilliert weitgehend unkontrolliert.**

Kreuzweise Rückkopplung zweier Gatterausgänge




$x_0(t)$	$x_1(t)$	$y_0(t+\tau)$	$y_1(t+\tau)$	$y_0(t+2\tau)$	$y_1(t+2\tau)$
0	0	$\overline{y_1(t)}$	$\overline{y_0(t)}$	**?**	**?**
0	1	$\overline{y_1(t)}$	0	1	0
1	0	0	$\overline{y_0(t)}$	0	1
1	1	0	0	0	0

RS-Flipflop

Bezeichnung der zwei Eingänge

- R = “reset” (löschen)
- S = “set” (setzen)

Realisierung mit zwei NOR-Gattern



Folgezustand

charakteristische Tabelle

R	S	Q'
0	0	Q
0	1	1
1	0	0
1	1	nicht erlaubt

Flipflop: bistabile Kippstufe


Mechanische Analogie: Wippe

S


Set (setzen)

R

Reset (zurücksetzen)



Transistor




Transistor (engl. transfer resistor)

Strom fließt von C nach E genau dann wenn ein vernachlässigbar kleiner Steuerstrom von B nach E fließt.

Gatter-Schaltung

Realisierung eines AND-Gatters




x_1	x_2	y
0	0	0
0	1	0
1	0	0
1	1	1

Flipflop-Schaltung

(engl. auch “latch”)


Realisierung mit zwei Bipolartransistoren



Flipflop-Schaltung

(engl. auch “latch”)


Realisierung mit zwei Bipolartransistoren



Flipflop-Schaltung

(engl. auch “latch”)


Realisierung mit zwei Bipolartransistoren



Flipflop-Schaltung

(engl. auch “latch”)

Realisierung mit zwei Bipolartransistoren



Flipflops als integrierte Schaltungen

Realisierung in frühen integrierten Schaltkreisen






Fig. 4. Germanium flip-flop using mesa transistors, bulk resistors, diffused capacitors, and air isolation of the components. From US Patent 3,138,743.

Standardbauteil 4044 mit Vierfach-RS-Flipflop (engl. Quad RS Latches)






Bildquellen: J. Kilby, IEEE, West Florida Components


Beispiel für den Einsatz von RS-Flipflops

Einschalten der Warnlampe bei kurzfristiger Temperaturüberschreitung, Taster zum Zurücksetzen

- Speicherung eines flüchtigen Werts
- Initialisierung erforderlich



Darstellung im Zeitverlauf



Gliederung heute

1. Vom Gatter zum Flipflop
2. **Zeit und Takt**
3. Schaltwerke
4. Systematischer Entwurf synchroner Schaltwerke

   (Fortsetzung beim nächsten Termin)


Getaktetes RS-Flipflop

Idee

Vermeidung unbeabsichtigter Zuständsübergänge durch Laufzeiteffekte:

Übernahme der Signale an *R* und *S* **nur wenn** Taktsignal 1 ist.


Realisierung



charakteristische Tabelle

R	*S*	Takt	Q'
d [1]	**d**	0	*Q*
0	0	1	*Q*
0	1	1	1
1	0	1	0
1	1	1	— [2]


Symbol



[1] don't care, [2] i. d. R. nicht erlaubt, [3] auch: Clk oder *c* für *clock*

Takt

Symmetrisches Rechtecksignal mit konstanter **Taktfrequenz**
(Schwingungen pro Zeiteinheit) gemessen in **Hertz** [1 Hz = $1/s$]



Taktgenerierung

Industriell gefertigte **Quarze** schwingen sehr präzise ($>$ 4 MHz).
Niedrigere Frequenzen erreicht man durch (mehrfache) Teilung.


Flankengesteuertes RS-Flipflop

Nachteil getakteter RS-Flipflops


- mehrere Zustandsänderungen in einer Taktphase möglich
- erschwert kontrollierte Rückkopplung über Schaltnetz

Alternative: Flankensteuerung

- Übernahme der Eingabewerte zu einem bestimmten Zeitpunkt
- Varianten für positive (steigende) oder negative (fallende) Flanke




Zeitverhalten ausgewählter Flipflops



Hörsaalfrage


24 82 94 16

1. Welche *R*- und *S*-Signale passen zur (idealen) Ausgabe *Q* eines flankengesteuerten RS-Flipflops?



Zugang: `https://ars.uibk.ac.at` mit Zugangsschlüssel **24 82 94 16**. Oder scannen Sie den QR-Kode.

Realisierung einer „Pipeline“



- parallele Speicherung/Verarbeitung unterschiedlicher Daten
- schrittweise **Weitergabe** der Ergebnisse bei Taktflanke
- Ergebnis liegt (im Beispiel) nach drei Takten am Ausgang an.
- **Voraussetzung:** Die maximale Verzögerung aller Schaltnetze – der kritische Pfad – ist kürzer als ein Taktzyklus.


D-Flipflop

(Abk. für Daten oder Delay, engl. *Verzögerung*)

Eigenschaften


- Ein Datenbit $D = S = \overline{R}$ als Eingang (vermeidet $R = S = 1$).
- Bei Takt $= 1$ wird der Folgezustand $Q' = D$ gesetzt.

Realisierung



D	Takt	Q'
0	0	Q
0	1	0
1	0	Q
1	1	1


Symbol




→ D-Flipflops kommen häufig mit Flankensteuerung zum Einsatz.

Flankenerkennung

schaltungstechnische Realisierung für **positive** Flanke






→ Ausnutzung von Laufzeiteffekten

Realisierung mit NAND- und AND-Gattern

positiv flankengesteuertes D-Flipflop




(Funktionsweise nicht prüfungsrelevant)

Gliederung heute

1. Vom Gatter zum Flipflop
2. Zeit und Takt
3. **Schaltwerke**
4. Systematischer Entwurf synchroner Schaltwerke

   (Fortsetzung beim nächsten Termin)

Beispiel: *n*-Bit-Register




Konstruktion aus flankengesteuerten D-Flipflops

Übernahme der Daten von einem **Datenbus *d*** der Breite *n* Bit
bei steigender Flanke des „Load“-Signals.

Beispiel: *n*-Bit-Schieberegister

Anwendungen

- seriell-zu-parallel-Wandlung
- arithmetische Operationen



Konstruktion aus flankengesteuerten D-Flipflops

Verschiebung der Binärwerte pro Takt um eine Position nach rechts.


JK-Flipflop

(Abk. für Jump/Kill oder Initialen von Jack Kilby)

Idee


Nutzung der nicht benötigten Eingangskombination $(1, 1)$
zur Invertierung von Q (engl. *toggle*)

Realisierung




J	K	Q'
0	0	Q
0	1	0
1	0	1
1	1	$\overline{Q}$

Symbol




Asynchroner 3-Bit-Zähler

Zählt positive Taktflanken in Binärdarstellung (q_2, q_1, q_0)



Zeitverhalten




Die **maximale Taktfrequenz** hängt von Verzögerung τ ab.

Anzahl der Flipflops definiert **Reichweite**

Wichtige Unterscheidung

Sequenzielle Logik





Asynchrone Schaltwerke

- Steuerung durch Änderung der Eingangssignale
- Zeitpunkt stabiler Ausgangssignale abhängig von Gatterlaufzeit
- Entwurf aufwändig
- Schaltungen sehr schnell

Synchrone Schaltwerke

- Steuerung durch zentralen Takt
- Ein- und Ausgangssignale zu festen Zeitpunkten
- systematischer Entwurf
- kritischer Pfad bestimmt maximale Taktfrequenz

Gliederung heute

1. Vom Gatter zum Flipflop
2. Zeit und Takt
3. Schaltwerke
4. **Systematischer Entwurf synchroner Schaltwerke**


   (Fortsetzung beim nächsten Termin)

Zustandsautomat

Modell


- Zu jedem diskreten Zeitpunkt t befindet sich der Automat in genau einem Zustand S_t aus der endlichen Zustandsmenge $\mathbb{S}$.
- Zustandsübergänge sind eine Funktion von S und Eingabe $\boldsymbol{x}$.
- Die **Ausgabe** $\boldsymbol{y}$ hängt ab von:
  - entweder **nur** dem Zustand → Moore-Automat
  - oder von Zustand **und** Eingabe → Mealy-Automat

Darstellung als gerichtete zyklische Graphen




Blockschaltbilder

Moore-Automat



Mealy-Automat



Vorgehensweise beim Entwurf

1. Erstellung eines **Zustandsdiagramms**
2. Erstellung einer **Zustandstabelle**
3. Wahl einer **binären Zustandskodierung** und Ableitung der **binären Zustandstabelle**
4. Auswahl der Flipflop-Typen und Ermittlung der **Ansteuerlogik** für jeden Zustandsübergang
5. Ermittlung der **Ausgabegleichungen**
6. **Minimierung** der Ansteuer- und Ausgabegleichungen
7. **Realisierung** des Schaltwerks

Syllabus

Wintersemester 2026/27

07.10.26	1. Einführung	
14.10.26	2. Kombinatorische Logik I	
21.10.26	3. Kombinatorische Logik II	
28.10.26	4. Sequenzielle Logik	→ Judith Senn
04.11.26	5. Arithmetik I	
11.11.26	6. Arithmetik II	
18.11.26	7. Befehlssatzarchitektur (ARM) I	
25.11.26	8. Befehlssatzarchitektur (ARM) II	
02.12.26	9. Prozessorarchitekturen	
09.12.26	10. Speicher	→ Judith Senn
16.12.26	11. Ein-/Ausgabe	
13.01.27	12. Leistung	
20.01.27	13. Ausblick: Quantencomputer	
27.01.27	14. Fragestunde	→ Übungsleiter:innen
10.02.27	**Klausur (1. Termin)**	