Análisis de segmentación básica
Ejercicio 3

Computación de altas prestaciones

Máster universitario ingeniería informática



VNiVERSiDAD D SALAMANCA

Autores

Lur Perona Bzik

Alejandro Martín Martín

Fecha

Noviembre de 2025

Profesora

Belén Curto

1. Introducción

El ejercicio consiste en analizar cómo se procesan las instrucciones de un determinado código (bucle) en un procesador segmentado básico con **5 etapas** tipo DLX. Se supondrá que todas las instrucciones tardan **1 ciclo por etapa** y en la etapa EX sólo hay **1 unidad funcional**.

```
1    LOOP:   LF   F0, 0(R1)
2            MULF F1, F0, F4
3            SUBF F0, F1, F3
4            DIVF F3, F2, F4
5            ADDF F4, F3, F0
6            SF   0(R2), F3
7            ADDF F1, F1, F2
8            ADDI R1, R1, #4
9            ADDI R2, R2, #4
10           SUBI R3, R3, #1
11           BNEZ R3, LOOP
```

Código 1: Código.

Valores:

- F0 = 30
- F1 = 33
- F2 = 1
- F3 = 0.25
- F4= 30.25
- R1 = 1004
- R2 = 2004
- R3 = 99
- MEM[1000] = 8
- MEM[1004] = 8
- MEM[1008] = 8
- MEM[1012] = 8
- MEM[2000] = 0,25

2. Dependencias entre instrucciones

2.1. Dependencias verdaderas

```
1  LOOP:   LF   F0, 0(R1)
2          MULF F1, F0, F4
3          SUBF F0, F1, F3
4          DIVF F3, F2, F4
5          ADDF F4, F3, F0
6          SF   0(R2), F3
7          ADDF F1, F1, F2
8          ADDI R1, R1, #4
9          ADDI R2, R2, #4
10         SUBI R3, R3, #1
11         BNEZ R3, LOOP
```

Código 2: Dependencias verdaderas

2.2. Antidependencias

```
1  LOOP:   LF   F0, 0(R1)
2          MULF F1, F0, F4
3          SUBF F0, F1, F3
4          DIVF F3, F2, F4
5          ADDF F4, F3, F0
6          SF   0(R2), F3
7          ADDF F1, F1, F2
8          ADDI R1, R1, #4
9          ADDI R2, R2, #4
10         SUBI R3, R3, #1
11         BNEZ R3, LOOP
```

Código 3: Antidependencias

2.3. Dependencias de salida

```
1  LOOP:   LF   F0, 0(R1)
2          MULF F1, F0, F4
3          SUBF F0, F1, F3
4          DIVF F3, F2, F4
5          ADDF F4, F3, F0
6          SF   0(R2), F3
7          ADDF F1, F1, F2
8          ADDI R1, R1, #4
9          ADDI R2, R2, #4
10         SUBI R3, R3, #1
11         BNEZ R3, LOOP
```

Código 4: Dependencias de salida

2.4. Dependencias de control

```
1  LOOP:   LF   F0, 0(R1)
2          MULF F1, F0, F4
3          SUBF F0, F1, F3
4          DIVF F3, F2, F4
5          ADDF F4, F3, F0
6          SF   0(R2), F3
7          ADDF F1, F1, F2
8          ADDI R1, R1, #4
9          ADDI R2, R2, #4
10         SUBI R3, R3, #1
11         BNEZ R3, LOOP
```

Código 5: Dependencias de control

Figura 1: Flujo de trabajo IVF FLAT.
Fuente: (Zilliz, 2024).





Figura 2: Flujo de trabajo 2 IVF FLAT.
Fuente: (Zilliz, 2024).



2.5. Subsection 2

Más texto aquí.

Tabla 1: Comparativa entre bases de datos vectoriales
Fuente: (Wang et al., 2021)

	Billion-Scale Data	Dynamic Data	GPU	Attribute Filtering	Multi-Vector Query	Distributed System
Facebook Faiss [3, 35]	✓	✗	✓	✗	✗	✗
Microsoft SPTAG [14]	✓	✗	✗	✗	✗	✗
ElasticSearch [2]	✗	✓	✗	✓	✗	✓
Jingdong Vearch [4, 39]	✗	✓	✓	✓	✗	✓
Alibaba AnalyticDB-V [65]	✓	✓	✗	✓	✗	✓
Alibaba PASE (PostgreSQL) [68]	✗	✓	✗	✓	✗	✗
Milvus (this paper)	✓	✓	✓	✓	✓	✓