
课题三“高性能布尔处理器与 FPGA 的敏捷编译技术”

(2023YFB4405103)

年度总结

一、本年度总体进展情况

1.课题年度总体进展情况

依照任务书，本课题主要围绕高性能布尔处理器与 FPGA 的敏捷编译技术开展研究。拟解决的关键科学问题包括：高性能布尔处理器与 FPGA 的敏捷编译速度优化，提高迭代效率，充分发挥布尔处理器在编译与可调式性、FPGA 在性能与能效方面的各自优势，提出成熟设计部署至 FPGA、不成熟待测设计部署至布尔处理器的策略，研究布尔处理器与 FPGA 混合系统的任务分配与增量编译技术以实现硬件仿真的敏捷验证。本任务进一步利用布尔处理器的可编程能力实现硬件仿真运行全可视，提升仿真验证的可调式性。考核指标是：1) 实现一个支持增量编译的布尔处理器编译器；2) 实现一个支持增量编译的 FPGA 编译器；3) 实现运行在 Linux 服务器上的 runtime 软件，与 FPGA 中的固件协作，在硅后测试系统上能将布尔程序写入布尔处理器并从布尔处理器读回执行的结果，以支持异构硬件仿真原型系统全可视波形调试；4) 实现 1 个在 FPGA 中的固件，与在 Linux 服务器上的 runtime 软件协作，在硅后测试系统上能将在布尔处理器上执行的布尔程序写入布尔处理器并从布尔处理器读回执行的结果，以支持异构硬件仿真原型系统全可视波形调试；5) 课题总结报告 1 份。

本课题的年度研究任务是：精细化建模布尔处理器计算与内部数据传输带宽延迟，同时建模 FPGA 上的模块化电路网表在计算、存储、芯粒间通信等方面的资源消耗；撰写布尔处理器与 FPGA 编译器设计方案；开发 1 个运行在 Linux 服务器上的运行软件以及 1 个 FPGA 中的固件，以支持布尔处理器在异构硬件仿真器上的运行和全可视调视；完成课题年度报告。

课题按照年度计划开展工作，完成课题总结报告 1 份，布尔处理器编译器设计方案 1 份，FPGA 编译器设计方案 1 份，已开发运行在 Linux 服务器上的运行软件以及在 FPGA 中的固件各 1 个，已向国际会议及期刊提交论文 3 篇。进度符合预期要求，达到了年度计划目标和各项主要指标要求。

本年度针对高性能布尔处理器与 FPGA 的敏捷编译技术问题，在编译器设计及调试可视化上取得了重要进展。主要进展如下：

(1) 3.1 子课题：支持增量编译的布尔处理器编译器（复旦）

- a) 我们提出了一种支持增量编译的布尔处理器编译器，它通过执行增量式设计划分，将待测设计部署在布尔处理器，将其余稳定电路部署在 FPGA，实现了针对特定模块的快速编译与调试优化。
- b) 同时在软件层面提出了多种编译优化策略，编译器支持全参数化可扩展编译模式，为不同场景与规模的用户电路与底层硬件提供了灵活的配置空间；针对处理器集群间高数据传输成本的问题，引入了一种多级 k-way 图划分算法，可以高效地在布尔处理器阵列间实现对用户电路的优化布局；提出了一种基于关键路径的优化列表调度算法以及一种时序驱动的指令生成策略，优化了仿真并行度从而有效提高了布尔处理器的仿真性能与硬件利用率。
- c) 我们使用来自相关领域的通用硬件设计进行仿真实验，实验结果表明，该支持增量编译的布尔处理器编译器相较于传统的全 FPGA 硬件仿真系统在编译迭代性能上实现了 1500-3300x 的加速，在规模较小的待测用户设计中呈现出更显著的性能优势。
- d) 对应课题任务书年度考核指标，实现一个支持增量编译的布尔处理器编译器，成果已发表在会议 ICCAD 2023。

(2) 子课题 3.2：支持增量编译的 FPGA 编译器（香港科大）

- a) 我们提出了一种针对现代多芯粒 FPGA 架构的创新布局框架，以解决传统单芯粒 FPGA 编译流程在多芯粒架构上的不适用性问题，特别是传统布局阶段的局限性。
- b) 该框架包含多个关键创新：该框架包含多个关键创新：(1) 开发了多芯粒资源估计与拓扑预排布优化算法；(2) 设计了考虑芯粒间特性的路径

-
- 长度估算与聚类策略；(3) 实现了增量编译控制器和并行粗粒度模块化布局；(4) 开发了适配多芯粒场景的资源需求/供给调整机制；(5) 引入了全局打包、详细布局和时序分析等优化阶段，以及障碍感知扩散技术。
- c) 我们的方案有效解决了多芯粒 FPGA 中跨芯粒连接的延迟和密度问题，平衡了芯粒间资源利用，避免了 SLL 使用不均衡和过度集中的情况。这一框架为大规模 FPGA 设计提供了强有力的布局解决方案，有望显著提升多芯粒 FPGA 设计的性能和效率。
- d) 对应课题任务书年度考核指标“FPGA 编译器设计方案”。

(3) 子课题 3.3：支持硬件仿真运行全可视的验证方法。(合见)

- a) 完成支持布尔处理器全可视调试的固件设计及布尔处理器芯片全可视波形捕获模块设计(RTL)。对片上全可视波形捕获模块的逻辑设计及时序设计进行了充分的优化，以减少其对芯片面积的额外开销和布尔处理器主频的影响。同时对捕获的波形数据进行压缩并采用流水线处理，以减少由于全可视大数据量上传而导致的硬件仿真速度的下降。全可视捕获模块目前已集成到布尔处理器芯片，约占全芯片面积不到 15%。
- b) 支持布尔处理器在异构硬件仿真器上运行的 runtime SW 目前已完成对布尔处理器芯片的初始化及运算指令下载功能。对于支持全可视调试的 runtime SW，完成了设计可行性评估，明确了设计需求，将于 25 年初开始开发工作。
- c) 针对布尔处理器全可视调试的硬件设计申请了专利 2 篇，详见附件。

2.课题年度计划调整情况

课题按计划进行，无计划调整情况。

二、课题年度人员及经费投入使用情况

1.本年度人员及经费投入情况

根据课题任务书，本课题经费预算为 550 万元，其中中央财政专项资金 350 万元，其他来源资金 200 万元。截至 2024 年 10 月 31 日，本课题到账总经费 404.15 万元。其中，中央财政专项资金实际到账 204.15 万元，自筹经费到账 200

万元，具体数据如表 1。

表1 课题经费到位情况

单位：万元

课题编号	课题名称	预算批复数		2024 年到位数		累计到位数	
		中央财 政资金	其他来 源资金	中央财 政资金	其他来 源资金	中央财 政资金	其他来 源资金
2023YFB 4405103	高性能布尔处理器与 FPGA 的敏捷编译技 术	350	200	204.15	200	204.15	200
合计		350	200	204.15	200	204.15	200

截至 2024 年 10 月 31 日，课题资金支出共计 98.3 万元，其中广州研究院支
出 33.3 万，复旦支出 0 万元， 合见支出 65 万元。其中中央财政专项资金支出
48.3 万元，占到位经费的 23.66%，结余 155.85 万元；自筹经费支出 50 万元，
占自筹到位经费的 25%，结余 150 万元，具体数据如表 2。

表2 课题经费支出情况

单位：万元

课题编 号	课题名称	预算批复数		2024 年支出数		累计支出数		收支差额	
		中央财 政资金	其他来 源资金	中央财 政资金	其他来 源资金	中央财 政资金	其他来 源资金	中央财 政资金	其他来 源资金
2023Y FB440 5103	高性能布 尔处理器 与 FPGA 的敏捷编 译技术	350	200	48.3	50	48.3	50	155.85	150
合计		350	200	48.3	50	48.3	50	155.85	150

人员投入方面，课题三投入研究人员总计 14 人，其中女性 6 人；高级研究
人员 1 人，中级职称 1 人，其他研究人员 12 人；含博士学历 3 人，硕士学历 4
人，学士学历 7 人。合计 14 人年，具体数据如表 3。

表3 课题人员投入情况

课题 编号	课题名称	总人 数	其中 女性	高级 职称	中级 职称	初级 职称	其他 人员	博士	硕士	学士	其它 学历
2023Y FB440 5103	高性能布尔处 理器与 FPGA 的敏捷编译技	14	6	1	1	0	12	3	4	7	0

	术										
合计		14	6	1	1	0	12	3	4	7	0

2.项目经费拨付情况

截止 2024 年 10 月 31 日，项目牵头单位向课题 3 承担单位分三次共计拨付 204.15 万元，课题三承担单位香港科技大学霍英东研究院收到专项经费后，已向课题参与单位拨付中央财政专项资金共计 87.49 万元，其中向复旦大学转拨 58.33 万元，向上海合见工业软件集团有限公司转拨 29.16 万元，如表 4 所示。

表4 项目承担单位拨付课题牵头单位经费情况

单位：万元

课题编号	课题参与单位	拨付 金额	拨付 时间
2023YFB4405103	香港科技大学霍英东研究院	60	2023-12-26
	复旦大学	30	2024-03-15
	上海合见工业软件集团有限公司	15	2024-03-15
	香港科技大学霍英东研究院	56.66	2024-09-24
	复旦大学	28.33	2024-11
	上海合见工业软件集团有限公司	14.16	2024-11
合计			

3.人员及经费实际调整情况

因为研究生毕业和博士后出站，为了更好的支持研究项目，人员调整具体情况如下：

- 课题骨干赵莹莹老师出站，入职英国思克莱德大学，变更为博士后黄将历。黄将历，2024 年 6 月于复旦大学微电子学院获得博士学位，毕业后进入复旦大学计算机系博士后工作站工作，入选复旦大学超级博后计划。投入本课题任务为布尔处理器与 FPGA 的系统级异构集成方案设计，预计工作时长为 12 人月。
- 复旦研究生孙旂玮，博士生陈一宣毕业。香港科技大学霍英东研究院两个博士生张玉莹，麻超方替换为新增三个研究助理施旭，杨浩，姚百键及一个博士生梁家伟，具体人员变更请见附表。

三、项目/课题配套支撑条件情况

在高性能布尔处理器与 FPGA 敏捷编译技术研究方面，第一阶段主要目标是开发支持增量编译的布尔处理器编译器。为了保证该项目的顺利进行，课题组采购了 Xilinx ZCU 系列及其升级系列的可编程开发板，基于此课题组搭建了高性能布尔处理器与 FPGA 敏捷编译技术研究所需的硬软件平台，并为后续阶段的工具测试与优化提供技术支撑。在后续研究过程中，课题组将根据实际情况灵活调整硬件资源的分配，确保研究任务的稳步推进。此外，课题组依托于广州市香港科大霍英东研究院，并且联合复旦大学、上海合见工业软件集团有限公司等应用单位，搭建了国家级的高水平的实验平台和条件，具体如下 (以上是课题一的例子)：

(1) 广州市香港科大霍英东研究院：广州市香港科大霍英东研究院拥有先进的 EDA 软件环境和强大的计算资源。研究院配备了全面的商业 EDA 工具链，包括 AMD Xilinx Vitis、Siemens Mentor Catapult HLS、Synopsys Design Compiler、Cadence Innovus 和 Genus、Synopsys IC Compiler II 以及 3DIC 等，涵盖从高层综合到三维集成设计的全流程。在计算设施方面，研究院拥有 HPC3 高性能计算集群和 HKUST SuperPOD 超级计算平台，为大规模 IC 设计仿真验证和 AI 辅助 EDA 等前沿研究提供强大算力支持。这样的软硬件环境为研究人员提供了一个理想的科研平台，能够支持从基础理论研究到大规模工程实践的各类创新工作，推动集成电路设计与 EDA 技术的发展。

(2) 复旦：复旦大学专用集成电路与系统国家重点实验室具备强大的计算资源与先进设备。实验室拥有大学计划 IC EDA 设计软件包，涵盖 Synopsys、Cadence、Mentor 等著名 EDA 厂商，为课题开展提供全面且专业的支持。同时，配置了可支持超十亿集成规模的硬件加速仿真器，极大提高了设计验证效率。此外，实验室设有大型专业中心计算机房，内有 2000 核的高性能计算机和服务器集群，为课题工作营造了稳定可靠的运行环境，保障各项科研任务顺利推进。

(3) 上海合见工业软件集团有限公司（简称“合见工软”）作为自主创新的高性能工业软件及解决方案提供商，以 EDA（电子设计自动化，Electronic Design Automation）领域为首先突破方向，致力于帮助半导体芯片企业解决在创新与发展过程中所面临的严峻挑战和关键问题，并成为他们值得信赖的合作

伙伴。合见工软总部位于上海，创始团队来自 Synopsys 和 Cadence 等国际领先的 EDA 公司，多位核心领导都曾担任这些公司的全球副总裁及最高技术职位（Fellow），集团员工约 1100 人，技术团队占 85%，国际 EDA 专家数量在国内同领域企业中占据优势。在合见工软创新团队中，众多人员拥有 15 至 20 年 EDA 领域从业经验，具备深厚的技术背景和高超的专业能力。合见工软提供完备的数字验证产品线 UVD 及 UVHS，用于高性能芯片调试与验证，提供大规模集群服务器用于高性能芯片测试用例的编译与回归测试，提供网络分析仪/高速示波器/PCB 设计及仿真套件等用于高性能芯片原型系统的硬件设计，另专业的前端系统芯片设计及验证团队，经验丰富的系统整合团队，为课题的顺利实施也提供了有力保障。

四、课题组织实施管理工作

1.课题组织管理情况

本项目的组织实施由项目负责人统筹总体设计，各子项目承担单位共同参与，实行项目负责人责任制与子项目单位负责制相结合的管理模式。以广州市香港科大霍英东研究院作为牵头单位进行总体协调和管理，合理分配子项目任务给各子项目承担单位，明确各项目的责任和要求，并指定专人对各子项目承担单位的项目进展情况进行定期监督，并且对接管理部门，负责财务、考核、以及工程示范等具体工作。

2.课题间协作情况

项目牵头单位周期性地组织项目组内部研讨会，交流各项目承担单位研究进展情况，及其在研究进展中遇到的疑难问题，在各单位的团结合作下提出具有建设性的解决方案。此外，在项目牵头单位的组织协调下，各子项目承担单位实现研究资源和实验结果数据高度共享，进而减少重复投资，提升研发效率。

（1）课题内部研究组织

课题组内部研究团队通过定期的沟通与协作确保研究工作的高效推进。每周举行的研究进展交流会为团队成员提供了一个平台，以便共享各自的最新成果、讨论遇到的难题，并对研究方向进行调整与优化。在会议中，团队成员根

据各自的研究领域，汇报工作进展、分析实验结果，并提出针对性的改进措施。为了保持对学术前沿的敏感度，课题组还定期进行文献分享，成员们共同学习和分析相关领域的最新研究成果，确保课题组的研究方向与国际学术界的最新动态保持一致。通过对最新文献的深入探讨，课题组能够及时吸收和消化最新的技术进展，并将其应用到自身的研究中。在研究过程中，课题组致力于将研究成果转化为高质量的学术论文，成员们积极撰写并投稿相关研究领域的期刊。同时，课题组成员也积极参加国内外的学术会议，展示研究成果并与行业专家和学者进行深入交流。

(2) 课题间协作情况等

本课题 3 根据课题 2 的基本电路单元约束为其提供编译技术支持，并采用课题 1 提供的时序驱动编译器设计指导，其还为课题 5 的异构处理器架构硬件仿真原型系统的研制奠定了基础。课题组间不定期召开会议，交流各课题组进展情况，重点关注高性能布尔处理器的增量编译技术、布尔处理器与 FPGA 的协同优化增量编译方法，支持硬件仿真的全可视化验证方法等方面研究进展和遇到的困难，及时协调解决，共同推进综合性研究目标的实现。通过这种深度合作，课题组及时协调解决在高性能布尔处理器的增量编译技术、布尔处理器与 FPGA 的协同优化增量编译方法，支持硬件仿真的全可视化验证等方面的难点问题，确保研究任务按计划推进，提升了项目整体的创新能力和执行效率。

3.组织实施风险及应对情况

无

五、本年度取得的重要进展及成果

1.课题年度重要进展及成果

1.1 Sphinx：一种布尔处理器-FPGA 混合硬件仿真系统

现代集成电路设计中的仿真验证在芯片开发周期中占据了大量时间，优化验证效率可有效减少研发成本。硬件仿真凭借性能上的优势已成为目前大规模设计验证的主流趋势。现有硬件仿真基于 FPGA 或处理器实现，但在实际验证

场景中仍面临诸多问题，如编译速度低、可调试性弱（基于 FPGA）、仿真性能不足（基于处理器）等。为此，我们提出了一种布尔处理器-FPGA 混合硬件仿真系统（Sphinx），将待测模块部署至处理器阵列，将成熟模块部署至 FPGA，以实现针对特定模块的快速编译和调试优化。针对课题三子任务 3.1：支持增量编译的布尔处理器编译器，Sphinx 提出了如下编译框架，如图 1 所示。




图 1 基于布尔处理器的硬件仿真系统敏捷编译框架

该编译器的输入为逻辑综合工具生成的门级网表。考虑到布尔处理器的特性，首先对逻辑综合工具生成的门级网表进行逻辑重映射，将门级网表的基础单元转化为布尔处理器阵列支持的基础构建块，如四输入查找表（LUT4）和触发器，同时优化电路面积和逻辑深度，减小路径延迟。此后，Sphinx 基于 FPGA-BP 接口文件（描述布尔处理器阵列与 FPGA 之间的接口信号及其映射关系）与门级网表，采取编译策略生成布尔处理器指令。具体流程如下。

（1）电路抽象表达

Sphinx 将电路表示为有向无环图（DAG），其中节点代表逻辑元素（如 LUT4 或触发器），边表示节点间的连接。为了构建 DAG，首先识别 DUT 的输

批注 [旃孙1]: 这张图去掉吧，前端流程有变化，而且 3.1 只涉及 bp

批注 [旃孙1R2]: 可以换成图 3-6

入和输出信号，采用 Mealy 机模型将 DUT 表示为由触发器和组合逻辑构成的电路系统。由于触发器可能引入环路，Sphinx 通过节点重排将触发器的计算时序延后一个 DUT 周期，从而有效断开环路。

(2) 集群间电路 DAG 划分

布尔处理器系统由多个处理器集群组成，Sphinx 需要将待测电路划分到不同的集群中。由于集群之间的数据通信成本较高，且可能成为性能瓶颈，因此需要尽量减少布尔处理器阵列间的切割边，以降低处理器间的数据依赖，从而减少数据等待时间。此外，工作负载平衡对于高效的集群间并行处理至关重要，负载不平衡会导致资源利用不足。为此，Sphinx 采用多级 k-way 算法（图 2）找到 DAG 最小化边切割并平衡计算负载。




图 3 多级 k-way 图划分算法

(3) 异构仿真系统的调度

硬件仿真的效率在很大程度上取决于计算任务的调度。为了最大化并行化的优势，必须有效地分配和平衡集群内布尔处理器的工作负载。同时，由于 FPGA-BP 混合仿真平台的异构特性，不当的任务调度可能导致可重配置接口上的数据传输时序违例，从而导致仿真结果错误。此外，对于大规模电路的硬件仿真，编译速度同样至关重要。为了解决上述问题，Sphinx 采用基于列表调度的启发式优化调度算法来分配平衡工作负载，在保证客观的编译性能的前提下缩短编译时间。

考虑到仿真是一级级进行的，调度过程必须符合电路的层次结构，即当前级

别的仿真将在前一级别完成后进行。电路的层次结构通过拓扑排序确定，同一级别的所有节点是独立的，可以并行仿真。BP-compiler 采用了尽早（ASAP）和尽晚（ALAP）两种拓扑排序算法，优先调度关键路径上的节点，以确保工作负载分布均衡的同时最小化指令数量。

（4）指令生成

在任务调度之后，Sphinx 根据布尔处理器的指令集架构（ISA）逐级生成指令。考虑到布尔处理器从 FPGA 接收数据和发送数据的延迟，在指令序列的开头和结尾添加了多个 IDLE 指令，保证数据传输时间裕量。

整体来看，Sphinx 生成的指令以及 FPGA-BP 平台的工作频率之间存在的通信与计算约束模型可用以下公式表达：

$$T_{BP} \cdot (N_{receive} + N_{sim} + N_{send}) \leq T_{FPGA}$$

$$T_{BP} \cdot N_{receive} \geq delay_{receive}$$

$$T_{BP} \cdot N_{send} \geq delay_{send}$$

公式 1 布尔处理器间计算与通信模型

其中 T_{FPGA} 与 T_{BP} 为 FPGA 与布尔处理器的工作频率， $N_{receive}$, N_{sim} 与 N_{send} 分别为布尔处理器接受数据、节点仿真与发送数据所需要的布尔处理器时钟周期， $delay_{receive}$ 与 $delay_{send}$ 为布尔处理器收发数据的接口时延。

布尔处理器编译支持 2 级指令流水，如图 4 所示。PC=1 时输入的指令 A，在 PC=3 时获得处理结果，并在 PC=4 时可以被外部数据内存访问。因此，与指令 A 存在偏序关系的指令 B 可以在 PC=3 时被输入，保证流水线的顺利执行。




图 4 布尔处理器内计算与存储模型

总体而言，该布尔处理器编译器不仅在仿真过程中实现了时序一致性和负载平衡，同时通过创新的集群之间的划分，异构仿真系统的调度以及指令生成，有效提高了仿真效率并缩短了开发周期。经过测试，布尔处理器的平均等效门编译性能达到 0.599T/s。符合设计指标。

此项研究进展共发表论文 1 篇，培养硕士研究生 1 人。

论文：Ruiyao Pu, Yiwei Sun, Pei-Hsin Ho, Fan Yang, Li Shang, Xuan Zeng, "Sphinx: A Hybrid Boolean Processor-FPGA Hardware Emulation System" IEEE/ACM International Conference on Computer Aided Design (ICCAD), 2023.

培养学生：毕业论文题目《FPGA-布尔处理器异构硬件仿真系统的编译系统研究》

1.2 支持增量编译的 FPGA 编译器

现代 FPGA 随着资源的扩张常采用多芯粒（multi-die）架构，芯粒的连接处物理上穿过芯片的导线数量有限，而穿过芯片的信号会产生额外的延迟和抖动。例如，与芯片内连接相比，AMD/Xilinx 堆叠硅片互连 (SSI) 技术在芯片边界引入了 4-8 倍的信号延迟和 ~25% 的导线密度。结构的改变导致传统的 FPGA 编译流程在多芯粒的架构上不能得到理想的效果，尤其是传统布局阶段不再适用。





图 5 传统单芯粒布局器的结果不适用于多芯粒 FPGA 布局

常见的典型问题之一如图 5 所示，当传统的单芯粒布局直接迁移到多芯粒的时候，我们会发现跨芯粒的长走线 super long lines (SLLs) 的用量在居中的部分往往异常高，而在贴近芯粒边界侧边缘的部分的走线用量往往较低。这个现象常见于当前的商用和学术布局器中，比如在 AMD 的 Vivado 布局报告中经常可以观测到其后的绕线阶段对居中的 SLL 用量有超过 100% 的用量预期。这往往导致绕线时走远路到更靠近侧边缘的 SLL 列，增大了走线延迟，降低了整体的设计频率。除此之外，还容易很多布局器尝试启发式地解决此问题——尽量减少跨芯粒的布局。假设设计的大小占单芯粒的 80% 资源，布局器很可能尝试在

单芯粒上寻找布局，而导致严重的拥塞以至于后续布线的失败。相反地，一个



理想的布局应该是能化解跨芯粒的低且不均匀的走线分布带来的影响，也为后续布线提供良好的布局情况。

图 6 多芯粒 FPGA 并行布局器流程设计方案

为此，我们针对性地设计了多芯粒的 FPGA 布局框架如图 6 所示。

(1) 网表输入处理与初始分析

首先，经过逻辑综合（logic synthesis）和技术映射（technology mapping）的网表由商用工具导出，读入多芯粒 FPGA 布局器，以构建初始的设计数据结构，包括逻辑单元、连接关系和时序约束。

(2) 高层次拓扑优化与初始多芯粒预布局

a) 多芯粒资源估计与拓扑结构预排布优化

在逻辑综合给出资源估计的基础上，我们应用层次化聚类和改进的 min-cut 整数线性规划进行初始分区，通过使用加权边模型和自适应权重调整。结合快速资源估算结果，我们设计了初步的资源均衡和宏单元预放置。最后，我们设计了多目标优化算法，同时考虑资源均衡、芯粒间通信最小化和关键路径优化，并应用基于模拟退火的策略在全局搜索空间中寻找最优的初始分配方案。这一系列技术为多芯粒 FPGA 提供高质量的初始拓扑结构和粗粒度布局，为后续优化奠定基础。

b) 多芯粒感知的路径长度估算与初步聚类

我们计划开发考虑芯粒间特性的改进型路径长度估算算法，以更好地适应多芯粒 FPGA 的结构。该算法基于逻辑深度、扇出数和预估的芯粒间连接延迟，

对路径长度进行初步评估。我们计划采用多级聚类策略，首先在芯粒内部进行初步聚类，然后考虑跨芯粒的聚类优化。为了识别潜在的时序关键路径，需要采用基于拓扑排序和静态时序分析（STA）的初步时序评估机制，对可能成为关键路径的逻辑单元给予特殊关注。此外，可用自适应的聚类大小控制算法根据芯粒资源分布和设计复杂度动态调整聚类粒度。

（3）增量编译与多芯粒布局优化

a) 增量编译控制器

计划设计高效的增量编译控制策略，包括基于设计变更分析的智能重编译决策机制。需要开发支持并行处理的任务调度系统，以提高编译效率。

b) 各芯粒并行粗粒度模块化布局

计划实现基于时序驱动的二次优化布局算法。为确定每个实例的下一个位置，需要求解涉及线长和时序的二次优化问题。在混合大小的布局中，计划在二次布局期间考虑互连密度和合法化。此外，打算在引脚之间插入时序导向的伪网络以优化时序。这些网络的强度将由相关路径的局部时序裕度和全局时序质量决定。

c) 各芯粒内并行单元扩散

计划采用改进的 AMF-Placer 单元扩散算法，适用于混合大小的实例。基于实例的面积需求和器件的面积供给，需要将实例从资源需求超过供给的区域扩散到其他区域。

d) 资源需求/供给调整

计划开发适配多芯粒场景的资源需求/供给调整机制。需要对跨芯粒的 SLL（开关/查找表/逻辑）分布进行感知，从高 SLL 用量的区域将逻辑扩散到低 SLL 用量区域。打算基于打包可行性和布线拥塞级别，调整实例的面积需求和某些区域的面积供给，以改善布局质量。

（4）全局打包

在全局布局迭代之后，计划进行精确的合法化，将每个实例分配到具有固定数量和类型资源的特定位置。例如，将 BEL（包括 LUT、FF、MUX 和 CARRY）映射到可配置逻辑块（CLB）。这个阶段将在可用资源和时钟约束下，专注于最大化 CLB 的内部互连，同时考虑时序因素。

(5) 详细布局

全局布局 and 全局打包从全局角度评估布局质量，而详细布局则专注于在全局目标中占比较小的局部关键路径。计划在打包之后执行详细布局，这种工作流程可以确保合法化，并在详细布局期间识别可用于实例替换的空位。

(6) 时序模型和时序分析

计划基于时序延迟数据集，使用基于非整数多项式的分段函数拟合时序延迟分布。基于这个回归模型和 OpenTimer 的思想，打算实现轻量级并行静态时序分析引擎。

(7) 增量打包

计划采用 RippleFPGA 的方法，通过识别 CLB 内部网络，将一些 LUT 和 FF 配对为宏来改善布局质量。

(8) 障碍感知扩散和锚点插入

这个阶段借鉴 AMF-Placer，分析电路的连接性、时序关键性和关键路径在器件上的位置分布。需要对一些实例进行聚类并插入锚点，以减少长距离跨布局障碍的布线。为了实现聚类的粗粒度移动，打算在特定区域扩散实例。

(9) 布局结果生成

最终布局结果导入回商用布线工具，完成后续布线、物理优化以及最终的比特流生成。

以上设计方案为现代多芯粒 FPGA 架构提出了一种创新的布局框架。方案从网表输入处理开始，通过一系列精心设计的步骤，包括高层次拓扑优化、多芯粒资源估计、增量编译和并行布局等，详细考虑了单芯粒 FPGA 编译流程不适用于新的多芯粒 FPGA 的关键的布局问题。该方案着重解决了跨芯粒连接带来的延迟增加和导线密度不均等问题，通过智能的资源分配和路径优化，有效平衡了芯粒间的资源利用。此设计为大规模、高性能 FPGA 设计提供了一个强有力的布局解决方案。

1.3 支持硬件仿真运行全可视的验证方法

目前基于 FPGA 的硬件仿真系统已有一套较为成熟的全可视验证方法。为了增强 FPGA+布尔处理器的异构硬件仿真系统的调试能力，也需要在布尔处理

器上支持全可视波形恢复，并于已有 FPGA 的全可视验证方法相结合形成完整的异构系统的全可视验证发法。从而满足异构硬件仿真调试的需求。进展及成果如下：

对于 FPGA+布尔处理器异构硬件仿真系统的全可视验证流程的论证已完成并完成了布尔处理器的全可视波形抓取模块的设计。

目前的布尔处理器硬件仿真系统中，为了实现全可视调试，一般采用的方法是捕获部分节点（比如网表中所有触发器）的运算结果并上传给 HOST，再由 HOST 基于这些部分节点的状态对 DUT 门级网表进行软件仿真，从而得到门级网表全部节点的波形。这种方法的主要问题是：

1) 捕获部分节点的运算结果是通过动态配置一组 MUX 来选取部分运算的输出实现的。由于 MUX 资源的限制，每个布尔处理器运算周期能捕获的信号数量有限，就会导致部分信息捕获失败。为了避免这种情况，就需要对用户设计进行重新编译，并且给 BP Compiler 带来额外的约束，进而降低布尔处理器指令的执行效率。

2) 当用户需要选择不同的节点信号进行捕获时，需要重新进行编译生成新的指令。

3) 由于只捕获了部分节点的信息，为了实现全可视波形调试，需要软件在 HOST 端根据抓取的节点信息进行门级网表仿真来恢复所有节点的波形。这会导致用户在调试过程中需要等待很长的时间才能得到波形文件。

课题 3.3 中所提出的布尔处理器全可视波形捕获设计可以实现任意节点的状态抓取 – 解决问题 1)，同时支持用户在 runtime 根据需要选择要抓取的节点而不需要每次改动都进行重新编译 – 解决问题 2)。并且，因为支持任意节点的状态捕获，可以真正的做到全可视调试，从而省却了软件侧进行门级仿真来恢复全网表波形的时间 – 解决问题 3)。同时设计考虑了数据压缩以及流水线数据处理，从而减少了数据处理及上传对硬件仿真速度的影响。下图为设计框图：




图 7：布尔处理器全可视波形抓取框架设计

图中的 Bit Mask 和 Filter 模块对一组布尔处理器单元的输出进行筛选，过滤掉不需要抓取的信号。在抓取和过滤的过程中，同时和上一个仿真周期抓取的结果以数据块为单位进行比较，如果数据发生变化，对该数据块进行标记并和同时选出的其他数据块一起存入缓存。当缓存存够足够的数据后发起数据上传。整个设计的主要特点在于，Bit Mask 是 runtime 可配置的，即用户可以根据需要实时的改变需要抓取的信号，也支持所有信号的抓取。整个数据流是流水线结构，即布尔处理器单元在运算的同时，后续的数据过滤，压缩，缓存及上传均并行执行，不会对布尔处理器运算造成影响。除非数据缓存即将溢出，会停止仿真时钟待数据上传完成后恢复时钟。下图是 runtime SW 全可视波形恢复流程：




图 8 runtime SW 全可视波形恢复流程

该流程目前应用于合见 UVHS 硬件仿真系统。编译器会生成网表中的信号列表和全可视模块抓取数据包的映射关系。RuntimeSW 在收到 FPGA 上传的数据后，基于映射关系对原始数据进行解析并映射到网表后进行门级仿真，从而恢复出整个网表的信号波形，并存入指定的波形文件。

对于布尔处理器全可视波形恢复，runtimeSW 流程基本一致。主要差异在于布尔处理器上传的原始数据格式，需要进行处理后再汇入 wavegen 进行整个异构系统的波形恢复。

2.课题社会效益和经济效益

人才培养。本课题围绕高性能硬件仿真处理器异构架构设计与优化、高性能异构硬件仿真敏捷编译与增量验证、高性能高效硬件仿真系统设计与验证三大科学问题，开展一系列系统研究，覆盖硬件设计、编译技术和高效仿真等多个领域，能够系统性地提升研究人员的专业技能和跨领域协作能力。通过课题实施，不仅能够培养一批具备硬件设计创新能力的高端人才，还能为产业界输送具有工程实践经验的技术骨干。此外，课题还将注重对学生的工程化训练，如参与实际芯片设计、混合系统部署和敏捷编译框架测试等，全面提升人才的综合素质和竞争力。这些人才未来可服务于集成电路设计、人工智能硬件等新兴领域，助推我国在国际竞争中的技术领先地位。

有 1 名博士生获得香港科技大学 RedBird 博士奖学金，有 1 名博士生获得香港科技大学 FUTURE LEADER 称号。

专利与技术标准。课题以高性能布尔处理器与 FPGA 的协同增量编译优化为主要创新点，进行了一系列创新，其具有显著的技术独创性和实际应用价值。预计可形成多项高价值专利，助力国内企业突破高性能硬件仿真与编译技术领域技术壁垒，提升核心竞争力。同时，这些创新成果可为行业标准制定提供直接支撑，推动我国在敏捷编译和协同仿真技术的全球技术标准化进程中占据主导地位，从而为国家科技战略提供重要支撑。

学科行业影响。本课题通过高性能硬件仿真处理器异构架构设计与优化、高性能异构硬件仿真敏捷编译与增量验证、高性能高效硬件仿真系统设计与验证等系统性研究，显著推动电子信息工程、计算机体系结构、嵌入式系统等学科的发展。研究过程中产生的学术成果可作为高校教学资源，推动课程内容

更新，尤其是在硬件加速、敏捷编译和资源调度等领域，为培养下一代创新型科研人员提供重要素材。此外，课题研究成果高性能布尔处理器与 FPGA 的协同增量编译优化技术将推动整个行业向更高水平发展。

研究成果合作交流。本课题以广州市香港科大霍英东研究院为牵头单位，联合复旦大学、上海合见工业软件集团有限公司开展研究，课题组间通过紧密合作，充分发挥各自的优势，共同攻克技术难题，提高研究效率和质量。此外，研究团队的研究成果还发表在国内外高水平会议上，进一步提升我国在硬件编译技术领域的学术影响力。例如课题组成员苏春又博士生参加 2024 年 ACM/SIGDA International Symposium on Field Programmable Gate Arrays (FPGA) 会议，并展示自己研究成果。

转移转化和示范推广情况。课题组研究成果在高性能硬件设计与仿真领域具有广泛的应用前景。其中部分成果已经成功应用于上海合见工业软件集团有限公司的相关硬件仿真产品研发过程中，显著提高了产品的质量和性能。这一成果不仅证明了课题技术的先进性和实用性，还为国内硬件仿真行业的技术升级树立了重要的示范作用。

六、课题年度组织实施中的重大问题及建议

无。

七、任务书中有特殊约定或其他需要说明的事项

无。

附件

批注 [2]: 各参与单位补充完整

1.论文专著发表情况

序号	成果类型	论文/专著名称	发表期刊/出版单位	主要完成者	完成时间 (年月日)	备注
1	期刊论文	TSCompiler: efficient compilation framework for dynamic-shape models	Science China Information Sciences, Vol. 67, no. 10	Xiang Luo, Chen Zhang, Chenbo Geng, Yanzhi Yi, Jiahui Hu, Renwei Zhang, Zhen Zhang, Gianpietro Consolaro, Fan Yang, Tun Lu, Ning Gu & Li Shang	2024.09.13	第三标注
2	期刊论文	Hierarchical Graph Learning-Based Floorplanning With Dirichlet Boundary Conditions	IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 32, no. 5	Yiting Liu, Hai Zhou, Jia Wang, Fan Yang, Xuan Zeng, and Li Shang	2024.03.08	第三标注
3	会议论文	The Power of Graph Signal Processing for Chip Placement Acceleration	International Conference on Computer-Aided Design (ICCAD)	Yiting Liu, Hai Zhou, Jia Wang, Fan Yang, Xuan Zeng, and Li Shang	2024.10.27	第三标注

2.技术标准获批情况

序号	获得技术标准名称	标准类型	标准号
1			

3.专利申请授权情况

序号	申请/授权的专利名称	申请号/批准号	申请/批准国别	完成人	专利类型
1	一种基于硬件仿真的调试系统	2024113959867	中国	应俊	发明专利
2	一种波形数据的获取方法、电子设备及存储介质	2024113959848	中国	应俊	发明专利

目前均处于“初步审查合格”阶段。

4.培养学生

培养博士研究生

序号	姓名	性别	入学时间	毕业时间	读研所在单位	导师
1	陈一萱	女	2020.9	2024.6	复旦大学	尚笠

培养硕士研究生

序号	姓名	性别	入学时间	毕业时间	读研所在单位	导师
1	孙旖玮	女	2021.9	2024.6	复旦大学	杨帆

5.参加学术会议

序号	姓名	会议名称	会议地点	会议时间
1				
2	苏春又	International Symposium on Field Programmable Gate Arrays (FPGA)	美国加州蒙特雷	2024. 10.3 - 5

6.学术报告情况

序号	报告题目及报告类型	报告人	会议名称	会议地点	召开时间
1					
2	Cross-layer Design Flow Optimization for Modern FPGA	张薇	2024 CCF 芯片大会	上海	2024 年 7 月 19 日-21 日
3	Enabling Efficient Agile Design Flow for FPGA: From Multi-Clock HLS to Pattern-Guided Analytical Placer	张薇	2024 年度电子设计自动化论坛	香港科技大学 广州校区	2024 年 9 月 20 日

7.内部定期讨论班/学术研讨会

序号	名称	主要参会人员	会议地点	会议时间	研讨主题
1	算法研讨班	复旦大学	复旦大学	每周一上午	XXXXX
2	科大项目组定期讨论	香港科大霍英东研究院	香港科技大学	每周五下午	FPGA 编译器设计
3	合见内部项目周会	合见工软	合见工软	每周四下午	子课题技术和进展