道路交通多场景仿真与智控平台

技 术 报 告

2026 年 11 月

目　　录

摘　要 1
第一部分　作品概述 2
1.1 要解决的实际问题 2
1.2 前人工作与不足 2
1.3 功能与特性 2
1.4 应用领域 3
1.5 主要技术特点 4
1.6 主要性能指标 5
1.7 主要创新点 5
1.8 设计流程 6
第二部分　系统组成及功能说明 7
2.1 整体介绍 7
2.2 硬件系统介绍 8
2.3 软件系统介绍 9
2.4 系统架构与软硬件划分依据 11
第三部分　关键设计与实现 13
3.1PC 端（Qt 上位机）设计取舍 13
3.2FPGA/Zynq 端：功能、实现与不可替代性 13
3.3 两端协同：协议、数据流、时间同步与异常处理 14
第四部分　完成情况及性能参数 15
4.1 整体介绍 15
4.2 工程成果 16
4.3 特性成果（逐个展示功能、性能参数等量化指标） 19
4.4 实测结果与指标汇总 23
第五部分　总结 24
5.1 可扩展之处 24
5.2 缺点分析 24
5.3 心得体会 25
第六部分　参考文献 26
附录 A　复现说明 27

摘　要

针对城市交通中车流不均衡、路口信号配时僵化、干线协调不足、可变车道调度缺乏安全约束且通行策略难以直观验证等典型问题，本作品以 Xilinx Zynq-7000 为核心，设计了一套“决策——执行”两层架构的多场景道路交通模拟器。决策层工作在 100MHz 系统时钟域，完成六路板载按键与 115200 bit/s 串口命令的接收、合法性校验、场景与模式管理、配时与换向决策，并把运行状态写入环形事件日志；执行层工作在 25 MHz 像素时钟域，五条渲染流水线并行生成潮汐车道、绿波带、单车道、十字路口与交通参数实验台画面，经场景索引选择与 640×480@59.5 Hz 时序合成后以 RGB444 输出。系统实现绿波车速 35~60 km/h 五档方案对比、路口固定与自适应两种配时（固定配时 40/30/20s，自适应依据车流与人流动态分配）、可变车道“预警—排空—全红—换向”四态安全切换，并提供 CRC8 校验的二进制帧与 ASCII 文本双协议。Qt 上位机完成参数下发与状态展示，并以 1 Hz 把 28 项运行状态经 MQTT 上传 OneNET 云平台，云端可反向下发参数与换向服务。在 xc7z020 上的实现结果为：LUT 47441（89.2%）、触发器 4400（4.1%）、BRAM 138/140、DSP 87/220，25MHz 像素域时序收敛（WNS +13.1ns）。系统可在 59.5Hz 帧率下稳定呈现五类场景，按键响应（含 20 ms 去抖）不超过 3 帧，10 字节串口命令帧的端到端时延小于 1ms。作品为城市交通信号控制与车道组织方案提供了低成本、可交互、可复现的仿真验证平台。

关键词：FPGA；交通仿真；绿波协调；自适应配时；潮汐车道；边缘计算

第一部分　作品概述

1.1 要解决的实际问题

城市交通治理中有四类反复出现的问题：一是潮汐性车流导致固定车道划分在高峰时段一侧排队、另一侧空驶；二是路口配时长期固定，无法随车流与行人需求调整；三是干道各路口缺少协调，车辆走走停停；四是行人过街与机动车争抢相位。与此同时，交通工程教学与信号方案比选缺少“能上手、能上板、能量化”的平台：纯软件仿真看不到控制器内部的时序与资源约束，实物信号机昂贵且封闭，学生很难把“配时参数—车流响应—通行效率”串起来。本作品把上述四类问题抽象成五类可演示、可调参、可记录的场景，用一块 Zynq-7000 完成实时控制与显示，并通过 Qt 上位机与 OneNET 云平台实现远程监控与数据留存。

1.2 前人工作与不足

已有工作大致分三类。第一类是宏观/微观交通仿真软件（VISSIM、SUMO 等），路网规模与模型精度高，但全部运行在 PC 上，反映不出控制器内部的时钟、资源与实时性约束，也无法直接驱动真实的显示与信号灯。第二类是基于单片机或 PLC 的交通灯实验箱，能演示单路口定时控制，但场景固定，没有绿波协调、可变车道与行人相位。第三类是开源的 FPGA 交通灯设计，多为单路口固定配时，缺少多场景统一控制、事件记录与云端能力。三者的共同短板是：要么有实时性没有可交互性，要么有界面没有确定性时延，“多场景+硬件实时+数据可回放”这三件事没有被同时解决。

1.3 功能与特性

本作品完成了一套面向城市交通治理的多场景道路交通模拟器，具备以下功能：

(1) 多场景一体化模拟

潮汐车道、绿波带、单车道、十字路口与交通参数实验台共用同一套按键、串口与显示通道，按键即可在五类场景间切换，切换过程不重建内部状态。

(2) 绿波协调与可变限速联动

提供 35~60 km/h 五档车速，联动绿波区间、相位差与限速牌，画面并列给出各档参考轨迹与带宽。[1]

(3) 路口双模式配时

固定模式下各方向时长恒定（直行/左转/右转 40/30/20 s）；自适应模式下可修改东西、南北向车流密度与行人数量，据此动态分配各相位绿灯时长。[2]

(4) 潮汐车道安全管控

换向严格按“预警—排空—全红—放行”执行，末车驶出后才允许反向开通；锁止开关可拒绝全部换向申请，任何情况下都不会出现半途反向。[3]

(5) 全参数可调、事件追溯与云端双向

车速、配时、路长等参数可由按键、串口或云端修改；512 条 64 位日志记录开机、预警与换向；Qt 上位机每秒上报 28 项状态至 OneNET，云端可下发参数与换向服务。

1.4 应用领域

本作品的应用集中在教学实验、方案预评估、车道组织论证与科普展示四类场景，覆盖从课堂演示到工程前期比选的不同需求。[3]

(1) 教学实验：

把抽象的信号配时、绿波协调、可变车道组织变成可直接观察的画面，适用于交通工程、电子信息与 FPGA 课程的综合实验。

(2) 方案预评估：

在真实路口改造前，用参数化场景快速比较固定配时与自适应配时的通行效果，为信号优化提供直观依据。

(3) 车道组织论证：

潮汐车道的“预警—排空—换向”流程可作为可变车道控制器的逻辑原型，验证安全约束是否完备。

(4) 交通科普与展示：

五类场景一键切换，适合科技馆、开放日等场合演示城市交通治理的基本原

理。

(5) 远程监管：

状态上传 OneNET，可在网页或手机查看并下发指令。

(6) 算法原型验证：

FPGA 并行流水线可承载更复杂的交通流模型，作为边缘侧实时控制算法的硬件验证平台。

(7) 二次开发底座：

统一的寄存器组与帧协议对外暴露全部可调参数，便于接入上位机、云端或外设联动模块。

1.5 主要技术特点

本作品的主要技术特点如下：

(1) 双时钟域分层：

100MHz 系统域负责决策与通信，25 MHz 像素域负责渲染，二者以寄存器镜像加同步链解耦，控制逻辑与画面刷新互不阻塞。

(2) 五路并行渲染 + 场景索引选择：

每条流水线独立维护自己的车辆、信号灯与统计状态，切换场景只改变像素选择，不重建状态。

(3) 参数化场景模型：

配时、路长、到达率、车速档、行人数量全部寄存器化，同一份 RTL 覆盖多组工况。

(4) 硬件状态机保证安全：

潮汐换向被约束为“预警→排空→全红→放行”四态，排空判据为末车驶出 668 像素，预警一经启动不可撤销。

(5) 事件日志与协议应答共用一条串口：

发送端二选一互锁，保证 ASCII 日志行不会被二进制帧打断。

(6) 云端不参与实时闭环：

安全约束全部在 FPGA 内执行，断网时本地按键与画面照常工作。

(7) 面向实现的设计取舍：

为把五场景塞进 xc7z020，画面用 ROM 背景+程序化图形混合生成，路口背景改由逻辑绘制以节省 BRAM。

1.6 主要性能指标

主要性能指标如表 1.6-1 所示。资源与时序数据取自 Vivado 2019.1 的实现报告，时延类指标由时钟周期与帧长推算。

主要性能指标	参数/描述
核心架构	Xilinx Zynq-7000（xc7z020clg484-1）单芯片方案，纯 PL 逻辑实现，无软核与操作系统，上电即运行
时钟与显示	100 MHz 系统时钟经 MMCM 产生 25MHz 像素时钟；VGA 640×480 @ 59.5 Hz，RGB444（12 位）
多场景并行	五条渲染流水线并行运行，场景切换 1 帧内生效，切换不重建内部状态
控制响应	按键 20ms 去抖，响应不超过 3 帧；10 字节串口帧端到端时延小于 1ms
通信接口	UART 115200 bit/s、8-N-1；ASCII 文本命令与 CRC8 校验的二进制帧双协议
数据记录	512 条×64 bit 环形事件日志，可整段回读、清零与 CSV 导出
资源与时序	LUT 47441（89.2%）、触发器 4400（4.1%）、BRAM 138/140、DSP 87/220；像素域 WNS +13.1 ns

表 1.6-1　主要性能指标

1.7 主要创新点

(1) 一套决策逻辑驱动五类异构场景：场景切换只改变像素选择与参数映射，不重建内部状态，避免了“一个场景一套代码”。

(2) 把潮汐车道的安全规范固化为硬件状态机：预警 2s→末车排空 668 像素→ 全红 1s→反向放行，使“不可半途反向”从操作纪律变成电路约束。

(3) 本地与云端双入口等价控制：按键、串口、OneNET 三条通道写同一组寄存器，云端只做传输不参与闭环，断网时本地照常运行。

(4) 事件日志与双协议把仿真过程变成可回放的数据资产：512 条 64 位日志可按时间回读、对照与导出。

1.8 设计流程

(1) 需求拆解与场景分解

把四类交通问题拆成五类可量化场景。

(2) 时序预算与架构

先定 25/100 MHz 双时钟分工，再划分四层架构。

(3) 逐场景 RTL 与仿真

配套测试平台，逐模块仿真后再上板。[2]

(4) 约束、综合与布局布线

按资源报告迭代面积，先收敛像素域再收敛系统域。[7,8]

(5) 上板联调与日志验证

逐项验证五场景、绿波、配时与换向。

(6) 快照与回滚迭代

改动前打快照、改完立即回读，保证可回滚。

第二部分　系统组成及功能说明

2.1 整体介绍

系统由交互层、决策层、执行层与数据层四部分组成，整体组成如图 2.1-1 所示。交互层提供六路板载按键与串口指令两种输入；决策层在 100MHz 系统时钟域完成命令解析、合法性校验、控制寄存器维护、配时与换向决策，并把状态写入事件日志；执行层在 25MHz 像素时钟域并行运行五条场景流水线，按场景索引选择像素后送入 VGA 时序发生器，输出 RGB444 视频；数据层通过 UART 把状态帧与应答帧交给 Qt 上位机，上位机完成参数下发、状态展示与日志记录，并以 1Hz 把 28 项状态经 MQTT 上传 OneNET 云平台，云端可反向下发参数与服务指令。四层之间只有寄存器镜像与像素流两条数据通道，任意一层替换都不影响其余部分。




图 2.1-1　系统总体架构

2.2 硬件系统介绍

2.2.1 硬件整体介绍

硬件以 Xilinx Zynq-7000（xc7z020clg484-1）开发板为平台，板载 100MHz 晶振经 FPGA 内部 MMCM 倍频/分频出 25MHz 像素时钟，VGA 接口以 12 位色加行场同步直接驱动显示器，USB-UART 桥（CP2102）连接 FPGA 的 V17/W18 两个引脚，六只独立按键分别接在 H17、C19、A22、D22、C22、E21，全部为 LVCMOS33 电平并开启内部上拉。整机为桌面演示形态：一块开发板、一台 VGA 显示器、一根 HDMI 线即可运行。[11]

2.2.2 机械设计介绍

本作品不含传动机构与承力结构。

2.2.3 电路各模块介绍

系统电路可划分为时钟、复位、按键、显示与串口五个部分，关键连接如表 2.2.3-1 所示。

模块	信号	FPGA 引脚	说明
系统时钟	sys_clk	AA18	100MHz 有源晶振输入，约束周期 10 ns
显示	vga_r[3:0]	U15/U16/U17/V15	红色 4 位，LVCMOS33
显示	vga_g[3:0]	AA17/AB17/AA16/AB16	绿色 4 位
显示	vga_b[3:0]	W15/Y15/AA14/AB15	蓝色 4 位
显示	hsync / vsync	W16/Y16	行同步/场同步
按键	key_in / key_model	H17/C19	左向/右向车流量
按键	ped_sw_1 / car_sw	A22/D22	场景切换/模式切换
按键	car_sw2 / mode_adapt_sw	C22/E21	强制换向/锁止
串口	uart_rx_pin / uart_tx_pin	V17/W18	接 CP2102 的 TXD/RXD

表 2.2.3-1　关键信号引脚分配

时钟与复位：100 MHz 晶振经 IBUF 进入 MMCM，输出 25MHz 像素时钟并产生 locked 信号；系统复位直接取 locked 的反相，保证时钟稳定前所有寄存器处于复位态，无需外部复位按键。

按键：六路按键均为低有效，各经一级 20ms 去抖后产生单周期脉冲，既避

免机械抖动，也把“按下”与“长按”统一为事件。

显示：RGB444 共 12 位加两路同步信号，全部为 3.3V LVCMOS。工程约束中显式声明 sys_clk 使用非专用时钟布线，并在布局阶段对路口坐标寄存器追加 8 拍多周期约束，以匹配其 2^19 分频的更新节拍。

串口：波特率 115200，8 位数据、无校验、1 位停止；接收端为异步输入，约束中已设为 false path，避免跨时钟误报。

2.3 软件系统介绍

2.3.1 软件整体介绍

软件分为三层：FPGA 逻辑、Qt 上位机与 OneNET 云平台。FPGA 侧为纯 Verilog 实现，按“顶层—决策—渲染—外设”四层组织，共 29 个源文件、约 1.1 万行；上位机为 Qt 6.5 C++/Widgets 程序，负责串口收发、五页参数面板、状态回读与日志；云端接入 OneNET 物模型，每秒上报 28 项属性并接收属性下发与服务调用。三层之间只通过串口帧格式与 MQTT 主题耦合，可独立升级。FPGA 内部模块与时钟域划分如图 2.3.2-1 所示：




图 2.3.2-1　FPGA 内部模块与时钟域划分

2.3.2 软件各模块介绍

(1)顶层与时钟复位。顶层 vga_colorbar 例化 MMCM、六路去抖、UART 收发、命令解析、协议引擎、事件日志、五条场景流水线与 VGA 时序控制器；系

统域与像素域之间只传递控制寄存器镜像与遥测回读两组信号。[3]

(2)按键与控制寄存器。六个去抖脉冲分别驱动场景索引、工作模式（智能/早高峰/晚高峰/保持）、左右车流级别、锁止与换向申请；寄存器组采用“系统域写、像素域读”的双向镜像结构，每位控制量在像素域各有两级同步，换向申请另加变化沿检测，保证一次按键只触发一次动作。

(3)命令解析。ASCII 通道使用 160 bit 行缓冲，大小写统一为大写后整行匹配，支持 MODE ADAPTIVE/MORNING/EVENING/HOLD、LOCK ON/OFF、FORCE SWITCH、D、C 共九条命令，并设约 100 ms 空闲超时，残缺命令自动丢弃；二进制通道按 AA 55 06 同步字进入 10 字节状态机，逐字节累加 CRC8（多项式 0x07），校验失败或参数越界一律回 NACK。

(4)事件日志与协议应答。日志使用一片 512×64 bit 环形 BRAM，记录类型、时间戳与当时的模式、方法、相位、方向、流量、告警、锁止等字段；写指针满后覆盖最旧记录，读指针独立维护“已读”游标，因此重复读取不会破坏历史。发送端由协议引擎与日志打印共享，二者以 tx_busy/tx_inhibit 互锁。[4]

(5)场景渲染。潮汐车道用五车道场景描述车辆与可变车道的通行方向，换向由四态机控制（如图 2.3.2-2 所示）；绿波带以背景 ROM 叠加五档车速参考线，直观对比带宽；单车道按 35~60 km/h 六档速度推进车辆并统计等待时间；十字路口保留左转待转区、行人过街与自适应配时算法；交通实验台把绿信比、路长、到达率等六个参数开放给用户，其六项统计指标在 FPGA 协议中尚未开放，暂由上位机按同一模型计算并显示。




图 2.3.2-2　潮汐车道换向状态机

(6)VGA 时序。行时序 800 像素，场时序 525 行，像素坐标在有效区内归零并对齐 ROM 的一拍读延迟，保证图形与同步信号严格对齐。

(7)跨时钟与同步。像素域产生的车辆位置、绿灯时间、信号灯状态等遥测按位打包送往系统域，由两级触发器同步后再参与协议组帧；这是当前实现的时序瓶颈，也是后续优化的重点（见第五部分）。[7,8]

(8)上位机与云网关。Qt 程序按 AA 55 帧头解析串口数据流，实时刷新五页参数与状态；同一份状态同时映射为 OneNET 物模型的 28 个属性，每秒上报一次；云端下发的属性与服务再翻译回 FPGA 二进制帧，形成“本地操作、云上操作”两条等价入口。

(9)Qt 上位机界面。左侧为串口与云平台连接区（端口扫描、115200-8N1、服务器/产品/设备/AccessKey），中部为五页参数面板（潮汐、绿波、单车道、路口、实验台），右侧与底部实时显示六项配时、六项实验台指标与原始收发日志；参数下发采用帧队列加超时重发，避免连续点击时丢帧。

(10)OneNET 云接入。自行实现 MQTT 报文（CONNECT / SUBSCRIBE / PUBLISH / PINGREQ），不依赖第三方 MQTT 库；用产品 AccessKey 在本地生成 HMAC-SHA256 Token 完成鉴权；订阅 property/set、property/get 与 service/invoke，属性下发转成 0x10 设值帧、服务调用映射为潮汐安全换向与实验台复位（0x12 动作帧），并逐条回执 reply。

2.4 系统架构与软硬件划分依据

划分依据有三条：一是确定性时延，任何与像素、状态机时序相关的功能必须放在 FPGA 内；二是并发度，五条场景流水线需要并行执行；三是可维护性，凡涉及人机交互、网络协议栈与数据存储的功能放到 PC 端，便于迭代而不影响已经收敛的硬件时序。划分结果见表 2.4-1。

功能	承载端	划分依据
像素渲染与 VGA 时序	FPGA（25 MHz 域）	每帧 30.7 万像素、5 条流水线并行，软件逐像素渲染无法满足 16.7 ms 帧周期
换向、配时与灯态状态机	FPGA（100 MHz 域）	必须在 33 ms 的 tick 内完成迁移，抖动要求小于一个 tick
按键去抖与控制寄存器	FPGA	20 ms 去抖、纳秒级响应，且要与状态机同域
协议组帧与 CRC8 校验	FPGA	与串口同域，避免跨进程调度引入的抖

功能	承载端	划分依据
		动
参数面板、状态展示、日志	Qt 上位机	需要多页交互与窗口，放进 PL 不经济
OneNET 接入（TLS/Token/JSON）	Qt 上位机	网络协议栈与证书管理属通用计算，PL 实现代价高
数据留存与回放	PC 文件 / 云平台	存储成本低，且便于跨设备共享

表 2.4-1　软硬件功能划分

第三部分　关键设计与实现

3.1PC 端（Qt 上位机）设计取舍

选型理由是“一个进程解决三件事”：Qt 6.5 Widgets + C++17 同时提供 QSerialPort、QTcpSocket 与成熟的表格/下拉框控件，串口收发、MQTT 上报与多页参数面板可以用信号槽串起来，不必引入多语言混合架构；打包后只有若干 DLL 与一个 exe，现场免安装即可运行。

端侧运行带来的具体收益：(1)不依赖公网即可完成全部演示，云端只是镜像；(2)串口往返延迟小于 5ms，参数下发后约 200ms 即可在界面看到 FPGA 回读值；(3)28 项属性的 JSON 组包与 1Hz 上报由 PC 承担，PL 端不必实现 TCP/IP；(4)离线可复现，评审现场无网络也能完整演示。

被放弃的候选方案及原因：(1)Python + pyserial 脚本，开发最快，但界面需另配 Qt/Tk，打包体积大、启动慢，串口读取与界面刷新容易互相阻塞；(2)Web 前端+本地串口网关，浏览器 WebSerial 需要 HTTPS 与用户授权，现场部署不可控；(3)ESP8266/4G 模块让 FPGA 直连云端，需要改写 FPGA 协议并增加第二套固件，还会失去 PC 端的可视化；(4)纯云端中转（FPGA→云→PC），演示完全依赖网络，且引入秒级延迟，无法做实时调参。

关于 AI 模型：本作品当前未在 PC 端部署 AI 模型，控制律是显式的配时规则与状态机，可解释、可复现。若后续加入车流预测或拥堵识别，可以在 PC 端用轻量序列模型（1D-CNN 或 LSTM，参数量控制在 1M 以内）离线训练、ONNX Runtime 推理：一是采样率仅 1Hz，端侧算力绰绰有余；二是 PL 端 LUT 已用 89%、BRAM 已用 98.6%，没有余量承载神经网络；三是模型可随 PC 端独立升级，不会破坏已经收敛的硬件时序。

3.2FPGA/Zynq 端：功能、实现与不可替代性

PL 端承担六件事：六路按键去抖、UART 收发与 ASCII 命令解析、CRC8 二进制协议、五条场景渲染流水线与 VGA 时序、512 条事件日志、跨时钟同步。

实现上用 MMCM 把 100MHz 分为 25MHz 像素时钟，两块 640×480 图像 ROM 存在 BRAM 中，场景图形以“ROM 背景+程序化绘制”混合生成，换向与配时用独热/二进制状态机描述，日志用双指针环形 BRAM。

为什么不能由转接板或纯软件替代：(1)带宽，640×480@59.5Hz 约 18.4 M 像素/s，每个像素还要做多次比较与叠加，PC 经 USB-GPIO 转接只能传“结果”不能传“逐像素实时”，且 USB 帧间隔抖动大于 1ms；(2)确定性，VGA 要求像素间隔严格对齐 40ns，通用操作系统与 RTOS 都无法保证；(3)并行度，五个场景各自维护车辆、信号灯与统计状态，PL 内是五条独立流水线，软件只能串行 tick；(4)成本与功耗，整机功耗较低、USB 供电即可，等价的“工控机+采集卡”功耗高且体积更大。

3.3 两端协同：协议、数据流、时间同步与异常处理

(1)通信协议：下行与上行均为 10 字节定长帧（AA 55 06 TYPE SEQ PAGE ITEM VL VH CRC8），CRC8 多项式 0x07、初值 0，覆盖长度字节至数据高字节；另保留一路 ASCII 行用于日志与人工调试，两路在发送端二选一互斥。

(2)数据流：FPGA 约每 200ms 主动上报一帧状态（页面、模式、方向、左右流量、相位、灯态与六项配时），Qt 收到后刷新界面并缓存为 28 项属性，再由 1 s 定时器打包成 OneNET property/post；云端下发的属性与服务经同一串口转成 0x10/0x12 帧下发。

(3)时间同步：FPGA 内部用 100MHz 计数器得到 1s 时基，日志时间戳取自该时基，因此掉电重启后从 0 开始；PC 在收到帧时附加本地时间戳，两者对齐误差不超过一帧（200ms）；云端记录平台接收时间，用于跨设备比对。这种“设备相对时间+主机绝对时间”的双时间戳方案，避开了在 PL 内实现 RTC 的开销。

(4)异常处理：①下行帧带序号并等待应答，200ms 未回则重发，最多 3 次；②收到 NACK（0x81）时回滚界面控件到上次值并写日志；③串口被拔出时界面置灰，每 2 s 尝试重连；④云端断线时属性缓存最近一次快照，重连后立即补发；⑤收到未知属性或未知服务直接丢弃并回执 error，不影响正在运行的场景。

第四部分　完成情况及性能参数

4.1 整体介绍

系统已完成原理设计、RTL 实现、综合布局布线、上板联调与串口回读验证，可在 640×480 显示器上稳定运行五类交通场景。开发板正面与系统斜 45°实物照片如图 4.1-1、图 4.1-2 所示。




图 4.1-1　开发板正面实物




图 4.1-2　系统整机斜 45°实物

4.2 工程成果

4.2.1 机械成果

本作品无机械零部件，交付形态为开发板+显示器的桌面装置。

4.2.2 电路成果

电路成果包括开发板本体、VGA 接口线、USB 供电与串口线、六键输入面板。上板前已核对的连接为：VGA 三基色各 4 位共 12 根、同步 2 根、串口 2 根、按键 6 根、时钟 1 根，全部与约束文件一致。




图 4.2.2-1　开发板与接口连线

4.2.3 软件成果

软件成果包括 FPGA 工程（Vivado 2019.1）、五类场景画面与上位机客户端。FPGA 工程按“顶层—决策—渲染—外设”四层组织，共 29 个 Verilog 源文件、约 1.1 万行，各模块职责如下。

(1) vga_colorbar.v

顶层模块，例化时钟、六路按键、UART 收发、命令解析、协议引擎、事件日志、五条场景流水线与 VGA 时序，并维护系统域与像素域之间的寄存器镜像。

(2) uart_rt.v / uart_command_parser.v

115200bit/s 收发与 ASCII 命令解析：160 bit 行缓冲、大小写归一、100ms 超时丢弃，并跳过二进制帧的 AA 55 06 同步头。

(3) uart_protocol.v

10 字节二进制帧的组帧、CRC8 校验、ACK/NACK 应答与 5Hz 状态帧轮播，是上位机批量设参的正式通道。

(4) event_log_uart.v

512×64bit 环形事件日志，负责事件写入、已读游标与 ASCII 日志行的打印，与协议应答共用发送端。

(5) tidal_scene.v

模块 1 潮汐车道、模块 2 绿波带、模块 3 单车道三条流水线，含车道绘制、车辆推进、信号灯与文字叠加。

(6) scene_cross.v

模块 4 十字路口：左右转待转区、行人过街、信号相位与自适应配时，内部例化背景层、旋转车辆与控制算法模块。

(7) traffic_lab_scene.v

模块 5 交通参数实验台：绿信比、路长、到达率等六个参数可调，并统计平均延误、最大排队与溢出次数。

(8) vga_ctrl.v / font.v

640×480@59.5Hz 时序发生与 8×16 点阵字库，保证图形与同步信号严格对齐、画面文字可读。

串口回读与云端交互的日志样例如下，字段依次为时间、事件、模式、方法、相位、方向、目标方向、左右流量、告警与锁止：

```
STATUS   time=0000000025   mode=adaptive   state=open   dir=left   target=right
flow=low/high warn=0 lock=0
LOG_BEGIN count=003
LOG time=0000000000 event=boot                    mode=adaptive method=adaptive
state=open dir=left target=right flow=low/low warn=0 lock=0
```

```
LOG time=0000000005 event=manual_lock_changed mode=adaptive method=adaptive
state=open dir=left target=right flow=low/low warn=0 lock=1
LOG time=0000000017 event=switch_done mode=adaptive method=forced
state=open dir=right target=left flow=low/low warn=0 lock=1
LOG_END
```

Qt 上位机主界面（串口与云平台连接、五页参数面板、状态）如图 4.2.3-1 所示，OneNET 云端控制台（属性实时数据）如图 4.2.3-2 所示。




图 4.2.3-1　Qt 上位机主界面




图 4.2.3-2　OneNET 云端控制台

4.3 特性成果（逐个展示功能、性能参数等量化指标）

系统在 xc7z020 上完成综合、布局布线与时序分析，并在 640×480 显示器与 OneNET 云平台上逐项验证五类场景，功能现象与资源、时序数据如下。

(1) 场景切换与画面完整度

六路按键循环切换五个场景，切换在 1 帧内完成，画面无花屏、无上一场景残留；潮汐车道的车辆密度、绿波带的速度档位、路口的信号灯位均随参数即时变化。五类场景的实机画面如图 4.3-1 所示。




图 4.3-1　五类场景实机画面

(2) 绿波协调与可变限速联动

35~60 km/h 五档车速切换后，五条参考线的位置、相位差与限速牌数值同步更新，可同屏比较各档绿波带宽；车流密度不同时，限速牌分别给出不同的推荐车速。绿波五档与限速联动如图 4.3-2 所示。



图

4.3-2　绿波档位与可变限速联动

(3) 路口双模式配时

固定模式下直行/左转/右转按 40/30/20s 循环；自适应模式下修改车流密度与行人数量，绿灯时长随之增减，行人数为 4 与 10 时配时差异明显。固定与自适应配时对比如图 4.3-3 所示。



图 4.3-3　路口双模式配时对比

(4) 潮汐车道安全换向

强制换向先预警约 2s（60 个 30Hz tick），末车驶出 668 像素后进入全红约 1s（30tick），随后反向开通；LOCK 闭合时按键与串口换向申请均被拒绝，画面保持当前方向。换向四个阶段的实机画面如图 4.3-4 所示。



图 4.3-4　潮汐车道换向过程

(5) 通信与事件日志

串口发送 D 可逐条回读未读记录、C 清空整个日志，计数与时间戳正确；二进制帧 CRC 正确时回 ACK，越界或未知项回 NACK。串口回读与协议应答如图 4.3-5 所示。

```
AA 55 06 90 00 04 23 12 00
[2026-11-04 00:07:23.617]# RECV HEX>
AA 55 06 90 00 04 24 12 00
[2026-11-04 00:07:23.822]# RECV HEX>
AA 55 06 90 00 04 25 02 00
[2026-11-04 00:07:24.013]# RECV HEX>
AA 55 06 90 00 04 00 1E 00
[2026-11-04 00:07:24.220]# RECV HEX>
AA 55 06 90 00 04 01 1E 00
[2026-11-04 00:07:24.412]# RECV HEX>
AA 55 06 90 00 04 02 C8 00
[2026-11-04 00:07:24.633]# RECV HEX>
53 54 41 54 55 53 20 74 69 6D 65 3D 30 30 30 30 30 30 31 35 36 35 20 6D
6F 64 65 3D 61 64 61 70 74 69 76 65 20 73 74 61 74 65 3D 6F 70 65 6E 20
20 20 20 20 20 20 64 69 72 3D 72 69 67 68 74 20 74 61 72 67 65 74 3D 72
69 67 68 74 20 66 6C 6F 77 3D 6E 6F 72 6D 61 6C 2F 68 69 67 68 20 20 20
77 61 72 6E 3D 30 20 6C 6F 63 6B 3D 31 0D AA 55 06 90 00 04 03 58 02
[2026-11-04 00:07:24.825]# RECV HEX>
```

图 4.3-5　串口日志回读与协议应答

(6) PC 端双向联动

上位机每秒把 28 项状态上报 OneNET，PC 端可修改页面、潮汐模式与流量、单车道车速、路口密度与行人数量、实验台六参数，结果回写界面并上传云端。PC 监控与反向控制如图 4.3-6 所示。




图 4.3-6　PC 端监控与反向控制

资源占用与时序结果见表 4.3-1、表 4.3-2，上板功能验证记录见表 4.3-3。

资源	用量	总量	占比
Slice LUT	47441	53200	89.17%
Slice 触发器	4400	106400	4.14%
Slice（物理片）	13299	13300	99.99%
Block RAM Tile	138	140	98.57%
DSP48E1	87	220	39.55%
BUFG / MMCM	3 / 1	32 / 4	9.4% / 25%
Bonded IOB	23	200	11.50%

表 4.3-1　资源占用（xc7z020，Fully Placed）

时钟域	WNS	TNS	失败端点	结论
sys_clk（100 MHz）	−1.935 ns	−7.456 ns	6 / 2080	未收敛
clk_out1（25 MHz）	+13.137 ns	0	0 / 9852	收敛
clk_out1 → sys_clk	−7.081 ns	−38.155 ns	9 / 18	未收敛（瓶颈）
sys_clk → clk_out1	+2.118 ns	0	0 / 18	收敛

表 4.3-2　时序结果（Vivado 2019.1，-1 速度等级）

表 4.3-1、表 4.3-2 表明：像素域时序余量充足，系统域尚有 9 条跨时钟路径

未收敛，根源是像素域遥测被系统域组合采样，这也是下一阶段的首要优化项；资源方面 LUT 与 BRAM 已接近上限，新增场景需先做面积优化。[6,7]

验证项	方法	结果
五场景切换	按键循环切换	切换即时生效，无花屏、无残留
绿波车速档位	按键/串口切换 35~60km/h	五档速度与参考线同步变化
路口固定配时	默认参数运行	直行/左转/右转 40/30/20s 循环
路口自适应配时	修改车流密度与行人数	绿灯时长随需求变化
潮汐安全换向	强制换向+LOCK	预警 2s、排空后全红 1s 再放行；锁止时申请被拒
事件日志	串口发送 D/C	逐条回读、计数正确、清空生效
二进制协议	上位机设置与读取	CRC 正确回 ACK，越界回 NACK
云端上报	OneNET 属性 1Hz	28 项属性连续上报，云端曲线无断点
云端下发	云端修改参数	上位机转帧下发，FPGA 生效并回显界面
云端服务	tidal_safe_switch/lab_reset	触发安全换向与实验台复位，均有 reply 回执

表 4.3-3　上板功能验证记录

4.4 实测结果与指标汇总

关键指标汇总见表 4.4-1，与第四部分表 4.3-1～表 4.3-3 及 Vivado 实现报告完全一致；表中“设计推导”项由时钟周期与帧长推算，其余均取自工具报告或上板记录。

指标	数值	来源
显示分辨率/刷新率	640 × 480@59.5Hz	25MHz ÷（800×525）
串口状态上报周期	约 200ms	帧长与轮询逻辑推算
云端上报	1Hz，28 项属性	Qt 定时器与物模型
指令端到端时延	≤1ms（帧长 0.87ms）	设计推导
LUT/触发器	47441（89.2%）/4400（4.1%）	实现报告
BRAM/DSP	138/140；87/220	实现报告
像素域时序	WNS +13.137ns（收敛）	实现报告
系统域时序	WNS −1.935ns，跨域−7.081ns	实现报告（未收敛）

表 4.4-1　关键指标汇总

第五部分　总结

5.1 可扩展之处

一是外设联动：把画面中的信号灯、诱导提示与可变限速牌映射为 GPIO 或第二路串口，接入实物灯组、护栏与情报板；二是算力升级：把云端接入与多路口调度移到 Zynq 的 PS 端，由单板直连 OneNET，摆脱对 PC 的依赖；三是模型深化：引入饱和流率、排队溢出、公交优先与行人相位，使仿真结果更接近实测；四是工程优化：修复跨时钟路径、压缩 LUT/BRAM 占用（图像 ROM 改调色板索引、非当前场景停止渲染），为更多场景预留资源；五是交互增强：增加触摸屏与云平台多设备看板，支持方案一键下发与批量对比。

5.2 缺点分析

以下四类问题在当前版本中仍未做好，列出原因，便于后续改进：

(1) 系统域时序未收敛：

跨时钟路径 WNS−7.081ns、9 个端点失败，根因是像素域遥测被系统域组合采样，既没有握手也没有 set_max_delay 约束。当时的取舍是先保功能与画面，时序修复留到下一版。

(2) 资源已到天花板：

Slice 99.99%、BRAM 98.6%，两块全屏图像 ROM 占满 BRAM，再加场景必须先做面积优化（调色板索引、非当前场景停止渲染）。

(3) 实验台六项统计指标未在 FPGA 内落地：

协议未开放对应字段，目前由上位机按同一模型计算并显示，严格说属于“半仿真”，与画面中真实运行的车辆并非同一数据源。

(4) 云端能力有限：

只支持单设备接入，没有多用户权限、告警规则与批量管理；历史数据受 OneNET 免费额度限制，长时间回放需另做本地归档。

(5) 串口带宽约束：

115200bit/s 下每秒可用不足 11KB，只能传状态量，无法上传逐帧图像或高频采样，因此无法做基于画面的离线分析。

5.3 心得体会

这个作品从一块开发板和一条 VGA 线开始，最后长成了五场景、双时钟域、带协议与日志的完整系统，中间踩过的坑比写过的代码更能说明问题。最开始只想着“把画面显示出来”，真正动笔才发现难点全在时序：25MHz 像素域里，ROM 读延迟、坐标对齐、同步信号任何一处差一拍，画面就会整体偏移或者撕裂；后来把读地址、绘制坐标、同步信号统一到同一条流水线上，画面才稳定下来。这件事让我明白，FPGA 的“正确”不是逻辑正确，而是每个时钟沿上所有信号都同时正确。

第二个坎是资源。五个场景并行常转，LUT 很快冲到 89%、BRAM 用到 138/140，布局器开始报“无法放置”。被迫回头做取舍：路口背景从 ROM 改成程序化绘制，文字改用统一字库叠加，非当前场景只保留状态不保留像素，才把工程从崩溃边缘拉回来，也第一次真切理解“面积换时间、存储换逻辑”的工程含义。第三个坎是通信。ASCII 命令与二进制帧共用一条链路时，日志行会被帧数据打断，上位机解析直接错乱；最后的解法是发送端二选一互斥、接收端用 AA 55 06 同步字分流，并把 CRC 校验放在组帧之前。调试这段时，我养成了“每次改动前打快照、改完立刻上板回读日志”的习惯，工程里留下的多个快照与回滚目录，就是那段时间反复试错的记录。

最后一个坎是时序收敛。像素域很宽裕，系统域却怎么都差几纳秒，最后定位到跨时钟的遥测回读：慢时钟域的状态被快时钟域直接组合采样，逻辑上“偶尔对”，时序上必然错。虽然这一版还没彻底收敛，但问题已经定位清楚，后续加同步握手、加跨域约束就能解决。回头看，这个作品最大的收获不是五个画面，而是建立了一套方法：先算时序预算，再定架构；先保证状态机安全，再谈画面好看；每次改动都可回滚、可复现。这些经验比任何一行代码都更通用。

第六部分　参考文献

[1] 全永燊. 城市交通控制[M]. 北京: 人民交通出版社, 1989.

[2] 中华人民共和国公安部. 道路交通信号控制方式 第 1 部分: 通用技术条件: GA/T 527.1—2015[S]. 北京: 中国标准出版社, 2015.

[3] 中华人民共和国住房和城乡建设部. 城市道路交通设施设计规范: GB 50688—2011（2019 年版）[S]. 北京: 中国计划出版社, 2019.

[4] 田耘, 徐文波. Xilinx FPGA 开发实用教程[M]. 2 版. 北京: 清华大学出版社, 2012.

[5] Xilinx Inc. 7 Series FPGAs Clocking Resources User Guide: UG472[Z]. San Jose: Xilinx, 2018.

[6] Xilinx Inc. 7 Series FPGAs Memory Resources User Guide: UG473[Z]. San Jose: Xilinx, 2018.

[7] Xilinx Inc. 7 Series DSP48E1 Slice User Guide: UG479[Z]. San Jose: Xilinx, 2018.

[8] Xilinx Inc. Vivado Design Suite User Guide: Synthesis: UG901[Z]. San Jose: Xilinx, 2019.

[9] Xilinx Inc. Vivado Design Suite User Guide: Implementation: UG904[Z]. San Jose: Xilinx, 2019.

[10] Xilinx Inc. UltraFast Design Methodology Guide for the Vivado Design Suite: UG949[Z]. San Jose: Xilinx, 2019.

[11] Xilinx Inc. Zynq-7000 SoC Technical Reference Manual: UG585[Z]. San Jose: Xilinx, 2018.

[12] 中华人民共和国住房和城乡建设部. 城市综合交通体系规划标准: GB/T 51328—2018[S]. 北京: 中国建筑工业出版社, 2018.

附录 A　复现说明

硬件搭建：Zynq-7020 开发板一块、VGA 显示器一台、HDMI 数据线一根、六只轻触按键（或用板载按键）。接线为：VGA 三基色各 4 位、行场同步各 1 位、串口 TX/RX 两根（V17/W18 接 CP2102）、按键六根（H17、C19、A22、D22、C22、E21），全部 3.3 V LVCMOS，按键端开启内部上拉。

环境部署：Vivado 2019.1（含 xc7z020 器件库）、Qt 6.5.3 MinGW 64-bit（或直接使用 release_onenet 免安装目录）、OneNET 账号与产品（产品 ID GXF8j2l1pC、设备 traffic_device_01）。若工程目录不是 D:/vivado/vgatest，需先修改两处 $readmemb/$readmemh 的绝对路径，否则图像 ROM 会被综合成全 0。

操作步骤如下：

(1) 打开 vgatest.xpr，确认顶层为 vga_colorbar、器件为 xc7z020clg484-1；

(2) reset_run synth_1，再 launch_runs impl_1 -to_step write_bitstream，等待位流生成；

(3) 下载 bit 流，接好 VGA 与串口，上电后应看到潮汐车道画面；

(4) 运行 TRAFFIC.exe，选择对应串口并以 115200-8N1 打开，状态栏应显示“已连接”；

(5) 在五页参数面板中切换场景、修改模式与流量，确认画面与右侧状态同步变化；

(6) 填入 OneNET 服务器、产品 ID、设备名与 AccessKey，点击“连接 OneNET”，状态变绿即接入成功；

(7) 在 OneNET 控制台下发属性或调用 tidal_safe_switch，观察 FPGA 画面换向与 Qt 日志回显；

(8) 按表 3.1-1 与第四部分的三张表逐项核对数值，偏差应只来自环境噪声。

结果比对：位流、综合与实现报告、界面截图、云端曲线应当一一对应；若出现画面正常但上报异常，优先检查串口是否被串口助手占用（同一端口不能被两个进程打开），再检查 CRC8 计算是否覆盖了长度字节。