

智力竞赛抢答器逻辑电路设计

LyCecilion
Project Hazelita

17 June 2026
Version 0.1.0

Abstract

该报告包含了一个智力竞赛抢答器的逻辑电路设计。

我们使用 Logisim 的一个现代分支 [Logisim-ITA \(Logisim Italian Fork\)](#) 作为设计工具。相关的 .circ 设计文件和该设计报告的完整版将于 [GitHub: LyCecilion/DigitalCircuitAndLogicalDesignFinalProject](#) 给出。

一 设计课题简述

智力竞赛是一种生动活泼的教育形式。通过抢答和必答两类环节，比赛能够充分调动参赛者与观众的参与兴趣，并在较短时间内完成知识问答与成绩评定。

在实际竞赛中，参赛队伍通常分为若干组。各组围绕主持人提出的问题进行必答或抢答：必答环节需要设置答题时间限制，时间结束时应给出告警提示；回答是否正确由主持人判定，并据此完成加分或减分。抢答环节则需要判断最先抢答的队伍，锁定其抢答状态，并通过声光或数码显示给出提示。

因此，智力竞赛抢答器逻辑控制系统至少应包括以下功能模块：

1. 计分与显示模块；
2. 抢答判别与选组控制模块；
3. 定时与音响提示模块。

二 设计任务及要求

用 TTL 或 CMOS 集成电路设计智力竞赛抢答器逻辑控制电路。具体要求如下：

1. 抢答组数为 4 组，抢答信号输入控制电路应采用无抖动开关实现。
2. 判别选组电路应能够迅速、准确地判断最先抢答者，同时排除其他组的干扰信号；在某组抢答成功后，应闭锁其余各路输入，使其他组继续按下开关时不再产生作用，并对抢答成功组给出声、光提示。
3. 计数与显示电路应为每组提供三位十进制计分显示，并支持加分和减分操作。
4. 定时与音响电路应满足必答和抢答两种场景的提示需求。必答时，启动定时后指示灯点亮以表示答题开始；时间结束时发出单音调「嘟」声，并熄灭指示灯。抢答时，抢答开始后指示灯闪烁；某组抢答成功后，抢答指示灯熄灭，最先抢答组的指示灯点亮并发出音响，也可通过数码管显示抢答组别。答题时间应可调，典型时间档位为 10 s、20 s、50 s、60 s，也可根据需要设置更长时间。
5. 主持人应具有复位按钮；抢答定时和必答定时均应支持手动控制。

三 总体设计方案

本设计可按抢答控制、定时提示和计分显示三个部分进行模块化划分。主持人控制信号作为系统输入，分别驱动抢答判别锁存、定时和计分模块；各模块的输出共同完成组别显示、指示灯控制、音响提示以及分数显示。整体流程图如 [图 1](#) 所示。

四 各单元电路设计

下面给出各个模块的设计。电路采用模块化方式实现：抢答判别、抢答指示、定时、单组计分和总计分分别设计为子电路，最后在主电路中完成连接和显示。




图 1 智力竞赛抢答器总体功能流程图

1. 抢答判别模块

抢答判别模块的英文名称为 ResponderLatch。输入端包括抢答开始信号 START、复位信号 RESET 和四组抢答按键 K_0, K_1, K_2, K_3 。输出端包括 Q_0, Q_1, Q_2, Q_3 、LOCK、ALLOW 和 ENABLE。其中 Q_i 表示内部编号为 i 的队伍抢答成功，对外显示时对应第 $(i+1)$ 组。

LOCK 指示当前是否已经有队伍抢中：

$$\text{LOCK} = Q_0 + Q_1 + Q_2 + Q_3$$

由于 START 是主持人的瞬时按钮，不能直接作为整个抢答阶段的保持信号，因此额外设置抢答允许状态 ALLOW，表示“主持人已经宣布开始抢答，但还没有队伍抢中”。该状态由 RS 锁存器实现：主持人按下 START 后置位 ALLOW，按下 RESET 或已有队伍抢中后复位 ALLOW。允许抢答信号为

$$\text{ENABLE} = \text{ALLOW} \cdot \overline{\text{LOCK}}$$

某组的按键有效后，将对应的 Q 锁存为 1。这时 LOCK 变为 1，ENABLE 变为 0，后面其他组的按键不再产生作用。

为了避免 D 触发器中数据端和时钟端同时变化导致的锁存不稳定，本设计使用 4 个 RS 锁存器互锁保存抢答结果。每一组对应一个 RS 锁存器，输出分别为 Q_0, Q_1, Q_2, Q_3 。当任意一个 Q_i 置位后，LOCK 封锁所有后续输入。为了处理多组完全同时按下按钮的极端情况，设置抢答优先级，即序号小的组优先于序号大的组。各组 RS 锁存器的置位信号为

$$\begin{aligned} S_0 &= \text{ENABLE} \cdot K_0 \\ S_1 &= \text{ENABLE} \cdot K_1 \cdot \overline{K_0} \\ S_2 &= \text{ENABLE} \cdot K_2 \cdot \overline{K_0} \cdot \overline{K_1} \\ S_3 &= \text{ENABLE} \cdot K_3 \cdot \overline{K_0} \cdot \overline{K_1} \cdot \overline{K_2} \end{aligned}$$

复位信号由主持人统一控制：

$$R_0 = R_1 = R_2 = R_3 = \text{RESET}$$

因此，当主持人按下 START 后，系统进入等待抢答状态；第一组有效抢答信号会置位对应 RS 锁存器，并通过 LOCK 关闭其他组输入。主持人按下 RESET 后，所有锁存器清零，系统回到初始状态。抢答判别模块电路如图 2 所示。

2. 抢答指示灯和声音模块

抢答指示灯和声音模块的英文名称为 ResponderIndicator。该模块接收抢答判别模块输出的 Q_0, Q_1, Q_2, Q_3 、LOCK 和 ENABLE，并接收 FLASH_CLK 与 BEEP_CLK 两个时钟信号。

四组抢中指示灯由 Q_i 直接驱动：

$$\text{LED}_i = Q_i \quad (i = 0, 1, 2, 3)$$

抢答等待指示灯用于表示“抢答已经开始，但还没有队伍抢中”。其逻辑为

$$\text{READY_LED} = \text{ENABLE} \cdot \text{FLASH_CLK}$$




图 2 抢答判别模块电路




图 3 抢答指示灯和声音模块电路

因此，在抢答开始且无人抢中时，等待指示灯随 FLASH_CLK 闪烁；某组抢中后，ENABLE 变为 0，等待指示灯熄灭，抢中组的指示灯保持点亮。

抢答蜂鸣器使能信号命名为 BUZZER，逻辑为

$$\text{BUZZER} = \text{LOCK} \cdot \text{BEEP_CLK}$$

该输出在主电路中接入蜂鸣器使能端，使抢答成功后蜂鸣器以断续方式发声。抢答指示灯和声音模块电路如 图 3 所示。

3. 定时模块

定时模块的英文名称为 **Timer**。模块输入包括 TIMER_START、RESET、SEC_CLK、BEEP_CLK 和两位时间选择信号 TIME_SEL[1 : 0]；输出包括 COUNT_TENS、COUNT_ONES、RUN、TIME_UP、TIME_ALARM 和 TIMER_LED。

为了避免倒计时带来的借位问题，本设计采用正计时方式。从 COUNT = 00 开始，TIME_SEL[1 : 0] 对应四个固定时间档位：

$$00 \rightarrow 10 \text{ s}; 01 \rightarrow 20 \text{ s}; 10 \rightarrow 50 \text{ s}; 11 \rightarrow 60 \text{ s}$$

定时运行状态 RUN 由 RS 锁存器保存。主持人按下 TIMER_START 后，计数器清零并置位 RUN；当 RESET 或 TIME_UP 有效时，RUN 复位，计数停止：

$$S_{\text{RUN}} = \text{TIMER_START}$$

$$R_{\text{RUN}} = \text{RESET} + \text{TIME_UP}$$




图 4 定时模块电路

计数脉冲由 RUN 与秒脉冲相与得到：

$$\text{COUNT_CLK} = \text{RUN} \cdot \text{SEC_CLK}$$

在本电路中，全局仿真频率设置为 16 Hz。SEC_CLK 和 BEEP_CLK 均设置为 8 tick 高电平、8 tick 低电平，周期为 1 s；FLASH_CLK 设置为 1 tick 高电平、1 tick 低电平，用于形成较快的抢答等待闪烁效果。

固定定时模式下，TIME_SEL 通过多路选择器得到目标时间 TARGET。计数器采用两位 BCD 正计数，当前计数值可写为 COUNT_TENS 和 COUNT_ONES，目标时间可写为 TARGET_TENS 和 TARGET_ONES。每次计数后进行比较，时间到信号为

$$\text{TIME_UP} = (\text{COUNT_TENS} = \text{TARGET_TENS}) \cdot (\text{COUNT_ONES} = \text{TARGET_ONES})$$

当 TIME_UP = 1 时，RUN 被复位，计数停止。为了使时间到提示保持可见，模块内部还设置 TIME_ALARM 锁存状态：TIME_UP 置位 TIME_ALARM，RESET 或下一次 TIMER_START 复位 TIME_ALARM。蜂鸣器本体放在定时模块内部，其使能由 TIME_ALARM · BEEP_CLK 控制。定时模块电路如图 4 所示。

4. 计分模块

计分电路分为单组计分模块和总计分模块两层实现。

单组计分模块英文名称为 ScoreCounter。模块输入为 ADD、SUB 和 RESET_SCORE，输出为 HUNDREDS、TENS 和 ONES 三位 BCD 分数。每一位使用一个 4 位可逆 BCD 计数器，最大值设置为 9，从而直接得到三位十进制显示所需的 BCD 输出。

加分和减分过程中需要处理进位与借位。个位、十位和百位计数器共用计数脉冲，低位是否到达边界决定高位计数器是否使能。对于加分，低位为 9 时高位参与计数；对于减分，低位为 0 时高位参与计数。为了保证使能信号先于计数脉冲稳定，计数脉冲前加入缓冲器进行微小延迟，避免 Logisim 仿真中出现使能和时钟同时变化导致的异常。

同时，计分模块加入上下限保护。当分数已经为 999 时，继续加分无效；当分数已经为 000 时，继续减分无效：




图 5 单组计分模块电路




图 6 总分计模块电路

$$ADD_ENABLE = ADD \cdot \overline{IS_999}$$

$$SUB_ENABLE = SUB \cdot \overline{IS_000}$$

这样可以保证分数始终保持在 000 到 999 的有效范围内。单组计分模块电路如 图 5 所示。

总分计模块英文名称为 **ScoreBoard**。模块输入为 **ADD_SCORE**、**SUB_SCORE**、**RESET_SCORE** 和 **TEAM_SEL[1:0]**，其中 **TEAM_SEL** 用于选择当前计分小组：

00 → 第 1 组；01 → 第 2 组；10 → 第 3 组；11 → 第 4 组

总分计模块内部包含 4 个 **ScoreCounter**。**TEAM_SEL** 经译码后生成 4 路组选择信号，使 **ADD_SCORE** 和 **SUB_SCORE** 只作用于当前选中的一组。模块输出采用简短命名，例如 1H、1T、1O 分别表示第 1 组分数的百位、十位和个位；第 2~4 组同理。总分计模块电路如 图 6 所示。




图 7 整机主电路

五 整机电路图

整机电路在 main 中完成集成。主电路左侧放置外部输入，包括抢答开始按钮、定时开始按钮、复位按钮、4 组抢答按钮、加分/减分按钮、时间选择开关、小组选择开关以及三个时钟信号。中间放置各功能子模块，右侧放置 LED、十六进制数码管和蜂鸣器等显示输出。

在命名上，内部逻辑采用 $K_0 \sim K_3$ 、 $Q_0 \sim Q_3$ 表示四组信号；对外显示和报告叙述采用第 1~4 组。例如 Q_0 对应第 1 组抢中， Q_3 对应第 4 组抢中。整机主电路如 图 7 所示。

六 器件清单

器件数量根据 Logisim 主电路统计窗口整理。表中基础元件采用“递归”统计值，即从主电路出发，将各子电路内部使用的元件一并计入。

子电路模块	数量	用途
ResponderLatch	1	抢答判别、抢答允许状态保存和互锁
ResponderIndicator	1	抢中指示灯、抢答等待灯和抢答蜂鸣器控制
Timer	1	四档正计时、时间到判断和时间到声光提示

ScoreCounter	4	四组独立三位 BCD 加减计分
ScoreBoard	1	小组选择和四组计分模块汇总

器件或元件	数量	用途
74160	2	定时模块中组成两位 BCD 正计时计数器
分线器	4	拆分或合并多位总线信号
引脚	105	各子电路输入、输出端口
时钟	5	SEC_CLK、FLASH_CLK、BEEP_CLK 及模块内部时钟信号
常量	21	固定音调、音量、目标时间和逻辑常值
电源	6	提供固定高电平
接地	4	提供固定低电平
非门	17	生成反相信号和互锁条件
缓冲器	8	调节计分模块中使能与时钟的到达先后
与门	78	生成使能、锁存、进位、借位和提示控制信号
或门	26	合并复位、锁定和有效按键信号
异或门	8	辅助比较与控制逻辑
多路选择器	1	根据 TIME_SEL 选择目标定时时间
译码器	1	根据 TEAM_SEL 选择当前计分小组
比较器	26	判断定时时间到、BCD 边界和计分上下限
D 触发器	8	模块内部状态保存
RS 触发器	7	抢答允许、抢答结果和时间到提示锁存
计数器	12	四组分数的三位可逆 BCD 计数
按钮	9	抢答、开始、复位、加分和减分输入
拨码开关	2	时间档位选择和计分小组选择
蜂鸣器	2	抢答成功提示和时间到提示
发光二极管	8	抢中、等待、定时和时间到提示
十六进制数字显示	14	显示两位定时时间和四组各三位分数
标签	7	电路图文字标注

主电路统计中，不含子电路时共有 47 个简单组件、231 个唯一组件、379 个递归组件；包含子电路模块本身后共有 51 个简单组件、241 个唯一组件、389 个递归组件。

七 仿真结果与测试

为验证电路功能，对各模块及整机进行了仿真测试。主要测试结果如下。

测试项目	操作	结果
抢答开始	按下抢答开始按钮	抢答等待指示灯闪烁，ENABLE 有效
抢答锁存	第 2 组按下抢答按钮	第 2 组指示灯亮，LOCK 有效，蜂鸣器断续响

抢答互锁	第 2 组抢中后再按其他组按钮	抢中结果保持不变, 其他组输入无效
抢答复位	按下复位按钮	所有抢中指示灯熄灭, LOCK、ALLOW 清零
定时 10 s	TIME_SEL = 00 后按定时开始	计数从 00 到 10 后停止, 时间到提示灯亮, 蜂鸣器响
定时档位	分别选择 20 s、50 s、60 s	计数分别在 20、50、60 停止
单组加减分	选择第 1 组后加分、减分	仅第 1 组分数变化, 其他组保持不变
计分上下限	在 000 继续减分、在 999 继续加分	分数保持在 000~999 范围内, 不发生回绕
整机复位	按下总复位按钮	抢答、定时和分数相关状态回到初始状态

测试表明, 本设计能够完成 4 组抢答判别、抢答互锁、声光提示、四档定时、时间到提示以及四组独立三位计分显示等功能, 满足课程设计要求。

八 总结与体会

本次设计采用模块化方法完成智力竞赛抢答器逻辑电路。抢答判别模块使用 RS 锁存器互锁, 避免了直接使用 D 触发器时数据端和时钟端同时变化可能带来的不稳定问题; 定时模块采用正计时和比较器判断时间到, 降低了倒计时借位逻辑的复杂度; 计分模块使用三位可逆 BCD 计数器, 使分数输出可以直接接入十六进制数码管显示。在实现过程中, 计分模块的进位与借位逻辑是调试重点。若直接由低位比较结果生成高位时钟, 容易在低位更新后误触发高位计数; 最终采用共用计数脉冲、边界比较控制高位使能, 并通过缓冲器使时钟信号稍晚于使能信号稳定, 从而解决了仿真中的异常进位问题。

通过本次设计, 我们进一步理解了锁存器、计数器、多路选择器、比较器和组合逻辑之间的配合关系, 也体会到模块化设计、清晰命名和逐步测试对于复杂数字电路调试的重要性。