

智力竞赛抢答器逻辑电路设计

LyCecilion
Project Hazelita

16 June 2026
Version 0.1.0

Abstract

该报告包含了一个智力竞赛抢答器的逻辑电路设计。

我们使用 Logisim 的一个现代分支 [Logisim-ITA \(Logisim Italian Fork\)](#) 作为设计工具。相关的 .circ 设计文件和该设计报告的完整版将于 [GitHub: LyCecilion/DigitalCircuitAndLogicalDesignFinalProject](#) 给出。

一 设计课题简述

智力竞赛是一种生动活泼的教育形式。通过抢答和必答两类环节，比赛能够充分调动参赛者与观众的参与兴趣，并在较短时间内完成知识问答与成绩评定。

在实际竞赛中，参赛队伍通常分为若干组。各组围绕主持人提出的问题进行必答或抢答：必答环节需要设置答题时间限制，时间结束时应给出告警提示；回答是否正确由主持人判定，并据此完成加分或减分。抢答环节则需要判断最先抢答的队伍，锁定其抢答状态，并通过声光或数码显示给出提示。

因此，智力竞赛抢答器逻辑控制系统至少应包括以下功能模块：

1. 计分与显示模块；
2. 抢答判别与选组控制模块；
3. 定时与音响提示模块。

二 设计任务及要求

用 TTL 或 CMOS 集成电路设计智力竞赛抢答器逻辑控制电路。具体要求如下：

1. 抢答组数为 4 组，抢答信号输入控制电路应采用无抖动开关实现。
2. 判别选组电路应能够迅速、准确地判断最先抢答者，同时排除其他组的干扰信号；在某组抢答成功后，应闭锁其余各路输入，使其他组继续按下开关时不再产生作用，并对抢答成功组给出声、光提示。
3. 计数与显示电路应为每组提供三位十进制计分显示，并支持加分和减分操作。
4. 定时与音响电路应满足必答和抢答两种场景的提示需求。必答时，启动定时后指示灯点亮以表示答题开始；时间结束时发出单音调「嘟」声，并熄灭指示灯。抢答时，抢答开始后指示灯闪烁；某组抢答成功后，抢答指示灯熄灭，最先抢答组的指示灯点亮并发出音响，也可通过数码管显示抢答组别。答题时间应可调，典型时间档位为 10 s、20 s、50 s、60 s，也可根据需要设置更长时间。
5. 主持人应具有复位按钮；抢答定时和必答定时均应支持手动控制。

三 总体设计方案

本设计可按抢答控制、定时提示和计分显示三个部分进行模块化划分。主持人控制信号作为系统输入，分别驱动抢答判别锁存、定时和计分模块；各模块的输出共同完成组别显示、指示灯控制、音响提示以及分数显示。整体流程图如 [图 1](#) 所示。

四 各单元电路设计

下面给出各个模块的设计。




图 1 智力竞赛抢答器总体功能流程图

1. 抢答判别模块

我们设置 6 个按钮，其中 K_0, K_1, K_2, K_3 作为 4 组的抢答按钮，START 和 RESET 分别供主持人开始抢答和复位，按下按钮代表对应状态为 1。输出 5 个值，其中 Q_0, Q_1, Q_2, Q_3 显示哪一组抢中，而 LOCK 指示是否有人抢中。即

$$\text{LOCK} = Q_0 + Q_1 + Q_2 + Q_3$$

由于 START 是主持人的瞬时按钮，不能直接作为整个抢答阶段的保持信号。因此，额外设置一个抢答允许状态 ALLOW，用于表示“主持人已经宣布开始抢答，但还没有队伍抢中”。该状态可以由一个 RS 锁存器实现：主持人按下 START 后置位 ALLOW，主持人按下 RESET 或已有队伍抢中后复位 ALLOW。于是允许抢答信号为

$$\text{ENABLE} = \text{ALLOW} \cdot \overline{\text{LOCK}}$$

某组的按键有效后，将对应的 Q 锁存为 1。这时 LOCK 变为 1，ENABLE 变为 0，后面其他组的按键不再产生作用。

为了避免 D 触发器中数据端和时钟端同时变化导致的锁存不稳定，本设计使用 4 个 RS 锁存器互锁保存抢答结果。每一组对应一个 RS 锁存器，输出分别为 Q_0, Q_1, Q_2, Q_3 。当任意一个 Q_i 置位后，LOCK 封锁所有后续输入。为了处理多组完全同时按下按钮的极端情况，设置抢答优先级，即序号小的组优先于序号大的组。各组 RS 锁存器的置位信号为

$$S_0 = \text{ENABLE} \cdot K_0$$

$$S_1 = \text{ENABLE} \cdot K_1 \cdot \overline{K_0}$$

$$S_2 = \text{ENABLE} \cdot K_2 \cdot \overline{K_0} \cdot \overline{K_1}$$

$$S_3 = \text{ENABLE} \cdot K_3 \cdot \overline{K_0} \cdot \overline{K_1} \cdot \overline{K_2}$$

复位信号由主持人统一控制：

$$R_0 = R_1 = R_2 = R_3 = \text{RESET}$$

因此，当主持人按下 START 后，系统进入等待抢答状态；第一组有效抢答信号会置位对应 RS 锁存器，并通过 LOCK 关闭其他组输入。主持人按下 RESET 后，所有锁存器清零，系统回到初始状态。

2. 抢答指示灯和声音

由 RS 锁存器的输出 Q_i 决定第 $(i + 1)$ 组的指示灯亮起。由 LOCK 决定蜂鸣器是否响起。Logisim-ITA 中提供了发光二极管(LED) 和 蜂鸣器(Buzzer) 元件，可以直接使用。蜂鸣器会在 LOCK 时全程响起，考虑到这可能会很吵，我们可以使用一个较快的 CLK 与 LOCK 相与并接入蜂鸣器，使得蜂鸣器的输出为一串方波。

3. 抢答开始时指示灯闪亮

仿照上面，我们向抢答进行指示灯接入输入信号

$$\text{ALLOW} \cdot \overline{\text{LOCK}} \cdot \text{FLASH_CLK}$$

这里的 FLASH_CLK 是闪烁时钟。

从而，在抢答开始且无人抢中时，该指示灯闪烁；在有组抢中后，该灯熄灭，抢中组的灯常亮。

4. 定时模块

为了避免倒计时带来的借位等问题，我们在这里使用正计时。

首先考虑题目已经给定的四个时间。从 $COUNT = 00$ 开始，输入 $TIME_SEL[1:0]$ ，分别对应

$00 \rightarrow 10\text{ s}$; $01 \rightarrow 20\text{ s}$; $10 \rightarrow 50\text{ s}$; $11 \rightarrow 60\text{ s}$

固定定时模式下， $TIME_SEL$ 先通过选择逻辑得到目标时间 $TARGET$ 。由于计时器采用两位 BCD 正计数，当前计数值可写为 $COUNT_TENS$ 和 $COUNT_ONES$ ，目标时间也可写为 $TARGET_TENS$ 和 $TARGET_ONES$ 。计时器在每一个秒脉冲加 1 后进行一次比较，时间到信号为

$$TIME_UP = (COUNT_TENS = TARGET_TENS) \cdot (COUNT_ONES = TARGET_ONES)$$

也就是说， $TIME_UP$ 不是由 $TIME_SEL$ 与 $COUNT$ 直接相与得到，而是由当前计数值和目标时间的比较结果得到。当时间到时， $TIME_UP = 1$ ，触发定时灯熄灭、时间到声音响、计时停止。

再考虑可编程定时逻辑。我们在这里预期实现一套通用的定时核心和两种定时时间来源，而非两套完全独立的定时逻辑。当我们需求固定模式（给出的四个时间）时，使用一个 2 位选择开关即可。对于可编程模式，我们置两组拨码开关，例如，以 $PROG_TENS[3:0]$ 表示十位、 $PROG_ONES[3:0]$ 表示个位。当然，这不是无限的任意长度。考虑到附件 .circ 中给出的 HEX2BCD 器件范围为 $0 \sim 60\text{ s}$ ，我们在这里将长度的范围也作此限制。

我们实现一个模式选择开关，以 $MODE$ 为 0 时切换到固定模式，为 1 时切换到可编程模式，这样就可以使用多路选择器选择最终的目标时间。计数器采用两片 74160 即可。同时，也可以使用 RS 锁存器保存一个运行状态 RUN 。该状态在 $START$ 时置位 RUN ，在 $RESET$ 或 $TIME_UP$ 时复位 RUN 。

4.1 定时模块的完整描述

复位状态.

计数器置 00， RUN 置 0， $TIME_UP$ 置 0，定时灯灭。

主持人按下开始.

计数器清零， RUN 置 1，定时灯亮，计数器开始接收 1 Hz 秒脉冲。

计时过程中.

计数器从 00 开始递增，比较器持续比较当前值和目标值。

时间到.

$COUNT = TARGET$ 时 $TIME_UP$ 置 1， RUN 置 0，计数器停止，定时灯灭，蜂鸣器和音响指示灯启动。

4.2 连接到抢答器系统

必答.

主持人按下开始后，正常工作。

抢答.

题目并没有给出抢答环节定时模块的工作方式，这里有两种方案：

1. 抢中后停止抢答阶段计时。即，有人抢中则定时器停止。
2. 抢中后继续作为答题时间。即，抢到后开始回答正计时，重新启动答题计时器。

为了避免系统过于复杂，我们在这里选择第 1 种方案。

5. 计分模块

为每一组准备一组三位可逆 BCD 计数器，用于显示百位、十位和个位分数。主持人使用组别选择开关 $TEAM_SEL[1:0]$ 决定更改哪一组分数，并通过 ADD_SCORE 和 SUB_SCORE 按钮进行加分或减分。

为了避免无效计数，计分模块需要加入上下限保护。当某组分数已经为 999 时，继续按下 ADD_SCORE 不再产生加分脉冲；当某组分数已经为 000 时，继续按下 SUB_SCORE 不再产生减分脉冲。设当前被选中组的分数为 SCORE，则计分使能可写为

$$\text{ADD_ENABLE} = \text{ADD_SCORE} \cdot (\text{SCORE} \neq 999)$$

$$\text{SUB_ENABLE} = \text{SUB_SCORE} \cdot (\text{SCORE} \neq 000)$$

这样可以保证分数始终保持在 000 到 999 的有效显示范围内。

五 整机电路图

六 器件清单

七 仿真结果与测试

八 总结与体会