

《计算机组成原理实验》 实验报告

(实验三)

学院名称: 数据科学与计算机学院

专业 (班级): 18 软件工程 2 班

时 间: 2019年12月15日

鲁睿 18342067 组 员:

罗炜乐 18342069

成绩:

实验三 : 多周期 CPU 设计与实现

一、 实验目的

- (1) 认识和掌握多周期数据通路图的构成、原理及其设计方法;
- (2) 掌握多周期 CPU 的实现方法, 代码实现方法;
- (3) 编写一个编译器,将 MIPS 汇编程序编译为二进制机器码;
- (4) 掌握多周期 CPU 的测试方法;
- (5) 掌握多周期 CPU 的实现方法。

二、实验内容

设计一个多周期 CPU,该 CPU 至少能实现以下指令功能操作。需设计的指令与格式如下:

==>算术运算指令

(1) add rd, rs, rt

000000 rs(5 位) rt(5 位)	rd(5 位) reserved
------------------------	------------------

功能: rd<-rs+rt。

(2) sub rd, rs, rt

000001 rs	rs(5 位)	rt(5 位)	rd(5 位)	reserved
-----------	---------	---------	---------	----------

完成功能: rd<-rs - rt。

(3) addiu rt, rs, immediate

000010

功能: rt<-rs + (sign-extend)immediate。

==>逻辑运算指令

(4) and rd, rs, rt

010000	rs(5 位)	rt(5 位)	rd(5 位)	reserved
	· · · · · ·	`	\ , ,—,	

功能: rd←rs & rt; 逻辑与运算。

(5) andi rt, rs, immediate

010001	rs(5 位)	rt(5 位)	immediate(16 位)
--------	---------	---------	-----------------

功能: rt←rs & (zero-extend)immediate; immediate 做 "0" 扩展再参加 "与" 运算。

(6) ori rt, rs, immediate

010010	rs(5 位)	rt(5 位)	immediate(16 位)
010010	13(5]止)	1 ((3 1/2)	miniculate(10 pr.)

功能: rt←rs | (zero-extend)immediate; immediate 做 "0" 扩展再参加 "或" 运算。

(7) xori rt, rs, immediate

010011	rs(5 位)	rt(5 位)	immediate(16 位)
--------	---------	---------	-----------------

功能: rt←rs ⊕ (zero-extend)immediate; immediate 做 "0" 扩展再参加 "异或" 运算。

==>移位指令

(8) sll rd, rt,sa

U11UUU 木用 rt(5 位) rd(5 位) sa reserved	011000	未用	rt(5 位)	rd(5 位)	sa	reserved
---	--------	----	---------	---------	----	----------

功能: rd<-rt<<(zero-extend)sa, 左移sa位, (zero-extend)sa。

==>比较指令

(9) slti rt, rs, immediate 带符号

100110	rs(5 位)	rt(5 位)	immediate(16 位)

功能: if (rs <(sign-extend)**immediate)** rt =1 else rt=0, 具体请看表 2 ALU 运算功能表,带符号。

(10) slt rd, rs, rt 带符号

100111	rs(5 位)	rt(5 位)	rd(5 位)	reserved

功能: if (rs<rt) rd =1 else rd=0, 具体请看表 2 ALU 运算功能表, 带符号。

==>存储器读写指令

(11) sw rt, **immediate(**rs)

	<u>, </u>	·	
110000	rs(5 位)	rt(5 位)	immediate(16 位)

功能: memory[rs+ (sign-extend)**immediate**]<-rt。即将 rt 寄存器的内容保存到 rs 寄存器内容和立即数符号扩展后的数相加作为地址的内存单元中。

(12) lw rt, immediate(rs)

` '	,	,	
110001	rs(5 位)	rt(5 位)	immediate(16 位)

功能: rt <- memory[rs + (sign-extend)**immediate**]。即读取 rs 寄存器内容和立即数符号扩展后的数相加作为地址的内存单元中的数,然后保存到 rt 寄存器中。

==>分支指令

(13) beq rs,rt, immediate (说明: immediate 从 pc+4 开始和转移到的指令之间间隔条数)

110100	rs(5 位)	rt(5 位)	immediate(16 位)
--------	---------	---------	-----------------

功能: if(rs=rt) pc <-pc + 4 + ((sign-extend)immediate << 2) else pc <-pc + 4。

(14) bne rs,rt, immediate (说明: immediate 从 pc+4 开始和转移到的指令之间间隔条数)

110101 rs(5 位) rt(5 位) immediate(16 位)
--

功能: if(rs!=rt) pc <-pc + 4 + ((sign-extend)immediate << 2) else pc <-pc + 4。

(15) bltz rs,immediate

110110 rs(5位) 00000	immediate
---------------------	-----------

功能: if(rs<\$0) pc←pc + 4 +((sign-extend)immediate <<2) else pc ←pc + 4。

==>跳转指令

(16) j addr

111000	addr[27:2]

功能: pc <-{(pc+4)[31:28],addr[27:2],2'b00}, 跳转。

说明:由于 MIPS32 的指令代码长度占 4 个字节,所以指令地址二进制数最低 2 位均

为 0,将指令地址放进指令代码中时,可省掉!这样,除了最高 6 位操作码外,还有 26 位可用于存放地址,事实上,可存放 28 位地址,剩下最高 4 位由 pc+4 最高 4 位拼接上。

(17) jr rs

111001 rs(5 位) 未用 未用	reserved
----------------------	----------

功能: pc <- rs, 跳转。

==>调用子程序指令

(18) jal addr

111010 addr[27:2]	
-------------------	--

功能: 调用子程序, pc <- {(pc+4)[31:28],addr[27:2],2'b00}; \$31<-pc+4,返回地址设置;子程序返回,需用指令 jr \$31。跳转地址的形成同 j addr 指令。

==>停机指令

(19) halt (停机指令)

111111	000000000000000000000000000(26 位)
--------	-----------------------------------

不改变 pc 的值, pc 保持不变。

三、实验原理

多周期 CPU 指的是将整个 CPU 的执行过程分成几个阶段,每个阶段用一个时钟去完成,然后开始下一条指令的执行,而每种指令执行时所用的时钟数不尽相同,这就是所谓的多周期 CPU。CPU 在处理指令时,一般需要经过以下几个阶段:

- (1) 取指令(IF): 根据程序计数器 pc 中的指令地址,从存储器中取出一条指令,同时,pc 根据指令字长度自动递增产生下一条指令所需要的指令地址,但遇到"地址转移"指令时,则控制器把"转移地址"送入 pc, 当然得到的"地址"需要做些变换才送入 pc。
- (2) 指令译码(**ID**): 对取指令操作中得到的指令进行分析并译码,确定这条指令需要完成的操作,从而产生相应的操作控制信号,用于驱动执行状态中的各种操作。
- (3) 指令执行(**EXE**):根据指令译码得到的操作控制信号,具体地执行指令动作,然后转移到结果写回状态。
- (4) 存储器访问(**MEM**): 所有需要访问存储器的操作都将在这个步骤中执行,该步骤给出存储器的数据地址,把数据写入到存储器中数据地址所指定的存储单元或者从存储器中得到数据地址单元中的数据。
- (5) 结果写回(**WB**): 指令执行的结果或者访问存储器中得到的数据写回相应的目的寄存器中。


实验中就按照这五个阶段进行设计,这样一条指令的执行最长需要五个(小)时钟周期才能完成,但具体情况怎样?要根据该条指令的情况而定,有些指令不需要五个时钟周期的,这就是多周期的 CPU。



图 1 多周期 CPU 指令处理过程

MIPS 指令的三种格式:

R 类型:



其中,

op: 为操作码;

rs: 为第1个源操作数寄存器,寄存器地址(编号)是00000~11111,00~1F;

rt: 为第2个源操作数寄存器,或目的操作数寄存器,寄存器地址(同上);

rd: 为目的操作数寄存器,寄存器地址(同上);

sa: 为位移量 (shift amt),移位指令用于指定移多少位;

funct: 为功能码,在寄存器类型指令中(R类型)用来指定指令的功能;

immediate: 为 16 位立即数,用作无符号的逻辑操作数、有符号的算术操作数、数据加载 (Load)/数据保存 (Store)指令的数据地址字节偏移量和分支指令中相对程序计数器 (PC)的有符号偏移量;

address: 为地址。




图 2 多周期 CPU 状态转移图

状态的转移有的是无条件的,例如从 sIF 状态转移到 sID 就是无条件的;有些是有条件的,例如 sEXE 状态之后不止一个状态,到底转向哪个状态由该指令功能,即指令操作

码决定。每个状态代表一个时钟周期。




图 3 多周期 CPU 控制部件的原理结构图

图 3 是多周期 CPU 控制部件的电路结构,三个 D 触发器用于保存当前状态,是时序逻辑电路,RST 用于初始化状态 "000 ",另外两个部分都是组合逻辑电路,一个用于产生下一个阶段的状态,另一个用于产生每个阶段的控制信号。从图上可看出,下个状态取决于指令操作码和当前状态;而每个阶段的控制信号取决于指令操作码、当前状态和反映运算结果的状态 zero 标志和符号 sign 标志。




图 4 多周期 CPU 数据通路和控制线路图

图 4 是一个简单的基本上能够在多周期 CPU 上完成所要求设计的指令功能的数据通路和必要的控制线路图。其中指令和数据各存储在不同存储器中,即有指令存储器和数据存储器。访问存储器时,先给出内存地址,然后由读或写信号控制操作。对于寄存器组,给出寄存器地址(编号),读操作时不需要时钟信号,输出端就直接输出相应数据;而在写操作时,在 WE 使能信号为 1 时,在时钟边沿触发将数据写入寄存器。图中控制信号功能如表 1 所示,表 2 是 ALU 运算功能表。

特别提示,图上增加 IR 指令寄存器,目的是使指令代码保持稳定,pc 写使能控制信号 PCWre,是确保 pc 适时修改,原因都是和多周期工作的 CPU 有关。ADR、BDR、ALUoutDR、DBDR 四个寄存器**不需要写使能信号,**其作用是切分数据通路,将大组合逻辑切分为若干个小组合逻辑,大延迟变为多个分段小延迟。

表 1 控制信号作用

控制信号名	状态 "0"	状态"1"			
RST	对于 PC, 初始化 PC 为程序首地址	对于 PC, PC 接收下一条指令地址			
PCWre	PC 不更改,相关指令: halt,另外,除 '000' 状态之外,其余状态慎改 PC 的值。	PC 更改,相关指令:除指令 halt 外, 另外,在'000'状态时,修改 PC 的 值合适。			
ALUSrcA	来自寄存器堆 data1 输出,相关指令: add、sub、addiu、and、andi、ori、xori、slt、slti、sw、lw、beq、bne、bltz	来自移位数 sa,同时,进行 (zero-extend)sa,即 {{27{1'b0},sa}, 相关指令: sll			
ALUSrcB	来自寄存器堆 data2 输出,相关指令: add、sub、and、slt、sll、beq、bne、bltz	来自 sign 或 zero 扩展的立即数,相关 指令: addiu、andi、ori、xori、slti、 lw、sw			
DBDataSrc	来自 ALU 运算结果的输出,相关指令: add、sub、addiu、and、andi、ori、xori、sll、slt、slti	来自数据存储器 (Data MEM) 的输出,相关指令: lw			
RegWre	无写寄存器组寄存器,相关指令: beq、bne、bltz、j、sw、jr、halt	寄存器组寄存器写使能,相关指令: add、sub、addiu、and、andi、ori、 xori、sll、slt、slti、lw、jal			
WrRegDSrc	写入寄存器组寄存器的数据来自 pc+4(pc4) ,相关指令: jal,写 \$31	写入寄存器组寄存器的数据来自 ALU 运算结果或存储器读出的数据,相关指令: add、addiu、sub、and、andi、ori、xori、sll、slt、slti、lw			
InsMemRW	写指令存储器	读指令存储器(Ins. Data)			
mRD	存储器输出高阻态	读数据存储器,相关指令: lw			
mWR	无操作	写数据存储器,相关指令: sw			
IRWre	IR(指令寄存器)不更改	IR 寄存器写使能。向指令存储器发出 读指令代码后,这个信号也接着发出, 在时钟上升沿,IR 接收从指令存储器 送来的指令代码。与每条指令都相关。			
ExtSel	(zero-extend) immediate , 相关指令: andi、xori、ori;	(sign-extend) immediate ,相关指令: addiu、slti、lw、sw、beq、bne、 bltz;			

	00: pc<-pc+4, 相关指令: add、addiu、sub、and、andi、ori、xori、			
PCSrc[10]	slt、slti、sll、sw、lw、beq(zero=0)、bne(zero=1)、bltz(sign=0);			
	01: pc<-pc+4+(sign-extend) immediate ×4 ,相关指令: beq(zero=1)、			
FCSIC[10]	bne(zero=0), bltz(sign=1);			
	10: pc<-rs, 相关指令: jr;			
	11: pc<-{pc[31:28],addr[27:2],2'b00}, 相关指令: j、jal;			
	写寄存器组寄存器的地址,来自:			
RegDst[10]	00: 0x1F(\$31), 相关指令: jal, 用于保存返回地址 (\$31<-pc+4);			
	01: rt 字段,相关指令: addiu、andi、ori、xori、slti、lw;			
	10: rd 字段,相关指令: add、sub、and、slt、sll;			
	11: 未用;			
ALUOp[20]	ALU 8 种运算功能选择(000-111),看功能表			

相关部件及引脚说明:

Instruction Memory: 指令存储器

Iaddr, 指令地址输入端口

DataIn,存储器数据输入端口

DataOut, 存储器数据输出端口

RW, 指令存储器读写控制信号, 为 0 写, 为 1 读

Data Memory: 数据存储器

Daddr,数据地址输入端口

DataIn,存储器数据输入端口

DataOut, 存储器数据输出端口

/RD,数据存储器读控制信号,为 0 读

/WR,数据存储器写控制信号,为 0 写

Register File: 寄存器组

Read Reg1, rs 寄存器地址输入端口

Read Reg2, rt 寄存器地址输入端口

Write Reg,将数据写入的寄存器,其地址输入端口 (rt、rd)

Write Data,写入寄存器的数据输入端口

Read Data1, rs 寄存器数据输出端口

Read Data2, rt 寄存器数据输出端口

WE,写使能信号,为1时,在时钟边沿触发写入

IR: 指令寄存器,用于存放正在执行的指令代码

ALU: 算术逻辑单元

result, ALU 运算结果

zero, 运算结果标志,结果为 0,则 zero=1;否则 zero=0

sign,运算结果标志,结果最高位为0,则sign=0,正数;否则,sign=1,负数

ALUOp[20]	功能	描述
000	Y = A + B	加
001	Y = A - B	减
010	Y = B< <a< td=""><td>B左移A位</td></a<>	B左移A位
011	Y = A V B	或
100	Y = A \ B	与
101	Y= (A <b) 0<="" ?1:="" td=""><td>比较 A<b 不带符号</b </td></b)>	比较 A <b 不带符号</b
110	Y=(((A < B) & & (A[31] == B[31])) ((A[31] == 1 & & B[31] == 0))) ? 1:0	比较 A <b 带符号</b
111	$Y = A \oplus B$	异或

另外,从数据通路图上可以看出控制单元部分需要产生各种控制信号,当然,也有些信号必须要传送给控制单元。从指令功能要求和数据通路图的关系得出以上表 1,这样,从表 1 可以看出各控制信号与相应指令之间的相互关系,根据这种关系就可以得出控制信号与指 令之间的关系表(表 3),再根据关系表可以写出各控制信号的逻辑表达式,这样控制单元部分就可实现。

控制信号 状态 指令 PCWre IF(000) other_ins halt other_ins ID(001) add 00 00 00 00 00 00 00 00 001 andi EXE(110) 011 111 010 110 EXE(101) MEM(011) andi WB(111)

表3 控制信号、执行状态转换表

显而易见的是,在得到上表之后,我们就可以轻易地得到相关控制信号的逻辑表达式, 这样就可以很方便地实现ControlUnit功能模块了。

一. 实验器材

电脑一台, Xilinx Vivado 软件一套, Basys3板一块。

二. 实验过程与结果

1. 多周期CPU与单周期CPU对比

考虑到已经实现了单周期CPU,在做多周期CPU时,可以借鉴单周期CPU的实现方法,下面对单周期CPU和多周期CPU做一个比较:


相同:

ALU模块相同,大部分寄存器组模块相同

不同:

- (1) 多周期CPU新增了指令寄存器IR,以及ADR、BDR、ALUoutDR、DBDR 四个寄存器;
- (2) ControlUnit.v模块有较大变化,主要是在其中加入了一个内置的状态寄存器,用于各个状态之间的跳转,并且各个控制信号也有一定调整;
- (3) 新增了xori,jal,jr三条指令。

2. 多周期CPU整体模块概览



✓ ● ∴ Hard_CPU (Hard_CPU.v) (5)

✓ ● cpu : mCPU (mCPU.v) (22)

pc : PC (PC.v)

insmem : InsMem (InsMem.v)

IR : tempReg (tempReg.v)

pc4_adder : Adder (Adder.v)

reg_w_choose : Mux_3 (Mux_3.v)

writedata choose: Mux 2 (Mux 2.v)

regfile : RegisterFile (RegisterFile.v)

ADR : tempReg (tempReg.v)

BDR : tempReg (tempReg.v)

extend : Extend (Extend.v)

alua_choose : Mux_2 (Mux_2.v)

alub_choose : Mux_2 (Mux_2.v)

alu : ALU (ALU.v)

ALUoutDR : tempReg (tempReg.v)

DBDR : tempReg (tempReg.v)

datamem : DataMem (DataMem.v)

db_choose : Mux_2 (Mux_2.v)

after_imm_extend : LeftShift_2 (LeftShift.v)

addr shift : LeftShift 2 (LeftShift.v)

next_pc1 : Adder (Adder.v)

nextpc_choose : Mux_4 (Mux_4.v)

control_unit : ControlUnit (ControlUnit.v)

在多周期CPU的设计过程中,我们同样采用模块化设计的方法,,其中ControlUnit是核心控制模块,它兼具各个控制信号的切换以及状态切换的功能。

3. 各个模块实现

Hard_CPU.v

功能:作为顶层模块,用于连接mCPU、display、remove_shake、clock_slow 几个模块,并且指定不同按键模式下数码管所显示的内容。

- 1. `timescale 1ns / 1ps
- 2.
- 3. module Hard_CPU(
- input[2:0] display_mode,
- 5. input CLK, Reset, Button,
- 6. output[3:0] AN, //数码管位选择信号

```
7.
        output[7:0] Out
8. );
9.
        wire[31:0] ALU_Out, CurPC, WriteData, Reg1Out, Reg2Out, instcode, IRInst
10.
    ruction, ADROut, BDROut, DBDROut, ALUoutDROut, Ext_Imm, ALU_Input_A, ALU_Inp
    ut_B, newAddress, WriteRegAddr;
        wire myCLK, myReset;
11.
        reg[3:0] store; //记录当前要显示位的值
12.
13.
        wire[2:0] currentState;
14.
        mCPU multipleCPU(myCLK, myReset, CurPC, newAddress, instcode, IRInstruct
15.
    ion, ADROut, BDROut, DBDROut, ALUoutDROut, Ext Imm, Reg1Out, Reg2Out, ALU In
    put_A, ALU_Input_B, WriteData, WriteRegAddr, currentState);
        remove_shake remove_shake_clk(CLK, !Button, myCLK);
16.
        remove_shake remove_shake_reset(CLK, Reset, myReset);
17.
        clk slow slowclk(CLK, myReset, AN);
18.
19.
        display show_in_7segment(store, myReset, Out);
20.
21.
        always@(myCLK)begin
22.
           case(AN)
23.
                4'b1110:begin
24.
                    case(display_mode)
25.
                         3'b000: store <= newAddress[3:0];
                         3'b010: store <= ADROut[3:0];
26.
27.
                         3'b100: store <= BDROut[3:0];
28.
                         3'b110: store <= WriteData[3:0];</pre>
29.
                         default: store <= {3'b000,currentState[0]};</pre>
30.
                    endcase
31.
                end
32.
                4'b1101:begin
33.
                    case(display_mode)
34.
                         3'b000: store <= newAddress[7:4];</pre>
35.
                         3'b010: store <= ADROut[7:4];
36.
                         3'b100: store <= BDROut[7:4];</pre>
37
                         3'b110: store <= WriteData[7:4];</pre>
                         default: store <= {3'b000,currentState[1]};</pre>
38.
39.
                    endcase
40.
                end
                4'b1011:begin
41.
42.
                    case(display_mode)
43.
                         3'b000: store <= CurPC[3:0];
44.
                         3'b010: store <= IRInstruction[24:21];</pre>
45.
                         3'b100: store <= IRInstruction[19:16];</pre>
                         3'b110: store <= ALUoutDROut[3:0];</pre>
46.
```

```
47.
                           default: store <= {3'b000,currentState[2]};</pre>
48.
                      endcase
49.
                 end
                 4'b0111:begin
50.
51.
                      case(display_mode)
52.
                           3'b000: store<= CurPC[7:4];
53.
                           3'b010: store <= {3'b000, IRInstruction[25]};</pre>
                           3'b100: store <= {3'b000, IRInstruction[20]};</pre>
54.
55.
                           3'b110: store <= ALUoutDROut[7:4];</pre>
56.
                           default: store <= 4'b0000;</pre>
57.
                      endcase
58.
                 end
59.
             endcase
60.
        end
61. endmodule
```

mCPU.v

功能: mCPU功能模块的顶层文件,连接各个功能模块

```
    `timescale 1ns / 1ps

2.
module mCPU(
       input CLK,
4.
5.
       input Reset,
       output[31:0] CurPC, nextAddr, instcode, IRInstruction, ADROut, BDROut, D
   BDROut, ALUoutDROut, Ext_Imm, Reg1Out, Reg2Out, ALU_Input_A, ALU_Input_B, Wr
   iteData,
7.
       output[4:0] WriteRegAddr,
8.
       output[2:0] currentState
9.);
10.
       wire ExtSel, PCWre, InsMemRW, ALUSrcA, ALUSrcB, RD, WR, DBDataSrc, zero,
    sign, IRWre, WrRegDSrc, RegWre;
       wire[2:0] ALUOp;
11.
       wire[1:0] PCSrc, RegDst;
12.
13.
       wire[31:0] MemOut, PC4, InsSrcImm, InsSrc1, InsSrc3, ALU_Out, WBData;
14.
       PC pc(CLK, Reset, PCWre, nextAddr, CurPC);
15.
16.
       InsMem insmem(CurPC, InsMemRW, instcode);//not
17.
       tempReg IR(CLK, instcode, IRWre, IRInstruction);//hkhk
       18.
       Mux_3 reg_w_choose(RegDst, 5'b11111, IRInstruction[20:16],IRInstruction[
19.
   15:11], WriteRegAddr);
```

```
20.
       Mux_2 writedata_choose(WrRegDSrc, PC4, DBDROut, WriteData);
21.
       RegisterFile regfile(RegWre, CLK, IRInstruction[25:21], IRInstruction[20
   :16], WriteRegAddr, WriteData, Reg1Out, Reg2Out);
22.
       tempReg ADR(CLK, Reg1Out, 1'b1, ADROut);
23.
       tempReg BDR(CLK, Reg2Out, 1'b1, BDROut);
24.
       Extend extend(ExtSel, IRInstruction[15:0], Ext_Imm);
       25.
   struction[10:6]}, ALU_Input_A);
       Mux 2 alub choose(ALUSrcB, BDROut, Ext Imm, ALU Input B);
26.
27.
       ALU alu(ALUOp, ALU_Input_A, ALU_Input_B, ALU_Out, zero, sign);
       tempReg ALUoutDR(CLK, ALU_Out, 1'b1, ALUoutDROut);
28.
29.
       tempReg DBDR(CLK, WBData, 1'b1, DBDROut);
30.
       DataMem datamem(CLK, RD, WR, ALUoutDROut, BDROut, MemOut);
       Mux_2 db_choose(DBDataSrc, ALU_Out, MemOut, WBData);
31.
       LeftShift_2 after_imm_extend(Ext_Imm, InsSrcImm);
32.
       LeftShift 2 addr shift({2'b00, PC4[31:28], IRInstruction[25:0]}, InsSrc3
33.
   );
34.
       Adder next_pc1(InsSrcImm, PC4, InsSrc1);
       Mux_4 nextpc_choose(PCSrc, PC4, InsSrc1, Reg1Out,InsSrc3, nextAddr);
35.
       ControlUnit control_unit(CLK, IRInstruction[31:26], zero, sign, Reset, E
   xtSel, PCWre, RegWre, InsMemRW, RegDst, ALUSrcA, ALUSrcB, PCSrc, ALUOp, RD,
   WR, IRWre, WrRegDSrc, DBDataSrc, currentState);
37. endmodule
38.
```

PC.v(该文件与单周期CPU的文件一样)

功能:根据控制信号PCWre,判断pc是否改变以及根据Reset信号判断是否重置。

实现思路:将时钟信号的上升沿和控制信号Reset作为敏感变量,使得pc在上升沿的时候发生改变或被重置。

```
`timescale 1ns / 1ps
2.
   module PC(
3.
       input CLK, Reset, PCWre,
4.
5.
       input [31:0] newAddr,
6.
       output reg [31:0] PCAddr
7.
       );
       initial begin
8.
            PCAddr = 0;
9.
10.
        end
       always@(posedge CLK or negedge Reset) begin
11.
```

```
12. if(Reset==0) PCAddr = 0;
13. else if(PCWre) PCAddr = newAddr;
14. end
15. endmodule
```

InsMem.v (该文件与单周期CPU的文件一样)

功能:依据当前pc和信号量InsMemRW,读取指令寄存器中,相对应地址的指令。

实现思路:将pc的输入作为敏感变量,当pc发生改变的时候,则进行指令的读取,根据相关的地址,输出指令寄存器中相对应的指令。

```
    `timescale 1ns / 1ps

2.
3. module InsMem(
4.
        input [31:0] IAddr,
5.
        input RW,
6.
        output reg [31:0] ins
7.
8.
        reg[7:0] mem[255:0];
9.
        initial begin
            $readmemb("C:/Users/1/Desktop/mCPU/input.txt", mem);
10.
11.
12.
        always@(IAddr or RW) begin
13.
            if (RW) ins = {mem[IAddr], mem[IAddr + 1], mem[IAddr + 2], mem[IAddr
     + 3]};
14.
        end
15. endmodule
```

寄存器 ADR、BDR、ALUoutDR、DBDR

功能:下一周期上升沿到达时保存上一周期的状态,从而达到不同周期数据的稳定。 实现思路:在时钟上升沿将相应的数据写入寄存器中。四个寄存器功能相同,可以使用 用一个模块实例得到。

```
    'timescale 1ns / 1ps
    module tempReg(
    input CLK,
    input [31:0] IData,
    input write,
    output reg[31:0] OData
    );
```

IR (与 ADR 等寄存器共用同一个文件)

功能: 为了使指令代码保持稳定;

实现思路:将时钟上升沿作为敏感信号,同时依据信号量 IRWre,对 IR 进行写入。

```
    `timescale 1ns / 1ps

2.
3. module tempReg(
            input CLK,
4.
5.
            input [31:0] IData,
            input write,
6.
7.
            output reg[31:0] OData
8.
       );
9.
        initial begin
10.
11.
            OData = 0;
12.
        end
13.
14.
        always@(posedge CLK) begin
15.
            if (write == 1) OData <= IData;</pre>
16.
        end
17. endmodule
```

Adder.v (该文件与单周期 CPU 的文件一样)

功能: 该模块用于计算下一个 PC 值

```
    1. `timescale 1ns / 1ps
    2.
    3. module Adder(
    4. input[31:0] old1,
    5. input[31:0] old2,
    6. output[31:0] res//reg?address?
    7. );
    8. assign res = old1 + old2;
    9. endmodule
```

Mux_2.v

该模块共有 4 个位置被使用到,分别是用于 Write reg 信号选择、aluA 数据选择、aluB 数据选择、以及 DB 数据选择

```
1. `timescale 1ns / 1ps
2.
3. module Mux_2(
4.    input Select,
5.    input[31:0] in1,
6.    input[31:0] in2,
7.    output[31:0] out
8.    );
9.    assign out = Select ? in2 : in1;
10. endmodule
```

RegisterFile.v(该文件与单周期 CPU 的文件一样)

功能: 寄存器组,通过控制单元输出的控制信号,进行相对应的读或写操作。

实现思路: 当 ReadReg1 或者 ReadReg2 发生改变的时候,即对寄存器组进行数据读取。至于数据写入,则选择在时钟的下降沿时候进行操作,同时写入信号(RegWre)必须为 1 且写入寄存器的地址不能为\$0。至于数据的写入地址则在任意信号发生改变则依据写入地址的控制信号(RegDst)进行修改,使得其在数据写回阶段确保为正确的写入地址。

```
    `timescale 1ns / 1ps

2. module RegisterFile(
3.
        input WE,
4.
        input CLK,
5.
        input[4:0] ReadReg1,
        input[4:0] ReadReg2,
6.
7.
        input[4:0] WriteReg,
8.
        input[31:0] WriteData,
9.
        output[31:0] ReadData1,
10.
        output[31:0] ReadData2
11.
12.
        reg[31:0] registers[0:31];
13.
        integer i;
14.
        initial begin
15.
            for (i = 0; i < 32; i = i + 1) registers[i] <= 0;</pre>
16.
        end
17.
        assign ReadData1 = ReadReg1 ? registers[ReadReg1] : 0;
18.
        assign ReadData2 = ReadReg2 ? registers[ReadReg2] : 0;
19.
        assign Reg31 = registers[31];
20.
        always@(posedge CLK) begin
21.
            if (WE && WriteReg) registers[WriteReg] <= WriteData;</pre>
22.
        end
23. endmodule
```

Extend.v (该文件与单周期 CPU 的文件一样)

功能:用于立即数的符号位扩展,当 ExtSel 信号为 0 时做无符号扩展,为 1 时做有符号扩展

```
1. `timescale 1ns / 1ps
2.
3. module Extend(
4.    input ExtSel,
5.    input [15:0] immed,
6.    output [31:0] extendImmed
7.    );
8.    assign extendImmed = {ExtSel && immed[15] ? 16'hffff : 16'h0000, immed};
9. endmodule
```

ALU.v (该文件与单周期 CPU 的文件一样)

该部分为算术逻辑单元,用于逻辑指令计算和跳转指令比较。ALUOp 用于控制算数的类型,A、B 为输入数,result 为运算结果, zero、sign 主要用于 beq、bne、bltz 等指令 的判断。

ALU 算术逻辑单元的功能是根据控制信号从输入的数据中选取对应的操作数,根据操作码进行运算并输出结果与零标志位。具体的操作逻辑见 表 2

```
    `timescale 1ns / 1ps

2.
3. module ALU(
4.
       input [2:0] ALUopcode,
       input [31:0] rega,
       input [31:0] regb,
7.
        output reg [31:0] result,
8.
        output zero,
9.
       output sign
10.
        );
11.
        //
              parameter ALU_ADD = 3'b000;
12.
        //
              parameter ALU_SUB = 3'b001;
        //
13.
              parameter ALU_SLL = 3'b010;
14.
        //
              parameter ALU_OR = 3'b011;
15.
              parameter ALU_AND = 3'b100;
        //
16.
              parameter ALU_SLTU = 3'b101;
        //
17.
        //
              parameter ALU_SLT = 3'b110;
              parameter ALU XOR = 3'b111;
18.
        11
        assign zero = (result == 0) ? 1 : 0;
19.
20.
        assign sign = result[31];
21.
        always @( ALUopcode or rega or regb ) begin
22.
           case (ALUopcode)
```

```
23.
               3'b000 : result = rega + regb;
               3'b001 : result = rega - regb;
24.
25.
               3'b010 : result = regb << rega;
26.
               3'b011 : result = rega | regb;
27.
               3'b100 : result = rega & regb;
               3'b101: result = (rega < regb)?1:0; // 不带符号比较
28.
                3'b110: begin // 带符号比较
29.
30.
                            if (rega<regb &&(( rega[31] == 0 && regb[31]==0) ||</pre>
   (rega[31] == 1 && regb[31]==1))) result = 1;
31.
                            else if (rega[31] == 0 && regb[31]==1) result = 0;
32.
                            else if ( rega[31] == 1 && regb[31]==0) result = 1;
33.
                            else result = 0;
34.
                        end
35.
               3'b111 : result = rega ^ regb;
                                                  //异或
               default : result = 8'h00000000;
36.
37.
           endcase
38.
       end
39. endmodule
```

DataMem.v(此文件相比单周期 CPU 更改了大小端,单周期 CPU 大小端设置反了。)该部分控制内存存储,用于内存存储、读写。用 256 大小的 8 位寄存器数组模拟内存,采用小端模式。DataMenRW 控制内存读写。由于指令为真实地址,所以不需要左移 2 位.

```
    `timescale 1ns / 1ps

2.
3. module DataMem(
        input CLK,
        input mRD,
5.
        input mWR,
6.
7.
        input[31:0] DAddr,
        input[31:0] DataIn,
9.
        output reg[31:0] DataOut
10.
        );
11.
12.
        reg[7:0] dataMemory[255:0];
13.
        integer i;
14.
        initial begin
            for (i = 0; i < 256; i = i + 1) dataMemory[i] <= 0;//没有自增运算符
15.
16.
        end
17.
18.
        always@(mRD or DAddr) begin
19.
            if (mRD) begin
```

```
20.
                  DataOut[31:24] <= dataMemory[DAddr+3];</pre>
21.
                  DataOut[23:16] <= dataMemory[DAddr+2];</pre>
22.
                  DataOut[15:8] <= dataMemory[DAddr+1];</pre>
23.
                  DataOut[7:0] <= dataMemory[DAddr];</pre>
24.
             end
25.
         end
26.
        always@(negedge CLK) begin
27.
28.
             if (mWR) begin
29.
                  dataMemory[DAddr+3] <= DataIn[31:24];</pre>
30.
                  dataMemory[DAddr+2] <= DataIn[23:16];</pre>
                  dataMemory[DAddr+1] <= DataIn[15:8];</pre>
31.
32.
                  dataMemory[DAddr] <= DataIn[7:0];</pre>
33.
             end
34.
        end
35. endmodule
```

LeftShift.v (该文件与单周期 CPU 的文件一样) 该模块分别用于 j 类指令的立即数左移运算、以及 I 类指令的立即数左移运算。

```
1. `timescale 1ns / 1ps
2.
3. module LeftShift_2(
4.    input[31:0] in,
5.    output[31:0] out
6.    );
7.    assign out = in << 2;
8. endmodule</pre>
```

ControlUnit.v

功能:控制单元,依据指令的操作码(op)、标记符(ZERO)以及当前 CPU 状态,依据表三 控制信号、指令以及执行状态之间的相互关系,输出相匹配控制信号量。

实现思路:设计一个 CPU 当前状态的有限状态机,依据指令的操作码(op)、当前状态以及重置信号(RST),其状态在下降沿(为了避免竞争冒险)的时候发生,同时依据当前的状态、操作码(op)以及标记符(ZERO)修改并且输出控制信号。

以下为当前状态的有限状态机的代码。

以指令 addiu \$1,\$0,8 为例,在一开始执行时,状态初始化为 IF;

然后匹配到 IF 状态,下一状态置为 ID;

下一个周期匹配到 ID,由于 addiu 不属于 beq,bne,bltz,sw,lw,j,jal,jr,halt,置为 EXEAL 下一个周期匹配到 EXEAL,下一状态置为 WBAL

```
1. initial begin
        currentState = IF;
end
4.
5. //PCWre, RegWre, mWR 是写信号,一个阶段的周期不能写其他阶段的值,除了在最后可以写 PC
6. always@(negedge CLK or negedge reset) begin
7.
        if(reset == 0) begin //初始化什么也不能写
8.
            currentState <= IF;</pre>
            PCWre = 0;
9.
10.
            mWR = 0;
            IRWre = 0;
11.
12.
        end
13.
        else begin
14.
            case (currentState)
15.
                IF: begin
16.
                    currentState <= ID;</pre>
17.
                    PCWre = 0;
18.
                    mWR = 0;
19.
                    IRWre = 1;
20.
                end
                ID: begin
21.
22.
                    case (op)
23.
                        INS_BEQ, INS_BNE, INS_BLTZ: currentState <= EXEBR;</pre>
24.
                         INS_SW, INS_LW: currentState <= EXELS;</pre>
25.
                        INS_J, INS_JAL, INS_JR, INS_HALT: begin
26.
                             if (op == INS_HALT) PCWre = 0;
27.
                             else PCWre = 1;//跳转指令结束,写pc
28.
                             currentState <= IF;</pre>
29.
30.
                        default: currentState <= EXEAL;</pre>
31.
                    endcase
32.
                    IRWre = 0;
33.
                end
34.
                EXEAL:begin
35.
                    currentState <= WBAL;</pre>
36.
                end
37.
                EXELS:begin
                    currentState <= MEM;</pre>
38.
39.
                    //如果指令为 SW, mem 阶段允许写内存
40.
                    if (op == INS_SW) mWR = 1;
41.
                end
42.
                MEM:begin
                    if (op == INS_SW) begin
43.
```

```
44.
                         currentState = IF;
45.
                         //指令 sw 结束, 写 PC
                         PCWre=1;
46.
47.
                    end
48.
                    else begin
49.
                         currentState = WBL;
                         //指令 1w 的 wb 阶段写寄存器
50.
51.
                    end
52.
                    mWR = 0;
53.
                end
54.
                default: begin
55.
                    currentState <= IF;</pre>
56.
                    PCWre = 1;
57.
                end
58.
            endcase
59.
        end
60. end
```

本模块为多周期 CPU 中最重要的模块,需要注意部分信号在特定的 CPU 状态才能输出相应的使能,否则将出现错误。

```
1. `timescale 1ns / 1ps
2.
3. module ControlUnit(
4.
        input CLK,
5.
        input[5:0] op,
6.
        input zero,
7.
        input sign,
8.
        input reset,
9.
        output ExtSel,
10.
        output reg PCWre,
        output RegWre,
11.
12.
        output InsMemRW,
13.
        output[1:0] RegDst,
        output ALUSrcA,
14.
        output ALUSrcB,
15.
16.
        output[1:0] PCSrc,
17.
        output[2:0] ALUOp,
        output mRD,
18.
19.
        output reg mWR,
20.
        output reg IRWre,
21.
        output WrRegDSrc,
22.
        output DBDataSrc,
23.
        output reg[2:0] currentState//try
```

```
24.
       );
25.
       //对指令和 ALU 的操作码定义常量
       parameter INS_ADD = 6'b000000;
26.
       parameter INS_SUB = 6'b000001;
27.
       parameter INS_ADDIU = 6'b000010;
28.
29.
       parameter INS_AND = 6'b010000;
30.
       parameter INS ANDI = 6'b010001;
       parameter INS_ORI = 6'b010010;
31.
32.
       parameter INS_XORI = 6'b010011;
33.
       parameter INS_SLL = 6'b011000;
34.
       parameter INS SLTI = 6'b100110;
35.
       parameter INS_SLT = 6'b100111;
       parameter INS_SW = 6'b110000;
36.
       parameter INS_LW = 6'b110001;
37.
       parameter INS_BEQ = 6'b110100;
38.
       parameter INS BNE = 6'b110101;
39.
40.
       parameter INS_BLTZ = 6'b110110;
41.
       parameter INS_J = 6'b111000;
       parameter INS_JR = 6'b111001;
42.
       parameter INS_JAL = 6'b111010;
43.
       parameter INS_HALT = 6'b111111;
44.
45.
46.
       parameter ALU ADD = 3'b000;
47.
       parameter ALU_SUB = 3'b001;
48.
       parameter ALU_SLL = 3'b010;
49.
       parameter ALU_OR = 3'b011;
       parameter ALU_AND = 3'b100;
50.
       parameter ALU_SLTU = 3'b101;
51.
52.
       parameter ALU_SLT = 3'b110;
53.
       parameter ALU_XOR = 3'b111;
54.
       parameter[2:0] IF = 3'b000;
55.
       parameter[2:0] ID = 3'b001;
56.
57.
       parameter[2:0] EXELS = 3'b010;//lw sw
       parameter[2:0] MEM = 3'b011;
58.
       parameter[2:0] WBL= 3'b100;//lw
59.
       parameter[2:0] EXEBR = 3'b101;//beq bne bltz
60.
61.
       parameter[2:0] EXEAL = 3'b110;//Arithmetic and Logic
       parameter[2:0] WBAL = 3'b111;
62.
63.
64.
65.
66.
       initial begin
           currentState = IF;
67.
```

```
68.
       end
69.
       //PCWre, mWR 是写信号,一个阶段的周期不能写其他阶段的值,除了在最后可以写 PC 外
70.
       always@(negedge CLK or negedge reset) begin
71.
72.
            if(reset == 0) begin //初始化什么也不能写
73.
                currentState <= IF;</pre>
74.
                PCWre = 0;
75.
                mWR = 0;
                IRWre = 0;
76.
77.
            end
78.
            else begin
79.
                case (currentState)
                    IF: begin
80.
                        currentState <= ID;</pre>
81.
82.
                        PCWre = 0;
                        mWR = 0;
83.
84.
                        IRWre = 1;
85.
                    end
                    ID: begin
86.
87.
                        case (op)
                            INS_BEQ, INS_BNE, INS_BLTZ: currentState <= EXEBR;</pre>
88.
89.
                            INS_SW, INS_LW: currentState <= EXELS;</pre>
90.
                            INS J, INS JAL, INS JR, INS HALT: begin
91.
                                 if (op == INS_HALT) PCWre = 0;
                                else PCWre = 1;//跳转指令结束,写pc
92.
93.
                                currentState <= IF;</pre>
94.
                            end
95.
                            default: currentState <= EXEAL;</pre>
96.
                        endcase
97.
                        IRWre = 0;
98.
                    end
99.
                    EXEAL:begin
100.
                         currentState <= WBAL;</pre>
101.
                     end
102.
                     EXELS:begin
103.
                         currentState <= MEM;</pre>
                         //如果指令为 SW, mem 阶段允许写内存
104.
105.
                         if (op == INS_SW) mWR = 1;
106.
                     end
107.
                     MEM:begin
108.
                         if (op == INS_SW) begin
109.
                              currentState = IF;
                              //指令 sw 结束,写 PC
110.
                              PCWre=1;
111.
```

```
112.
                         end
113.
                         else begin
                             currentState = WBL;
114.
                             //指令 lw 的 wb 阶段写寄存器
115.
116.
                         end
117.
                         mWR = 0;
118.
                     end
119.
                     default: begin
120.
                         currentState <= IF;</pre>
121.
                         PCWre = 1;
122.
                     end
123.
                 endcase
124.
             end
         end
125.
         assign RegWre = currentState == WBAL || currentState == WBL || currentS
126.
   tate == ID && op == INS JAL;
127.
         assign ALUSrcA = op == INS_SLL;
128.
         assign ALUSrcB = op == INS_ADDIU || op == INS_ANDI || op == INS_ORI ||
  op == INS_XORI || op == INS_SLTI || op == INS_SW || op == INS_LW;
129.
         assign DBDataSrc = op == INS_LW;
        assign WrRegDSrc = op != INS_JAL;
130.
        assign InsMemRW = 1;
131.
132.
        assign mRD = op == INS LW;
         assign RegDst = op == INS_JAL ? 2'b00: op == INS_ADD || op == INS_SUB |
133.
   op == INS_AND || op == INS_SLT || op == INS_SLL ? 2'b10 : 2'b01;
134.
         assign ExtSel = op != INS_ANDI && op != INS_ORI && op != INS_XORI;
135.
         assign PCSrc = op == INS_J || op == INS_JAL ? 2'b11 : op == INS_JR ? 2'
   b10 : (op == INS_BEQ && zero == 1) || (op == INS_BNE && zero == 0) || (op ==
    INS_BLTZ && sign == 1) ? 2'b01 : 2'b00;
         assign ALUOp = op == INS_SUB || op == INS_BEQ || op == INS_BNE || op ==
136.
    INS_BLTZ ? ALU_SUB:
                         op == INS_SLL ? ALU_SLL:
137.
                         op == INS_ORI ? ALU_OR:
138.
139.
                         op == INS_ANDI || op == INS_AND ? ALU_AND:
                         op == INS_SLT || op == INS_SLTI ? ALU_SLT:
140.
                         op == INS_XORI ? ALU_XOR : ALU_ADD;
141.
142. endmodule
```

remove_shake.v (该文件与单周期 CPU 的文件一样,但忘记在单周期的实验报告放出来)

功能: 按键消抖

实现思路:按键抖动的接触时间是十分短,由于 basys3 开发板上本来就有时钟,可以使用开发板上的时钟在按键发生时计时,达到一定时长才认定为是按键。

```
1. `timescale 1ns / 1ps
2. module remove_shake(
3.
        input clk, key_in,
        output key out);
5.
        parameter SAMPLE_TIME = 20000;
        reg[21:0] count low;
6.
7.
        reg[21:0] count_high;
8.
        reg key_out_reg;
9.
10.
        always@(posedge clk) begin
11.
             count_low <= !key_in ? 0 : count_low + 1;</pre>
12.
             count_high <= key_in ? 0 : count_high + 1;</pre>
13.
             if(count_high == SAMPLE_TIME)
                 key_out_reg <= 1;</pre>
14.
             else if(count_low == SAMPLE_TIME)
15.
16.
                 key_out_reg <= 0;</pre>
17.
18.
        assign key_out = !key_out_reg;
19. endmodule
```

clk_slow.v (该文件与单周期 CPU 的文件一样,但忘记在单周期的实验报告放出来)功能:时钟分频模块,使得数码管有合适的刷新速度。

实现思路:与消抖思路类似,运用开发板上自带的时钟进行记录,每达到 100000 次就改变一次显示数码管。

```
    `timescale 1ns / 1ps

2.

    module clk_slow(input CLK, input Reset, output reg[3:0] AN);

        reg[16:0] hide;
4.
5.
        parameter DIVISION = 100000;
6.
        initial begin
7.
            hide <= 0;
8.
            AN <= 4'b0111;
        end
9.
        //数码管开始刷新
10.
        always@(posedge CLK) begin
11.
12.
            if(Reset == 0)begin
                hide <= 0;
13.
```

```
14.
                AN <= 4'b0000;
15.
16.
            end
17.
            else begin
                hide <= hide + 1;//分频功能
18.
19.
                if(hide == DIVISION) begin
20.
                    hide <= 0;
                    case(AN)
21.
22.
                         4'b1110:begin
23.
                             AN <= 4'b1101;
24.
                         end
25.
                         4'b0000:begin
26.
                             AN <= 4'b1101;
27.
                         end
28.
                         4'b1101:begin
29.
                             AN <= 4'b1011;
30.
                         end
31.
                         4'b1011: begin
                             AN <= 4'b0111;
32.
33.
                         4'b0111: begin
34.
                             AN <= 4'b1110;
35.
36.
                         end
37.
                    endcase
38.
                end
39.
            end
40.
        end
41. endmodule
```

display.v(该文件与单周期 CPU 的文件一样,但忘记在单周期的实验报告放出来)功能:7 段数码管显示功能模块

```
1. `timescale 1ns / 1ps
2.
3. module display(
       input[3:0] Store,
4.
5.
       input Reset,
       output reg[7:0] Out
6.
7.
        );
8.
        always@(Store or Reset)begin
9.
            if(Reset == 0) begin
                Out = 8'b01111111;
10.
11.
            end
```

```
12.
           else begin
13.
                case(Store)
14.
                    4'b0000 : Out = 8'b1100 0000; //0; '0'-亮灯, '1'-熄灯
                    4'b0001 : Out = 8'b1111_1001; //1
15.
16.
                    4'b0010 : Out = 8'b1010_0100; //2
17.
                    4'b0011 : Out = 8'b1011_0000; //3
                    4'b0100 : Out = 8'b1001 1001; //4
18.
19.
                    4'b0101 : Out = 8'b1001_0010; //5
20.
                    4'b0110 : Out = 8'b1000 0010; //6
                    4'b0111 : Out = 8'b1101_1000; //7
21.
22.
                    4'b1000 : Out = 8'b1000 0000; //8
                    4'b1001 : Out = 8'b1001 0000; //9
23.
24.
                    4'b1010 : Out = 8'b1000_1000; //A
25.
                    4'b1011 : Out = 8'b1000_0011; //b
26.
                    4'b1100 : Out = 8'b1100_0110; //C
27.
                    4'b1101 : Out = 8'b1010 0001; //d
                    4'b1110 : Out = 8'b1000_0110; //E
28.
29.
                    4'b1111 : Out = 8'b1000_1110; //F
30.
                    default: Out = 8'b0000_0000; //不亮
31.
                endcase
32.
           end
33.
       end
34. endmodule
```

4. 编写编译器,将 MIPS 汇编程序编译为二进制机器码

功能: 此步骤用于我们将要进行的测试步骤的前置功能,即产生一个测试用的二进制代码文件,然后我们就可以用它来进行测试。

实现思路: 先使用哈希表将指令名字和相应二进制码对应,再遍历将各种符号 '\$'',''('')'删去,从而使用 sstream 处理每条指令,将其放到 vector 容器里。根据每条汇编指令(已在 vector 中)的各部分的长度(例如:jal 0x0000050 我看作长度为 2,slt \$8,\$13,\$1 我看作长度为 4)进行 case 的分类,再通过条件判断语句确认是哪条指令,再根据该指令把已经 push 到 vector 容器的数字变成相应的 rs、rt、rd、immediate 等。

```
    #include <fstream>
    #include <unordered_map>
    #include <string>
    #include <vector>
    #include <bitset>
    using namespace std;
    #define BINSTR(str, len) (bitset<len>(stoi(str, nullptr, 0)).to_string())
```

```
10. string complier(string str);
11.
12. int main() {
        ifstream fin("test.asm");
13.
14.
        ofstream fout("input.txt");
15.
        string str;
        while (getline(fin, str)) {
16.
17.
            str = complier(str);
18.
            for (int i = 0; i < str.size(); ++i) {</pre>
19.
                fout << str[i];</pre>
20.
                if (i % 8 == 7) {
                    fout << ' ';
21.
22.
23.
            }
24.
            fout << '\n';
25.
26.
        return 0;
27. }
28.
29. string complier(string str) {
        static unordered_map<string, string> mp{
30.
            {"add", "000000"},
31.
32.
            {"sub", "000001"},
33.
            {"addiu", "000010"},
            {"and", "010000"},
34.
35.
            {"andi", "010001"},
36.
            {"ori", "010010"},
            {"xori", "010011"},
37.
38.
            {"sll", "011000"},
            {"slti", "100110"},
39.
            {"slt", "100111"},
40.
            {"sw", "110000"},
41.
            {"lw", "110001"},
42.
43.
            {"beq", "110100"},
            {"bne", "110101"},
44.
45.
            {"bltz", "110110"},
            {"j", "111000"},
46.
47.
            {"jr", "111001"},
            {"jal", "111010"},
48.
            {"halt", "111111"}
49.
50.
        };
51.
        for (auto & c : str) {
            if (c == '$' || c == '(' || c == ')' || c == ',') {
52.
                c = ' ';
53.
```

```
54.
55.
       }
56.
       vector<string> vec_str;
57.
       istringstream iss(str);
       while (iss >> str) {
58.
59.
            vec_str.push_back(str);
60.
        switch (vec_str.size())
61.
62.
63.
        case 0:
64.
            return "";
65.
            break;
66.
            str = mp[vec_str[0]] + string(26, '0');
67.
68.
            break;
69.
        case 2:
70.
            str = mp[vec_str[0]];
71.
            if (vec_str[0] == "jr") {
                str += BINSTR(vec_str[1], 5) + string(21, '0');
72.
73.
            }
74.
            else {
75.
                str += bitset<26>(stoi(vec_str[1], nullptr, 0) >> 2).to_string()
76.
77.
            break;
78.
        case 3:
            str = mp[vec_str[0]] + BINSTR(vec_str[1], 5) + string(5, '0') + BINS
   TR(vec_str[2], 16);
80.
            break;
       case 4:
81.
            str = mp[vec_str[0]];
82.
            if (vec_str[0] == "sw" || vec_str[0] == "lw") {
83.
                str += BINSTR(vec_str[3], 5) + BINSTR(vec_str[1], 5) + BINSTR(ve
84.
   c_str[2], 16);
85.
            }
            else if (vec_str[0] == "sll") {
86.
                str += string(5, '0') + BINSTR(vec_str[2], 5) + BINSTR(vec_str[1
87.
   ], 5) + BINSTR(vec_str[3], 5) + string(6, '0');
88.
            else if (vec_str[0] == "beq" || vec_str[0] == "bne") {
89.
90.
                str += BINSTR(vec_str[1], 5) + BINSTR(vec_str[2], 5) + BINSTR(ve
   c_str[3], 16);
91.
            else if (vec_str[0].find('i') != vec_str[0].npos) {
92.
```

```
93.
                str += BINSTR(vec_str[2], 5) + BINSTR(vec_str[1], 5) + BINSTR(ve
    c_str[3], 16);
94.
            }
            else {
95.
                str += BINSTR(vec_str[2], 5) + BINSTR(vec_str[3], 5) + BINSTR(ve
96.
   c_str[1], 5) + string(11, '0');
97.
98.
        default:
99.
            break;
100.
         }
101.
         return str;
102. }
```

运行该编译器的结果展示如下:



5. 多周期 CPU 功能测试

首先,将测试用的指令读入,然后进行仿真检验。

测试指令转换如下表:

		指令代码					
地址	汇编程序	op(6)	rs(5)	rt(5)	rd(5)/immediate	16 进制数代码	
					(16)		
0x00000000	addiu \$1,\$0,8	000010	00000	00001	0000 0000 0000 1000	=	08010008
0x00000004	ori \$2,\$0,2	010010	00000	00010	0000 0000 0000 0010	=	48020002
0x00000008	xori \$3, \$2 ,8	010011	00010	00011	0000 0000 0000 1000	=	4c430008
0x0000000C	sub \$4, \$3 ,\$1	000001	00011	00001	0010 0000 0000 0000	=	04612000

0x00000010	and \$5, \$4 ,\$2	010000	00100	00010	0010 1000 0000 0000	=	40822800
0x00000014	sll \$5,\$5,2	011000	00000	00101	0010 1000 0000 0000		60052800
0x00000018	beq \$5,\$1,-2(=,转 14)	110100	00101	00001	1111 1111 1111 1110	=	d052fffe
0x0000001C	jal 0x0000050	111010	00000	00000	0000 0000 0001 0100	=	e8000014
0x00000020	slt \$8,\$13,\$1	100111	01101	00001	0100 0000 0000 0000	=	9da14000
0x00000024	addiu \$14,\$0,-2	000010	00000	01110	1111 1111 1111 1110	=	080efffe
0x00000028	slt \$9,\$8,\$14	100111	01000	01110	0100 1000 0000 0000	=	9d0e4800
0x0000002C	slti \$10,\$9,2	100110	01001	01010	0000 0000 0000 0010	=	992a0002
0x00000030	slti \$11, <mark>\$10,</mark> 0	100110	01010	01011	0000 0000 0000 0000	=	994b0000
0x00000034	add \$11, \$11 ,\$10	000000	01011	01010	0101 1000 0000 0000	=	016a5800
0x00000038	bne \$11,\$2,-2 (≠, 转	110101	01011	00010	1111 1111 1111 1110		d562fffe
	34)	110101	01011	00010	1111 1111 1111 1110	=	d302iile
0x0000003C	addiu \$12,\$0,-2	000010	00000	01100	1111 1111 1111 1110	=	080cfffe
0x00000040	addiu \$12,\$12,1	000010	01100	01100	0000 0000 0000 0001	=	098c0001
0x00000044	bltz \$12,-2 (<0,转	110110	01100	00000	1111 1111 1111 1110		d980fffe
	40)	110110	01100	00000	1111 1111 1111 1110	=	asoune
0x00000048	andi \$12,\$2,2	010001	00010	01100	0000 0000 0000 0010	=	444c0002
0x0000004C	j 0x000005C	111000	00000	00000	0000 0000 0000 0000	=	e0000000
0x00000050	sw \$2,4(\$1)	110000	00001	00010	0000 0000 0000 0100	=	c0220004
0x00000054	lw \$13,4(\$1)	110001	00001	01101	0000 0000 0000 0100	=	c42d0004
0x00000058	jr \$31	111001	11111	00000	0000 0000 0000 0000	=	e7e00000
0x0000005C	halt	111111	00000	00000	000000000000000	=	FC000000

表 4 测试指令转换表


注:上表 4 中的指令转化除了用于检验多周期 CPU 的功能是否正常外,还用来检验前面实现的编译器功能是否正常。


sim.v 仿真模块,给一个时钟信号给 mCPU


- `timescale 1ns / 1ps
- 2.
- 3. module sim;
- 4. reg CLK;
- 5. reg Reset;
- 6. wire[31:0] CurPC, nextAddr, instcode, IRInstruction, ADROut, BDROut, DBD ROut, ALUoutDROut, WriteData, Reg1Out, Reg2Out, Reg31, ALU_Input_A, ALU_Input_B;
- wire[4:0] WriteRegAddr;
- wire[2:0] currentState;
- 9. mCPU multipleCPU(CLK, Reset, CurPC, nextAddr, instcode, IRInstruction, A DROut, BDROut, DBDROut, ALUoutDROut, Reg1Out, Reg2Out, Reg31, ALU_Input_A, A LU_Input_B, WriteData, WriteRegAddr, currentState);


```
10. initial begin
11.     CLK = 1;
12.     Reset = 0;
13.     #1;
14.     Reset = 1;
15.     forever #50 CLK = !CLK;
16.     end
17. endmodule
```

仿真波形如下图所示:










		4, 701.	070 ns																							
Name	Value	4, 700	ns	4,800	ns	4,900	ns	5,000	ns	5, 10) ns	5, 200	ns	5, 3	300 ns	5, 400	ns	5, 5	00 ns	5	,600	າຣ	5, 700	ns	5,800	ns
₩ CLK	1																									
↓ Reset	1																									
> W CurPC[31:0]	00000020			00000020					X	00000024							00000028									
> w nextAddr[31:0]	00000024			00000024					χ	00000028							0000002c									
> W instcode[31:0]	9da14000			9da14000						080efffe						X				9d0e4800						
> WIRInstruction[31:0]	e7e00000	e7e0	0000	9da14000						080efffe												g	9d0e4800			
> W ADROut[31:0]	00000020	0000	0020	00000002						00000000												a	00000001			
> W BDROut[31:0]	00000000	0000	0000	X	00000008						00000000					X					fffffffe					
> W DBDROut[31:0]	00000020	0000	00020	0000	0000000 00000001					00000000			fffffffe			, , , , , , , , , , , , , , , , , , ,				00000000						
> WALUoutDROut[31:0]	00000020	0000	00020	0000	000000 00000001						00000000				fffffffe					00000000)		
> W Reg1Out[31:0]	00000002				0000002					X		00000000					<u> </u>				0000001					
> W Reg2Out[31:0]	00000008				00000008				χ	00000000										fffffffe						
> W Reg31[31:0]	00000020	0000020																								
> W ALU_Input_A[31:0]	00000020	0000	0020	0000002						00000000									00000001							
> W ALU_Input_B[31:0]	00000000	0000	0000	00000008					X	fff								ffffe								
> w WriteRegAddr[4:0]	08			08				$X \subset$	0e										09							
> w WriteData[31:0]	00000020	0000	0020	0000	0000	00000001				00000000			fffffffe			fffe	: X			00000000						
> w currentState[2:0]	0	0	X	1	(6	,		7	X	0	X	1	X	6	X		X	0		1			6	X	7	(o





6. 对各个指令执行过程详解



addiu \$1,\$0,8


该指令执行 4 个时钟周期,分别对应状态转换图中的 000->001->110->111 四个状态;

000(IF):当前 PC 值为 00; 下条指令地址为 04;

001(ID):Rs 寄存器为 00, 值为 00(ADROut); Imm 值为 08;

110(EXE): ALU_A、ALU_B 分别来自 rs, imm; 结果为 08(ALUoutDROut)

111(WB): 写回寄存器 rt 为 01, 值为 08(WriteData);



ori \$2,\$0,2


该指令执行 4个时钟周期,分别对应状态转换图中的 000->001->110->111 四个状态;

000(IF):当前 PC 值为 04; 下条指令地址为 08;

001(ID):Rs 寄存器为 00, 值为 00(ADROut);

110(EXE): ALU_A、ALU_B 分别来自 rs, imm; 结果为 02(ALUoutDROut)

111(WB): 写回寄存器 rt 为 02, 值为 02(WriteData);



xori \$3,\$2,8


该指令执行 4 个时钟周期,分别对应状态转换 图中的 000->001->110->111 四个状态;

000(IF):当前 PC 值为 08; 下条指令地址为 0c;

001(ID):Rs 寄存器为 02, 值为 02(ADROut);

110(EXE): ALU_A、ALU_B 分别来自 rs, imm; 结果为 0a(ALUoutDROut)

111(WB): 写回寄存器 rt 为 03, 值为 0a(WriteData);



sub \$4,\$3,\$1


该指令执行 4 个时钟周期,分别对应状态转换图中的 000->001->110->111 四个状态;

000(IF):当前 PC 值为 0c; 下条指令地址为 10;

001(ID):Rs 寄存器为 03, 值为 0a(ADROut); Rt 寄存器为 01, 值为 08(BDROut);

110(EXE): ALU_A、ALU_B 分别来自 rs, rt; 结果为 02(ALUoutDROut)

111(WB): 写回寄存器 rd 为 04, 值为 02(WriteData);



and \$5,\$4,\$2


该指令执行 4 个时钟周期,分别对应状态转换图中的 000->001->110->111 四个状态;

000(IF):当前 PC 值为 10; 下条指令地址为 14;

001(ID):Rs 寄存器为 04, 值为 02(ADROut); Rt 寄存器为 02, 值为 02(BDROut);

110(EXE): ALU_A、ALU_B 分别来自 rs, rt; 结果为 02(ALUoutDROut)

111(WB): 写回寄存器 rd 为 05, 值为 02(WriteData);



sll \$5,\$5,2


该指令执行 4个时钟周期,分别对应状态转换图中的 000->001->110->111 四个状态;

000(IF):当前 PC 值为 14; 下条指令地址为 18;

001(ID):Rt 寄存器为 05, 值为 02(ADROut); sa 值为 02(BDROut);

110(EXE): ALU_A、ALU_B 分别来自 rt, ra; 结果为 08(ALUoutDROut)

111(WB): 写回寄存器 rd 为 05, 值为 08(WriteData);




beg \$5,\$1,-2(=,转 14)

该指令执行 3 个时钟周期,分别对应状态转换图中的 000->001->101 三个状态;

000(IF):当前 PC 值为 18;

001(ID):Rs 寄存器为 05, 值为 08(ADROut); Rt 寄存器为 01, 值为 08(BDROut); Imm 值为-2;

101(EXE): ALU_A、ALU_B 分别来自 rs, rt; 结果为-08(ALUoutDROut) 所以下条指令地址为 14(1c-08=14)



sll \$5,\$5,2


该指令执行 4 个时钟周期, 分别对应状态 转换图中的 000->001->110->111 四个状态;

000(IF):当前 PC 值为 14; 下条指令地址为 18;

001(ID):Rt 寄存器为 05, 值为 08(ADROut); sa 值为 02(BDROut);

110(EXE): ALU_A、ALU_B 分别来自 rt, ra; 结果为 20(ALUoutDROut)

111(WB): 写回寄存器 rd 为 05, 值为 20(WriteData);




beq \$5,\$1,-2(=,转 14)

该指令执行 3 个时钟周期,分别对应状态转换图中的 000->001->101 三个状态;

000(IF):当前 PC 值为 18; 下条指令地址为 1c

001(ID):Rs 寄存器为 05, 值为 20(ADROut); Rt 寄存器为 01, 值为 08(BDROut);

101(EXE): ALU_A、ALU_B 分别来自 rs, rt;




jal 0x0000050

该指令执行 2 个时钟周期,分别对应状态转换图中的 000->001 两个状态;

000(IF):当前 PC 值为 18;

001(ID):下条指令地址为 1c



sw \$2,4(\$1)


该指令执行 4 个时钟周期,分别对应状态转换图中的 000->001->010->011 四个状态;

000(IF):当前 PC 值为 50; 下条指令地址为 54;

001(ID):Rs 寄存器为\$1, 值为 08(ADROut); imm 值为 04;

010(EXE): ALU_A、ALU_B 分别来自 rs, imm; 结果为 0c(ALUoutDROut)

011(MEM): 将寄存器 rt \$2 的值 2 存进 DAddr(ALUoutDROut) = 0c 里。



lw \$13,4(\$1)

该指令执行 5 个时钟周期, 分别对应状态转换图中的 000->001->010->011->100 五个状态;


000(IF):当前 PC 值为 54; 下条指令地址为 58:

001(ID):Rs 寄存器为 01, 值为 08(ADROut); imm 值为 04;

010(EXE): ALU_A、ALU_B 分别来自 rt, imm; 结果为 0c(ALUoutDROut)

011(MEM): 读取 DataMem 值为 00(DBDROut);

100(WB): 写回寄存器 rt 为 0d, 值为 00(WriteData);




jr \$31

该指令执行 2 个时钟周期,分别对应状态 转换图中的 000->001 两个状态;

000(IF):当前 PC 值为 50;

001(ID):Rs 寄存器为\$31, 值为20(ADROut);

下条指令为20



slt \$8,\$13,\$1

该指令执行 4 个时钟周期, 分别对应状态 转换图中的 000->001->110->111 四个状态;

000(IF):当前 PC 值为 20; 下条指令地址为 24;

001(ID):Rs 寄存器为13,值为02(ADROut); Rt 寄存器为01,值为08(BDROut);

110(EXE): ALU_A、ALU_B 分别来自 rs, rt; 结果为 01(ALUoutDROut)

111(WB): 写回寄存器 rd 为 08, 值为 01(WriteData);



addiu \$14,\$0,-2


该指令执行 4 个时钟周期, 分别对应状态 转换图中的 000->001->110->111 四个状态;

000(IF):当前 PC 值为 24; 下条指令地址为 28;

001(ID):Rs 寄存器为 00,值为 00(ADROut); Imm 值为-2;

110(EXE): ALU_A、ALU_B 分别来自 rs, imm; 结果为-2(ALUoutDROut)

111(WB): 写回寄存器 rt 为 0e, 值为-2(WriteData);



slt \$9,<mark>\$8,</mark>\$14

该指令执行 4 个时钟周期,分别对应状态转换图中的 000->001->110->111 四个状态;


000(IF):当前 PC 值为 28; 下条指令地址为 2c;

001(ID):Rs 寄存器为 08,值为 01(ADROut);

Rt 寄存器为 14, 值为-2(BDROut);

110(EXE): ALU_A、ALU_B 分别来自 rs, rt; 结果为 00(ALUoutDROut)

111(WB): 写回寄存器 rd 为 09, 值为 00(WriteData):



slti \$10,\$9,2

该指令执行 4 个时钟周期,分别对应状态转换图中的 000->001->110->111 四个状态;

000(IF):当前 PC 值为 2c; 下条指令地址为 30;

001(ID):Rs 寄存器为 09, 值为 00(ADROut);

imm 值为 02(Ext_Imm);

110(EXE): ALU_A、ALU_B 分别来自 rs, imm; 结果为 01(ALUoutDROut)

111(WB): 写回寄存器 rt 为 10, 值为 01(WriteData);



slti \$11,\$10,0

该指令执行 4 个时钟周期, 分别对应状态 转换图中的 000->001->110->111 四个状态;


000(IF):当前 PC 值为 30; 下条指令地址为 34;

001(ID):Rs 寄存器为 10,值为01(ADROut);

imm 值为 00(Ext_Imm);

110(EXE): ALU_A、ALU_B 分别来自 rs, imm; 结果为 00(ALUoutDROut)

111(WB): 写回寄存器 rt 为 11, 值为 00(WriteData);



add \$11,**\$11**,\$10

该指令执行 4 个时钟周期, 分别对应状态转换图中的 000->001->110->111 四个状态;


000(IF):当前 PC 值为 34; 下条指令地址为 38;

001(ID):Rs 寄存器为 11,值为 00(ADROut);

Rt 寄存器为 10, 值为 01(BDROut);

110(EXE): ALU_A、ALU_B 分别来自rs, rt; 结果为 01(ALUoutDROut)

111(WB): 写回寄存器 rd 为 11, 值为 01(WriteData):



bne \$11,\$2,-2 (≠,转 34)


该指令执行 3 个时钟周期,分别对应状态转换图中的 000->001->101 三个状态;

000(IF):当前 PC 值为 38;

001(ID):Rs 寄存器为 11,值为 01(ADROut);

Rt 寄存器为 02, 值为 01(BDROut); Imm 值为-2;

101(EXE): ALU_A、ALU_B 分别来自rs, rt; 结果为 00(ALUoutDROut) 下条指令地址为 34



add \$11,\$11,\$10

该指令执行 4 个时钟周期,分别对应 状态转换图中的 000->001->110->111 四个状态;


000(IF):当前 PC 值为 34;


001(ID):Rs 寄存器为 11,值为 01(ADROut);

Rt 寄存器为 10, 值为 01(BDROut); 下条指令地址为 38;

110(EXE): ALU_A、ALU_B 分别来自 rs, rt; 结果为 02(ALUoutDROut)

111(WB): 写回寄存器 rd 为 11, 值为 02(WriteData);





bne **\$11**,\$2,-2 (≠,转 34)

该指令执行 3 个时钟周期,分别对应 状态转换图中的 000->001->101 三个 状态;

000(IF):当前 PC 值为 38;

001(ID):Rs 寄存器为 11, 值为 02(ADROut):

Rt 寄存器为 02, 值为 01(BDROut); Imm 值为-2;

101(EXE): ALU_A、ALU_B 分别来自 rs, rt; 结果为 01(ALUoutDROut)下条指令地址为 3c



addiu \$12,\$0,-2


该指令执行 4 个时钟周期, 分别对应 状 态 转 换 图 中 的 000->001->110->111 四个状态;

000(IF):当前 PC 值为 3c; 下条指令地址为 40;

001(ID):Rs 寄存器为 00,值为 00(ADROut); Imm 值为-2;

110(EXE): ALU_A、ALU_B 分别来自 rs, imm; 结 果 为-2(ALUoutDROut)

111(WB): 写回寄存器 rt 为 0c, 值为-2(WriteData)



addiu \$12,\$12,1

该指令执行 4 个时钟周期, 分别对应 状态 转换图中的000->001->110->111 四个状态;

000(IF):当前 PC 值为 40; 下条指令地址为 44;

001(ID):Rs 寄存器为 12,值为-2(ADROut); Imm 值为1;

110(EXE): ALU_A、ALU_B 分别来自 rs, imm; 结 果 为-1(ALUoutDROut)

111(WB): 写回寄存器 rt 为 0c, 值为-1(WriteData)



bltz \$12,-2 (<0.转 40)


该指令执行3个时钟周期,分别对应状态转换图中的000->001->101三个状态;

000(IF):当前 PC 值为 44;

001(ID):Rs 寄存器为 12, 值为-1(ADROut);

Rt 寄存器为 00, 值为 00(BDROut); Imm 值为-2;

101(EXE): ALU_A、ALU_B 分别来 自 rs, rt; 结 果 为00(ALUoutDROut) 下条指令地址为 40



addiu \$12,\$12,1

该指令执行 4 个时钟周期, 分别对应 状态 转换图中的000->001->110->111 四个状态;


000(IF):当前 PC 值为 40; 下条指令地址为 44;


001(ID):Rs 寄存器为 12, 值为-1(ADROut);

Imm 值为 1;

110(EXE): ALU_A、ALU_B 分别来 自 rs, imm; 结 果 为00(ALUoutDROut)

111(WB): 写回寄存器 rt 为 0c, 值为 00(WriteData)





bltz \$12,-2 (<0,转 40)


该指令执行3个时钟周期,分别对应状态转换图中的000->001->101三个状态:


000(IF):当前 PC 值为 44; 下条指令地址为 48

001(ID):Rs 寄存器为 12, 值为 00(ADROut):

Rt 寄存器为 00, 值为 00(BDROut); Imm 值为-2;

101(EXE): ALU_A、ALU_B 分别来 自 rs, rt; 结 果 为00(ALUoutDROut)





andi \$12,\$2,2


该指令执行 4 个时钟周期,分别对 应 状 态 转 换 图 中 的 000->001->110->111 四个状态;

000(IF):当前 PC 值为 48; 下条指令地址为 4c;

001(ID):Rs 寄存器为 02, 值为 02(ADROut); Imm 值为 2;

110(EXE): ALU_A、ALU_B 分别来 自 rs, imm; 结果为02(ALUoutDROut)

111(WB): 写回寄存器 rt 为 0c, 值为 02WriteData)




j 0x000005C

该指令执行 2 个时钟周期,分别对应状态转换图中的 000->001两个状态;

000(IF):当前 PC 值为 4c;

001(ID):下条指令地址为5c



halt

该指令执行 2 个时钟周期,分别对应状态转换图中的 000->001两个状态;


000(IF):当前 PC 值为 5c;


001(ID):下条指令地址为 60,但 是一直读不到下条指令,所以程 序暂停;

7. 烧写开发板之后功能展示


(一) addiu \$1,\$0,8

状态为 000(IF, 下图的右三位): 当前 PC 为 00, 下条指令地址为 04







状态为 001(ID, 下图的右三位):



此时 rs 为 00, 值为 00; rt 为 01, 值为 00(因为还没有写回值)







状态为 110(EXE, 下图的右三位):





此时 rs,rt 的值都还未发生改变;






状态为 111(WB, 下图的右三位): 此时写回 rt 是 01,DBDROut 与 WriteData 都为 08;







(二) sub \$4,**\$3**,\$1

状态为 000(IF, 下图的右三位): 当前 PC 为 0c, 下条指令地址为 10;







状态为 001(ID, 下图的右三位):





此时 rs 为 03, 值为 0a(ADROut); rt 为 01, 值为 08(BDROut)







状态为 110(EXE, 下图的右三位):










状态为 111(WB, 下图的右三位): 此时写回 rd 是 04,DBDROut 与 WriteData 都为 02






(三) beq \$5,\$1,-2(=,转14) 000(IF, 下图的右三位):当前 PC 值为 18;







状态为 001(ID, 下图的右三位):




此时 rs 为 05, 值为 08(ADROut);

Rt 为 01, 值为 00(实际为 08) 因为显示 rt 值用的是 IRInstruction 上升沿触 发,而 IRInstruction 与 ADROut 输出不同步, 所以要在下一个周期才能看到值为 08








状态为 101(EXE, 下图的右三位):



根据上个周期的说明,此时 rt 显示值为 08; Rs 没有发生改变;










运行得到下条指令地址为 14


(四) jal 0x0000050 000(IF, 下图的右三位):当前 PC 值为 1c







状态为 001(ID, 下图的右三位):下条指令地址为 50






(五) **bltz** \$12,-2 (<**0**,转 40) 000(IF, 下图的右三位):当前 PC 值为 44







状态为 001(ID, 下图的右三位):




此时此时 rs 为 0c, 值为 ff(ADROut); Rt 为 00, 值为 00(BDROut)







状态为 101(EXE, 下图的右三位):



根据上个周期的说明,此时 rt 显示值为 08; Rs 没有发生改变;







运行得到下条指令地址为 40

四、 实验心得

在本次实验中,因为有了单周期 CPU 的铺垫,在实现多周期 CPU 的时候的确省去了一些麻烦,很多文件都可以直接用单周期 CPU 的文件,但在实验过程中还是遇到了一些问题。这些问题有一部分是由于竞争冒险产生的,还有一些是一时的大意,打错了字符或者是信号的变化写错了…都会产生极大的麻烦。

在 Hard_CPU.v 中,由于使用了单周期 CPU 的代码,后面再完善多周期 CPU 的时候,忘记了改显示模式部分内容,导致 3'b000 等代码都是 2'b000,更难受的 VIVADO 没有报错,这就导致了一直做到烧完板子之后发现有问题,回来找了很久才发现是这里出了问题。在 mCPU.v 中,也是由于使用单周期 CPU 部分的代码,导致忘记在多周期 CPU 中使用的是 instcode 来给包括 RegisterFile.v,Extend.v 在内的多个文件模块都使用了 inscode,但 实际上应该使用 IRInstruction,这导致包括 beq,bne,bltz 等指令在内的多条指令都产生了非常迷惑的行为,并且符号扩展也在 IF 阶段就已经开始了,这个 bug 也是找了很久才发现。

除了上面我们的个人问题之外,模板上有些问题也是让人哭笑不得。有数条指令在单周期的文档和多周期的文档中竟然是不一样的(例如 and 在单周期的文档是 010001,在多周期的文档是 010000),导致在修改单周期的 CU 模块变成多周期的 CU 模块时一脸懵逼。

不过在花费很多心思完成这个实验后,也明显地感觉到我们对 CPU 的了解进一步加深。 虽然 dubug 的时间比写 bug 的时间长了数倍,但在 debug 的过程中不断发现自己对多周期 CPU 的认识误区,也是收获良多的。在最后验证了正确性的一刻,自己也有完成一个小工程的成就感,想必以后在学术研究课题抑或是工程得到完成也会有这样的感觉吧。

既更深入了解了CPU,又增强了自己对事物钻研的耐心,更重要的是这次实验又提高了我们对计组的兴趣!