

گزارش کد سوال ۷

برای خواسته های سوال، ۴ ماژول طراحی شده است:

- Register file: این ماژول حاوی ۴ رجیستر ۵۱۲ بیتی به منظور انجام عملیات های ALU است و به آن متصل می شود.
- Memory: این ماژول یک مموری با ۵۱۲ بیت عمق و ۳۲ بیت عرض به ما می دهد که قابلیت خواندن ۱۶ بلاک همزمان را دارد
- ALU: این ماژول، محاسبات را انجام می شود، ورودی هایش را از RF می گیرد و خروجی خود را نیز به آن برمیگرداند.
- CPU: این ماژول هم متصل کننده ی تمام این ماژول هاست و مسئول انجام عملیات های مورد نظر است با توجه به دستورات داده شده.

حال تک تک این ماژول ها را از نزدیک مقایسه می کنیم.

Register File

```
1 module Register_file #(
2     parameter n=512
3 ) (
4     input wire clk,
5     input wire [n-1:0] input_data1, input_data2,
6     input wire [1:0] instruction, r_in,
7     output reg [n-1:0] output_data, A1, A2, A3, A4
8 );
```

این ماژول شامل یک پارامتر ورودی که سایز ورودی ها را می گوید و همچنین، کلاک، ورودی ها و همچنین دستور مورد نظر و رجیستر مقصد را می گیرد و دیتای خروجی و رجیستر های A1~A4 را به عنوان خروجی در نظر می گیرد.

```
1 localparam LOADD = 2'b11,
2 LOADD2 = 2'b10,
3 LOADS = 2'b00,
4 OUTR = 2'b01;
```

پارامتر های محلی نیز برای تمیز تر شدن کد تعریف کرده ایم که حالات مختلف instruction را پوشش می دهند.

```

1      always @(negedge clk) begin
2          if (instruction[1]) begin
3              A3 <= input_data1;
4              A4 <= input_data2;
5          end
6          else if (instruction == LOADS) begin
7              case (r_in)
8                  2'b00: A1 = input_data1;
9                  2'b01: A2 = input_data1;
10                 2'b01: A3 = input_data1;
11                 2'b11: A4 = input_data1;
12             endcase
13         end
14     end
15

```

در این ماژول دو حلقه ی اصلی داریم، یکی برای ورودی ها و یکی برای خروجی، این حلقه برای مقدار دهی رجیسترها بر اساس instruction و r_in است.

```

1      always @(posedge clk) begin
2          if (instruction == OUTF) begin
3              case (r_in)
4                  2'b00: output_data = A1;
5                  2'b01: output_data = A2;
6                  2'b10: output_data = A3;
7                  2'b11: output_data = A4;
8              endcase
9          end
10     end

```

این نیز حلقه ی مربوط به مقدار دهی خروجی است.

```

1 module ALU #(
2     parameter n=512
3 )(
4     input opcode,
5     input wire [n-1:0] input_data1, input_data2,
6     output wire [n-1:0] output_data1, output_data2
7 );

```

این ماژول مسئولیت محاسبات را به عهده دارد، پارامتر n که سایز ورودی است را می گیرد، و سپس opcode که مشخص کننده ی عملیات است و همچنین ورودی ها را می گیرد و خروجی را به صورت high bit و low bit خروجی می دهد.

```

1 genvar i;
2 generate
3     for (i = 0; i < 16; i = i + 1) begin
4         assign {output_data2[32*i +: 32], output_data1[32*i +: 32]}
5             = opcode ?
6                 $signed(input_data1[32*i +: 32]) + $signed(input_data2[32*i +: 32])
7                 : $signed(input_data1[32*i +: 32]) * $signed(input_data2[32*i +: 32]);
8     end
9 endgenerate

```

در این ماژول از یک حلقه ی genvar استفاده شده است تا به ازای هر ۱۶ بیت ورودی، بخش پردازش محاسبات را در output_data2 بریزد و بخش کم ارزش در output_data1

Memory

```
1 module Memory_Unit (  
2     input wire clk, rst, write_enable, output_enable,  
3     input wire [4:0] address,  
4     input wire [511:0] input_data,  
5     output reg [511:0] output_data  
6 );
```

این ماژول از یک فایل مموری استفاده می کند تا حافظه ی ۵۱۲ در ۳۲ را برای ما نگهداری کند. ورودی های آن نیز به شرح تصویر است.

```
1     reg [31:0] memory [0:511];  
2     wire [8:0] shift_address;  
3     integer i;  
4  
5     assign shift_address = address << 4;
```

در این ماژول یک آرایه از خانه های ۳۲ بیتی داریم، به همراه آدرس های ۹ بیتی، با این تفاوت که فقط ۵ بیت از ورودی گرفته می شود زیرا ماژول این قابلیت را دارد که ۱۶ خانه ی متوالی را خروجی دهد، پس یک شیفت به چپ نیز مشاهده می شود.

```

1 initial begin
2     $readmemh("input_memory.txt", memory);
3 end

```

این بلاک، مقدار دهی اولیه ی رجیستر ها را بر عهده دارد که از فایل می خواند.

```

1 always @(posedge clk or negedge rst) begin
2     if (~rst)
3         output_data <= {512{1'b0}};
4     else
5         if (output_enable)
6             for (i = 0; i < 16; i = i + 1)
7                 output_data[(32*i) +: 32] = memory[shift_address + i];
8 end

```

در این حلقه، در لبه ی بالارونده ی کلاک، مقدار خروجی مشخص شده توسط آدرس در output_data قرار می گیرد.

```

1 always @(negedge clk) begin
2     if (write_enable) begin
3         for (i = 0; i < 16; i = i + 1)
4             memory[shift_address + i] = input_data[(32*i) +: 32];
5         $writememh("output_memory.txt", memory);
6     end
7 end

```

و این بخش نیز در لبه ی پایین رونده ی کلاک عملیات نوشتن در مموری و فایل را انجام می دهد.

```

1 module CPU(
2     input clk,
3     input [8:0] instruction
4 );

```

ماژول CPU نیز، ماژولی است که تمام ماژول های بالاتر توضیح داده شده درون آن به همدیگر متصل شده اند.

```

1 wire [511:0] A [0:3];
2 wire [511:0] temp_array [0:6];
3 wire [1:0] inst, r1;
4 wire [4:0] addr;
5 wire write_enable, output_enable;
6
7 assign inst = instruction[8:7];
8 assign r1 = instruction[6:5];
9 assign addr = instruction[4:0];
10
11 assign write_enable = ~instruction[8] & instruction[7];
12 assign output_enable = ~instruction[8] & ~instruction[7];
13 assign temp_array[0] = instruction[8] ? temp_array[2] : temp_array[5];
14 assign temp_array[1] = instruction[8] ? temp_array[3] : temp_array[1];
15
16 Register_file #(n(512)) register_file (.clk(clk), .in(inst), .r_in(r1),
17     .A1(A[0]), .A2(A[1]), .A3(A[2]), .A4(A[3]),
18     .input_data1(temp_array[0]), .input_data2(temp_array[1]),
19     .output_data(temp_array[4]));
20
21 ALU #(n(512)) alu (.input_data1(A[0]), .input_data2(A[1]),
22     .opcode(~instruction[7]), .output_data1(temp_array[2]), .output_data2(temp_array[3]));
23
24 Memory_Unit memory_unit(.write_enable(write_enable), .output_enable(output_enable), .clk(clk),
25     .address(addr), .output_data(temp_array[5]), .input_data(temp_array[4]));

```

این ماژول مقدار زیادی سیم دارد برای اتصال های داخلی از مموری به RF و ALU، تمامی این سیم ها باید ۵۱۲ بیتی باشند، همچنین برای شکستن دستور به بخش های مختلف، سیم های inst, r1 و addr در نظر گرفته شده اند. سیم های write_enable, output_enable نیز سیگنال های کنترلی مدار هستند که همینجا محاسبه می شوند و در آخر نیز بر اساس دستور تصمیم گرفته می شود که به سیم های temp_array چه سیمی متصل شود.

پایین تر نیز متصل شدن ماژول ها به یکدیگر مشاهده می شود.