

МОНГОЛ УЛСЫН ИХ СУРГУУЛЬ ХЭРЭГЛЭЭНИЙ ШИНЖЛЭХ УХААН, ИНЖЕНЕРЧЛЭЛИЙН СУРГУУЛЬ ЭЛЕКТРОНИК, ХОЛБООНЫ ИНЖЕНЕРЧЛЭЛИЙН ТЭНХИМ

Махбалын Бүрэнзаяа

RISC процессорын HDL гүйцэтгэл

Компьютер зохион байгуулалт бие даалт

Улаанбаатар хот 2024 оны 2 сар

RISC процессорын HDL гүйцэтгэл

Махбал Бүрэнзаяа Электроник Электроник холбооны инжинерчлэлмйн тэнхим Мэдээллийн Технологи, Электроникийн Сургууль bvrnee1009@gmail.com

Хураангуй — Энэхүү бие даалтын ажлаар нь MIPS 32 битийн процессорын соге дизайныг HDL - ээр гүйцэтгэнэ. Нэг циклт 32 битийн процессорын соге дизайныг гаргаж туршиж үзсэн. 5 pipeline stage - тэй болгож ажиллагааг сайжруулан, өгөгдөл болон удирдлагын хязгаарлалтуудыг шийдвэрлэн, гарсан үр дүнг харьцуулан туршилт хийж гүйцэтгэсэн.

Tynxyyp yz — Reduced Instruction Set Computer (RISC), Microprocessor without Interlocked Pipelined Stages (MIPS), Instruction Set Design (ISD), Verilog.

І. УДИРТГАЛ

Дижитал систем нь хоорондоо холбогдсон дижитал хэсгүүд болох тоолуур, буфер, логик гейт болон санах элементүүдийн цогц гэж болно. Микропроцессор, микроконтроллёр гэх мэт томоохон дижитал системыг хурдтай, үр ашиг өндөртэй байхаар загварчлах эсвэл өөрчлөлт сайжруулалт хийх нь тооцоолол, судалгаа их шаарддаг.

Орчин үед гар утас, таблет гэх төхөөрөмжүүд хүний амьдралд чухал хэрэгцээт зүйл болтлоо хөгжсөн байна. Энэ хэрэгцээг дагаад өндөр хурдтай, чадал бага зарцуулдаг, хэмжээ багатай гэх шаардлагатай тулгарна. Процессорын архитектур хэдий зэрэг комплекс болно түүнд шаардагдах транзисторын тоо нэмэгдэж улмаар хэмжээ, чадал зарцуулалт ихэсдэг [1]. Ийм учраас ембеддед төхөөрөмжүүдэд RISC архитектур тохиромжтой байдаг.

RISC — "Reduced Instruction Set Computer" нь харьцангуй цөөхөн инструкцтэй байдаг тул "Hardwired" буюу процессорын бүрэлдэхүүн хэсгүүдийг ISD — д зориулан загварчилдаг. Энэ нь инструкцийн гүйцэтгэлийг хурдасгахаас гадна удирлагын логикыг хялбарчилж өгдөг [3]. Энэхүү бие даалтын сэдвийн хүрээнд 32 битын MIPS буюу RISC архитуртай микропроцессорын соге ыг HDL — ашиглан хийж гүйцэтгэнэ.

II. 32 БИТ МІРЅ МИКРОПРОЦЕССОРЫН СИСТЕМ АРХИТЕКТУР

MIPS – "Microprocessor without Interlocked Pipelined Stages" нь RISC архитуртай, pipeline ажиллагаатай микропроцессор юм. MIPS микропроцессор нь дараах үндсэн шинж чанаруудтай.

Тогттсон инструкцийн хэмжээ – бүх төрлийн инструкци адил хэмжээтэй байна. Ижил хэмжээтэй

инструкцийг декод хийх нь хэт комплекс дижитал систем шаардалгүйгээр, инстукцыг унших болон задлах хэсгүүдийг логик хэлхээг хялбаршуулдаг. Мөн MIPS микропроцессорт зориулагдсан машин хэлний хөрвүүлэгчын ажиллагааг хурдасгаж өгдөг.

Регистр файл — 32 битын MIPS микропроцессор нь нийт 32 ширхэг 32 битын General Purpose Register (GPR) — тэй байдаг. Олон регистертэй архитектур дээр регисетрээс регистер хооронд хандаж, өгөгдлийг боловсруулах боломжтой байдаг. Регистер хооронд хийгдэж буй инструкц нь гүйцэтгэл хурдан байдаг давуу талтай.

Санах ойд өгөгдөл дамжуулах "Load-Store Архитектур" – MIPS микропроцессор дээр санах ойд хандахын тулд зөвхөн load, store инстукцыг ашигладаг. Санах ой дахь өгөгдөлд хандах нь хамгийн удаан гүйцэтгэлтэй байдаг тул санах ой дахь өгөгдөлд шууд процесс хийх инструцийг хязгаарлаж өгдөг.

А. Нэг циклт гүйцэтгэл.

MIPS микропроцессорын инструкци нь ашиглаж буй дижитал элементүүдээрээ, гүйцэтгэх үүргээрээ ерөнхийдөө гурван төрөлд хуваагддаг.

- Санах ойд хандах load word (lw), store word (sw)
- Арифметик логик add, sub, and, or, болон slt гэх мэт
- Удирдлага салаалах branch equal (beq) болон jump (j).

Инструкцууд нь төрлөөрөө хуваагдаж байгаа ч бүхийл инструкц хийгдэх эхний хоёр алхам адил байна.

- 1. Програм тоолуурын "Program Counter (PC)" утгаар инструкцийн санах ой "Instruction Memory" ын харгалзах үүрнээс инструкцийг уншиж авах.
- 2. Уншсан инструкцийг задалсаны дараагаар процесс хийгдэх нэг эсвэл хоёр регистрыг уншина.


Энэ хоёр алхамын дараагаар инструкцийн төрлөөс хамаарч үйлдэл хийгдэх хэдий ч jump инструкцаас бусад бүх инструкци arithmetic-logical unit (ALU) – г ашигладаг. Тодорхойлвол

• Санах ойд хандах инсрукцын хувьд санах ойн хаягийг бодох.

- Арифметик логик инсрукцын хувьд арифметик үйлдэл гүйцэтгэх.
- Удирдлага салаалах инсрукцын хувьд жиших үйлдэл хийнэ.

ALU ашигласаны дараагаар инструкцийн төрлөөс хамаарч хийгдэх үйлдэлүүд бүгд ялгаатай байна.

- Санах ойд хандах инсрукцын хувьд бодож гаргасан санах ойн хаягаас өгөгдлийн унших уу, бичих үү эсэх хийгдэнэ.
- Арифметик логик инсрукцын хувьд арифметик үйлдэл үйлдлийн хариуг заасан регисрлүү бичнэ.
- Удирдлага салаалах инсрукцын хувьд РС ын утгийг өөрчилнө эсвэл 4 өөр нэмэгдсэн утгаар солино.



Зураг 1. MIPS ажиллагааны абстракт дүрслэл

Нэг циклт гүйцэтгэл тул инструкцийг уншиж аваад хариугаа эргүүлэн бичих хүртэл нэг клокын хугацаа зарцуулагдана. Энэ тохоилдолд голлох хэсгүүдйин үр дүнг завсран регистрт хадгалаж авч яваагүй учраас яг ч шатласан ажиллагаатай гэж ойлгож болохгүй. Гэхдээ эцсийн үр дүн адил байна.

Нэг циклт MIPS микропроцессорын Datapath:

Дээрх зураг нь микропроцессорын өгөгдөл болон хаягийн шугамын хэт хялбарчлан авсан байгаа. Жишээ нь хоёр хаягийн шугам РС шууд холбогдож болохгүй ийм учраас зөв сигналыг сонгох мультиплексор хэрэглэдэг.


Мөн микропроцессорын элементүүдийн ажиллагаа инструкци тус бүрээс шалтгаалаад өөр байна. Үүнийг зохицуулахын тулд удирдлагын хэсэг "Control Unit" байх зайлшгүй шаардлагатай. Удирдлагын хэсгээс гарах удирдлагын сигнал нь хэрэгцээтэй хэсгүүдийг зөв агшигд идэвхжүүлснээр бүх хэсгүүд зохицож зөв ажиллана.

| Registe | r Encoding | g | | | | | | |
|-------------|------------|-------------|------------------|------|--|--|--|--|
| 0 | rs | rt | rt rd shamt | | | | | |
| 31:26 | 25:21 | 20:16 | 20:16 15:11 10:6 | | | | | |
| Immedi | ate Encod | ing /lw, sv | v/ | | | | | |
| 35 эсвэл 43 | rs | rt | | хаяг | | | | |
| 31:26 | 25:21 | 20:16 | 15:0 | | | | | |
| Jump E | ncoding/j | / | | | | | | |
| 4 | | | хаяг | | | | | |
| 31:26 | 25:0 | | | | | | | |

Зураг 2. Инстуркцийн формат


MIPS инструкцын форматаас хамааруулан логик хэлхээний дизайн гарна.

Хамгийн эхний хэсэгт хоёр санах элемент хэрэгтэй. Инструкцын санах ой нь нийт програм файлыг хадгалах бол программ тоолуур нь программ аль хэсэгтээ гүйцэтгэгдэж байгааг хадгална. Мөн программ тоолуурын утгийг нэмэгдүүлж дараагийн инструкцад хандах үүднээс нэг нэмэгч байрлана.



3ypaz 3. Instruction memory, Program counter, Adder


Үүний дараагаар инструкцийг задлаж гүйцэтгэнэ. MIPS инструкци нь регистр хооронд үйлдэл хийдэг. 32 ширхэг 32 битын регистрын бүрэлдэхүүнийг регистр файл гэж нэрлэдэг. 32 буюу 2 — ын таван зэргээр 32 регистрыг ялгаж болох учраас инструкцийн операндууд нь 5 бит байгааг харж болно. Мөн үйлдэл гүйцэтгэх ALU хэрэгтэй.



Зураг 4. Register file, ALU

Регистр файлаас харвал регистрээс өгөгдлийг шууд уншиж RegWrite удирдлагын сигналаар бичих өгөгдөл дээр байгаа утгийг регистрт бичдэг гэсэн үг. Харин 4 битын ALU operation удирдлагын сигналаар ямар инструкци болоод ямар үйлдэл гүйцэтгэхийг удирдана. Мөн ALU нь Zero гаралттай байх ба хоёр оролт тэнцүү эсэхийг заана. Энэ нь удирдлага салаалах инструкцад хэрэглэгддэг.


Санах ойгоос унших болон санах ойд өгөгдөл бичих инструкцуудыг хэрэгжүүлэхэд өгөгдлийг хадгалах санах элемент хэрэгтэй. Мөн инструкцын 16 бит хаягийн утгийг 32 бит хүргэх sign extension unit хэрэгтэй.



3ypaz 5. Data memory, Sign extension unit


Удирдлага салаалах инструкцийн хувьд sign extend хийсэн хаягийн офсетыг зүүн 2 шифт хийх буюу 4 өөр

үржиж инструкцын хаягийг гаргаж авна. ALU ээс гарах Zero гаралтыг, удирдлагын сигналтай хамтад нь мултыплексорын сонгох оролт болгож өгснөөр программ тоолуурын дараагийн утгийг авна.



Зураг 6. Shift left 2

R болон I төрлийн инструкцийг дээрх хэсгүүдээр гүйцэтгэнэ. Үлдсэн нөхцөлгүй үсрэх Jump инструкцийг хэрэгжүүлэхэд нэг зүүн шифт хийх хэсэг, ахин нэг мултыплексор хэрэгтэй. Ј төрлийн инсирукци нь үсрэх 26 битын офсеттэй. Үүнийг зүүн 2 шифт буюу 4 өөр үржиж програм тоолуурын ахлах 4 биттэй нийлүүлэн мултыплексорын оролтод өгнө. Мултыплексорын сонгох оролтод нь удирдлагын хэсгээс гарсан J төрлийн инструкцад зориулагдсан Jump удирдлагын сигналыг өгсөн байна. Доорх зурагт нэг циклт MIPS микропроцессорын datapath – ыг харуулав.



3ypaz 7. Single cycle MIPS datapath

Нэг циклт гүйцэтгэл нь алдаагүй зөв ажиллах хэдий ч үр ашиг багатай учраас хэрэглээнээс гарсан. Бүх инструкци тогтсон нэг клокд хийгдэж байгаа. Cycles Per Instruction (CPI) нь 1 гэсэн үг. Энэ нь хамгийн удаан хийгдэх load word (lw) инструкцаар тодорхойлогдоно. Учир нь инструкцын санах ой, регистр файл, ALU, өгөгдлийн санах ой, регистр файл гээд нийт 5 удаа микропроцессорын хэсгүүдийг ашигладаг. CPI нь 1 хэдий ч нэг кдокын урт нь удаан учир үр ашиг муутай гүйцэтгэл гэж хэлж болно.

Нэг клокд мултыплексорын хэсгүүд нэг л удаа ажиллах тул хөвөх цэгтэй тоо процесс хийх гэх мэт хэт комплекс инструкцыг хэрэгцүүлэхэд микропроцессорын зарим хэсгүүдээс бүр 2 байх шаардлагатай. Энэ нь эргээд клокын хугацаа мөн микропроцессорын өртөгийг ихэсгэнэ.

Нэг инструкцыг олон богино клокд хийж гүйцэтгэх аргаар "multicycle" энэ асуудлыг шийдэж болно. Цаашлаад пайпайн ажиллагаагаар үр ашгийг сайжруулдаг.


В. Олон циклт гүйцэтгэл.

Инструкцийг олон циклд гүйцэтгэхдээ шаталсан алхамуудад хувааж, нэг алхамыг нэг циклт гүйцэтгэнэ. MIPS микропроцессорын инструкцуудын хувьд инструкцийг гүйцэтгэх 5 алхамд хуваадаг. Олон циклт гүйцэтгэл нь микропроцессорын нэг хэсэг нэг инструкцад нэгээс олон утаа ажиллах боломж өгнө. Ингэснээр хэрэгцээт микропроцессорын хэсгүүдийн тоог бууруулхаас гадна инструкцыг ялгаатай клокд гүйцэтгэх боломжтой болно.

Нэг циклт гүйцэтгэлтэй микропроцессорын datapath тай харьцуулвал өгөгдөл болон инструкцийн санах ой нэг хэсэг. ALU болон 2 нэмэгчийн оронд нэг ALU дангаар ажиллана. Мөн хэд хэдэн регистр нэмэгдэх бөгөөд шат бүрийн гаралтыг инструкц хийгдэж дуустал түр хадгалах үүрэгтэй.

- Инструкцийн регистр "Instruction register (IR)" болон өгөгдлийн регистр "Memory data register (MDR)" нь санах ойгоос уншиж авсан өгөгдлийг тус бүр хадгалахад ашиглагдана. Хоёр утга нь нэг клок циклд цуг хэрэглэгдэх тул тусдаа регистрт хадгалагдах хэрэгтэй.
- А болон В регистр нь регистр файлаас гарсан 2 операндын утгийг хадгална.
- ALUOut регистр нь ALU ыг гаралтыг хадгална.


Зөвхөн IR регистр нь инструкци эхлэхээс хийгдэж дуусах хүртэл мэдээллээ хадгалсаар байх ёстой үүнийг удирдах ахин нэг удирдлагийн сигнал хэрэгтэй. ALU болон Adder, хоёр санах ойн нэгжүүд тус бүр нийлж байгаа тул түүнд харгалзах мультиплексорын оролт ихэснэ. Үүнийг дагаад зарим сонгох оролтын сигналын бит нэмэгдэнэ.



3ypa2 8. IR, MDR, A, B, ALUOut

Регистрын арифметик гүйцэтгэл, программ тоолуурын 4 өөр нэмэгдсэн утга, удирдлага салаалах

хаяг, нөхцөлгүй үсрэг хаяг гээд бүх үйлдлийг ALU – аар гүйцэтгүйлж байгааг харж болно.



Зураг 9. Удирдлагийн хэсгийг нэмсэн datapath

Дээрх зурагт удирдлагийн сигналуудыг харуулсан байна. Нэг циклт гүйцэтгэлтэй харьцуулахад шаардагдах нэгж хэсгүүд багассан ч удирдлагын сигналууд нэмэгдсэн байгааг харж болно.

MIPS инструкцуудын төрлөөс мөн микропроцессорын нэгж хэсгүүдийн ажиллагаанаас хамаарч инструкцийн гүйцэтгэлийг 5 шатанд хувааж байгаа. Энэ нь энэхүү олон циклт микропроцессор нь хамгийн удаан хийгдэх load word (lw) инструкцийг 5 клок циклд хийж дуусгана гэсэн үг.

Instruction fetch "Инструкцийг унших". Инструкцийг санах ойгоос унших, программ тоолуурын утгийг 4 өөр нэмэгдүүлэх.

Instruction decode "Инструкцийг задлах" болон registr fetch. Ямар ч төрлийн инструкци байсан хоёр source регистрыг харгалзах A болон B завсрын регистрт уншина. Үүний зэрэгцээ Инструкцын бага 16 битээр үсрэх хаягийг бодож гүйцэтгэнэ.

```
A <= Reg[IR[25:21]];
B <= Reg[IR[20:16]];
ALUOut <= PC + (sign-extend (IR[15-0]) << 2);
```

Execution (EX) "Арифметик үйлдэл хийх", санах ойн хаягийг бодуулах, удирдлага салаалах инструкцийг гүйцэтгэж дуусгах. Инструкцын төрлөөс нь хамаарч ялгаатай гүйцэтгэл хийгдэнэ.

Санах ойд харьцангуй: Санах ойн хаягийг бодно.

$$ALUOut \le A + sign-extend(IR[15:0]);$$

Арифтетик – логик: Хоёр source регистрт байсан өгөгдлийн хооронд арифметик үйлдэлийг гүйцэтгэнэ.

$$ALUOut \le A op B;$$

Удирдлага салаалах: Хэрэв branch инструкцын нөхцөл биелвэл програм тоолуурын утгийг өөрчилнө.

if
$$(A == B) PC \le ALUOut;$$

Нөхцөлгүй үсрэх: Үсрэх хаягаар програм тоолуурын утгийг солино.

Memory access санах ойд хандах, R – төрлийн инструкци гүйцэтгэгдэж дуусах.

Санах ойд харьцангуй: Бодсон санах ойн хаягнаас өгөгдлийг MDR регистр рүү уншина. Харин бодсон санах ойн хаяг руу В регистр дээрх source операндын утгийг бичнэ.

Арифтетик – логик: ALU ын гаралтыг Destination регистр рүү бичнэ.


Memory read completion санах ойгоос регистр рүү өгөгдөл унших инструкци дуусах. MDR регистр дээрх өгөгдлийг destination регистр рүү бичнэ.

$$Reg[IR[20:16]] \le MDR;$$

С. Пайплайн.

Пайплайн гүйцэтгэл нь микропроцессорын ялгаатай хэсгүүдээр олон инструкцын харгалзах шатуудыг нэгэн зэрэг гүйцэтгэх арга юм. Жишээлбэл эхний инструкци нь инструкцыг задлах шат буюу 2 дугаар шатан дээрээ явж байна гэж үзье яг энэ мөчид дараагийн инструкцыг уншиж авч байна гэсэн үг. Микропроцессорын бүх хэсэг тасралтгүй ажиллах бөгөөд энэ нь микропроцессорын хурдыг нэмэгдүүлж үр ашгийг сайжруулна.

Пайплайн ажиллахын тулд datapath — ыг олон шатуудад хуваана. 32 бит MIPS микропроцессорын хувьд 5 шатад хуваагдана.




Зураг 10. Pipeline stage

Дээрх зурагт жишээ болгож нэг циклт гүйцэтгэлийн datapath ыг 5 шатанд хувааж харуулсан байна.


Уншсан инструкцийг 5 клок циклын турш шат бүрийн

завсар хадгалж явах завсрыг регистр хэрэгтэй.



3ypar 11. IF/ID, ID/EX, EX/MEM, MEM/WB

Инструкци бүрт удирдлагийн сигнал өөр байх учир үүнийг мөн адил шат тус бүрт дамжуулах нэмэлт регистр хэрэгтэй.



Зураг 12. Сүүлийн 3 шатад хэрэглэгдэх удирдлагийн сигнал

Hazard detection, forwarding unit.


Өмнөх инструкцийн үр дүн гарч дуусаагүйгээс үүдэн арын инструкци буруу үр дүн гаргах эсвэл буруу инструкци уншиж авахыг пайдлайн гүйцэтгэлийн hazard гэж хэлж болно. Hazard – аас үүдэн пайплайн ажиллагаа зогсооход хүрдэг. Дээрх datapath – тай холбоотойгоор өгөгдлийн hazard болон удирдлагийн hazard гэсэн 2 төрлийн hazard үүснэ.

- WB шат дээр үр дүнг регистр файлруу бичиж байгаагаас "Data hazard" үүснэ.
- МЕМ шат дээрээс ирэх удирдлага салаалах хаяг болон програм тоолуурын 4 өөр нэмэгдэх утгийн аль нэгийг сонгохоос "Branch hazard" үүснэ.

Өгөгдлийн хамааралтай үүссэн hazard – ыг forwarding unit ашиглан өгөгдөлийг хэрэгцээтэй болсон үед нь клок алдалгүй урьдчилан авч ажилладаг. Харин зайлшгүй нэг клок алдах ганц нөхцөл нь lw инструкцтай өгөгдлийн хамааралтай арын инструкцыг задалсаны дараагаар 1 клок "stall" хийж ажиллана.

Удирдлага салаалах инструкцаас үүдэлтэй hazard – ыг "branch prediction" буюу нөхцөл биелээгүй гэж үзэн арын инструкцыг уншиж ажиллуулах аргаар шийдэж болно. Олон хийгдэх давталт дээр ашиглагдсан удирдлага салаалах инструкци давталтын үед энгийн пайплайн ажиллагаагаар ажиллах бол давталтаас гарах буюу нөхцөл биелэх үед клок алдна. Нөхцөл

биелэх үед аль хэдийн буруу инструкци уншиж авсан байх бөгөөд үүний "flush" хийх аргаар шийддэг.



3ypaz 13. Hazard detection unit, Forwarding unit


Ш. HDL – ДЭЭРХ ГҮЙЦЭТГЭЛ

Доорх бүх гүйцэтгэлийг "Computer Organization and Design by David A. Patterson and John L. Hennessy , 3rd edition" номны Datapath – ыг харж хэрэгжүүлсэн. Микропроцессорын бүх хэсгүүд "Verilog" хэлээр бичигдсэн. Голлох нэгжүүд болох

- PC, Instruction memory, Adder
- Register file, ALU
- Data memory
- Sign extention unit, Left shift 2

нэгжүүд нь бараг бүх гүйцэтгэлд өөрчлөгдөлгүй хэрэглэгдсэн учраас хэрэгжүүлэлтийг нэгтгэж орууллаа. Харин гүйцэтгэл бүрийн удирдлагийн хэсэг мөн завсрын санах элемент, нэмэлт нэгжүүдийн хэрэгжүүлсэн логикыг тус бүрд нь орууллаа.

Instruction memory инструкцын санах ой. Инструкци нь бүгд 32 бит буюу 4 байтын хэмжээтэй гээд санах ойн хэмжээг 256 инструкци багтахаар үүсгэсэн.



Зураг 14. Instruction memory

QtSpim симулятоыг ашиглан MIPS ассембле кодыг Нех кодоор илэрхийлсэн текст болгож хөрвүүлсэн. Хөрвүүлсэн текстээ Verilog хэлний \$readmemh() функц ашишлан hex кодыг үүсгэсэн санах ойдоо уншиж ашигласан.

Program counter програм тоолуурыг 4 өөр нэмэгдүүлэхэд $PC \le PC + 4$;



Зураг 15. PC test

Adder нэмэгч. 32 битын нэмэгчийг давталт ашиглан 32 ширхэг RCA – ыг generate хийх аргаар гүйцэтгэсэн.



3ypar 16. Adder test

Register file регистр файл. Давталт ашиглан 32 ширхэг регистр анхний утга 0 байхаар зарлаж өгсөн. register[i] <= 32'd0;

Data memory өгөгдлийн санах ойн хувьд дээрх аргаар 128 санах ойн үүр гаргаж өгсөн.

ALU арифметик – логик хэсэг.

| ALU удирдлага | Функц |
|---------------|-----------|
| 0000 | Логик AND |
| 0001 | Логик OR |
| 0010 | Нэмэх |
| 0110 | Xacax |
| 0111 | SLT |
| 1100 | NOR |

Хуснэгт 1. ALU control

| Opcode | Инструкцийн үйлдэл | Функц |
|--------|--|---|
| 000000 | rd = rs + rt | 100000 |
| 000000 | rd = rs - rt | 100010 |
| 000000 | rd = rs & rt | 100100 |
| 000000 | rd = rs rt | 100101 |
| 000000 | rd = ~ (rs rt) | 100111 |
| 000000 | rd = (rs < rt) | 101010 |
| 000000 | $rd = rt \ll sa$ | 000000 |
| 000000 | rd = rt >> sa | 000010 |
| 100011 | rt <= memory[rs+offset] | xxxxxx |
| 101011 | mem[base+offset] <= rt | xxxxxx |
| 000100 | if(rs =rt) then branch | xxxxxx |
| 001000 | rt = rs + immediate | xxxxxx |
| 001100 | rt = rs & immediate | xxxxxx |
| 001110 | rt = rs ^ immediate | xxxxxx |
| 001101 | rt = rs immediate | xxxxxx |
| 001111 | rt = imm<<16 | xxxxxx |
| 000010 | pc = pc_upp (target<<2) | xxxxxx |
| | 000000 000000 000000 000000 000000 000000 | 000000 rd = rs + rt 000000 rd = rs - rt 000000 rd = rs & rt 000000 rd = rs rt 000000 rd = r (rs rt) 000000 rd = (rs < rt) |

Хүснэгт 2. Инструкцын

R – төрлийн инструкцүүдийн хувьд орсоdе нь ижил байдаг тул ALU удирдлага бага 6 бит буюу функцээр нь ялгаж өгнө.

Sign extention unit. Ахлах битын утгаас нь хамаарч

тухайн битээр дүүргэх энгийн логикоор хийж гүйцэтгэсэн.

assign out =
$$\{ \{16\{in[15]\}\} \}$$
, in $\}$;



Зураг 17. Sign extend test

Shift left 2 зүүн тийш 2 шифт хийх буюу 4 т үржүүлэх хэсэг.



Зураг 18. Shift left 2 test

А. Нэг циклт гүйцэтгэл.

Нэг циклт гүйцэтгэлийн хувьд дээрх хэсгүүд дээр нэмээд удирдлагийн хэсэг нэмж өгөөд datapath — ын дагуу холбоход хангалттай. Удирдлагийн хэсгээс гарах шаардлагатай сигналууд нь нийт 9 байсан. ALU control сигналаас бусад нь

| Сигнал | Идэвжсэн үед | Идэвжээгүй үед |
|----------|---|---|
| RegDst | Dest Reg нь rt (20:16) | Dest Reg нь rd (15:11) |
| RegWrite | | Регистрээс санах ойруу бичнэ |
| ALUSrc | ALU - ын 2 дахь операнд нь регстрээс | ALU - ын 2 дахь операнд нь инструкцын бага 16 битээс |
| PCSrc | 4 өөр нэмэгдсэн утга | Удирдлага салаалах хаяг |
| MemRead | | Заасан хаяг дээрх өгөгдөл санах ойн гаралтанд гарна |
| MemWrite | | Заасан хаяг дээрх өгөгдөл шинэчлэгдэнэ |
| MemtoReg | ALU - ын гаралтаас регистр рүү бичнэ | Санах ойн гаралтаас регистр рүү бичнэ |
| Jump | | Үсрэх хаяг |

Хүснэгт 3. Control signal

В. Олон циклт гүйцэтгэл.

Олон циклт гүйцэтгэлийн хувьд үр дүн хадгалах регистр үүд хэрэгтэй байдаг. Үүнийг Verilog дээр хялбар шийдэх арга нь гаралтын сигналыг wire гэж зарлалгүйгээр гед гэж зарлаж өгхөд хангалттай.

| Сигнал | Идэвжсэн үед | Идэвжээгүй үед |
|----------|---------------------------------------|-------------------------------------|
| RegDst | Dest Reg нь rt (20:16) | Dest Reg нь rб (15:11) |
| RegWrite | | Регистрээс санах ойруу бичнэ |
| ALUSrcA | ALU - ын эхний операнд нь PC | ALU - ын эхний операнд нь А регистр |

| MemRead | | Заасан хаяг дээрх өгөгдөл санах ойн гаралтанд гарна |
|-------------|---|--|
| MemWrite | | Заасан хаяг дээрх өгөгдөл шинэчлэгдэнэ |
| MemtoReg | ALU - ын гаралтаас регистр рүү бичнэ | Санах ойн гаралтаас регистр рүү бичнэ |
| IorD | РС санах ойд хягийг өгнө | ALU - ын гаралтаас санах ойн хаягийг өгнө |
| IRWrite | | Санах ойн гаралт IR - ь бичигдэнэ |
| PCWrite | | PC - ын утга өөрчлөгдөнө. |
| PCWriteCond | | Zero гаралт 1 бол PC - ын утга өөрчлөгдөнө. |

Хүснэгт 4. Нэг битын удирдлагын сигнал

| Сигнал | 2 - тын утга | Идэвжээгүй үед |
|----------|-----------------|---|
| | 00 | Операнд нь В регистр |
| | 01 | Операнд нь 4 |
| ALUSrcB | 10 | Операнд нь sign-extend (IR[15-0]) |
| | 11 | Операнд нь sign-extend (IR[15-0]) << 2 |
| | 00 | ALU (PC + 4) |
| PCSource | 01 | Удирдлага салаалах хаяг |
| | 10 | Үсрэх хаяг |

Хүснэгт 5. 2 Битын удирдлагын сигнал

ForwardB = 10

Дээрх сигналаар удирдлагийн хэсгийн дизайныг гаргаад зураг 9 д үзүүлсэний дагуу datapath – ыг холбоосон.

С. Пайплайн.

Завсрын регистрүүдийг гүйцэтгэхдээ праллель оролт гаралттай "PIPO" регистр байдлаар хийсэн.

Пайдлайн ажиллагаа дээр нэмэгдэж буй хоёр гол нэгж нь forwarding unit, hazard detecton unit. Forwarding unit – ыг загварчлахын тулд анхаарах зүйл нь өгөгдлийн хамаарлийг илрүүлдэг байх. Өгөгдлийн хамаарал үүссэн байх нөхцолүүд нь

```
if (EX/MEM.RegWrite and (EX/MEM.RegisterRd 0)
and (EX/MEM.RegisterRd = ID/EX.RegisterRs))
{
    ForwardA = 10
}
if (EX/MEM.RegWrite and (EX/MEM.RegisterRd 0)
and (EX/MEM.RegisterRd = ID/EX.RegisterRt))
{
```

```
if (MEM/WB.RegWrite and (MEM/WB.RegisterRd 0)
and (MEM/WB.RegisterRd = ID/EX.RegisterRs))
{
    ForwardA = 01
}
if (MEM/WB.RegWrite and (MEM/WB.RegisterRd 0)
and (MEM/WB.RegisterRd = ID/EX.RegisterRt))
{
    ForwardB = 01
}
```

| J | | | | | | |
|-----------------|---------------------|--------|---|--|--|--|
| MUX удирдлаг | a | Source | Тайлбар | | | |
| ForwardA = | 00 | ID/EX | Эхний операнд регистр файлаас | | | |
| ForwardA = | 10 | EX/MEM | Эхний операнд ALU - ын гаралтаас | | | |
| ForwardA = | 01 | MEM/WB | Эхний операнд өгөгдлийн санах ойгоос | | | |
| ForwardB = | ForwardB = 00 ID/EX | | Хоёр дахь операнд регистр файлаас | | | |
| ForwardB = | | | Хоёр дахь операнд ALU - ын гаралтаас | | | |
| ForwardB = | | | Хоёр дахь операнд өгөгдлийн санах ойгоос | | | |

Хуснэгт 6. Forwarding mux control value

LW-ийн Destitation register, Дараагийн инструкцын Source register-тэй адил үед заавалчгүй нэг клок юу ч хийхгүй байх шаардалга үүснэ. Үүнийг stall хийх байдлаар шийдвэрлэнэ.

```
if (ID/EX.MemRead and ((ID/EX.RegisterRt =
IF/ID.RegisterRs) or (ID/EX.RegisterRt =
IF/ID.RegisterRt)))
{
    stall the pipeline
}
```

IV. ТУРШИЛТ, СИМУЛЯЦИ

Эхлээд R төрлийн инструкцуудын ажиллагааг шалгаж үзсэн. Ингэхдээ уридчилан уншсан регистр дээрх өгөгдөл дээр ALU – аар процесс хийж гаралтыг харьцуулж харах замаар шалгасан.

| MIPS инструкци туршилт 1 | QtSpim ашиглан үүсгэсэн hex код |
|---|--|
| addi \$t1, 5 addi \$t2, 10 | 21290005 214a000a |
| add \$t3, \$t2, \$t1 sub \$t3, \$t2, \$t1 and \$t3, \$t2, \$t1 or \$t3, \$t2, \$t1 nor \$t3, \$t2, \$t1 slt \$t3, \$t2, \$t1 slt \$t3, \$t2, \$t1 slt \$t3, \$t2, 2 srl \$t3, \$t2, 2 | 01495820 01495822 01495824 01495825 01495827 0149582a 000a5880 000a5882 |

Хүснэгт 7. R төрлийн инструкцын цуваа

| Инструкци | | Тооцо | олсон | ALU 1 | гаралт | | |
|--------------|--------------|-------|-------|-------|--------|--------------|--|
| addi addi | 0000 0000 | | | | | 0000 0000 | |

| add | 0000 0000 0000 0000 0000 0000 0000 1111 |
|-----|---|
| sub | 0000 0000 0000 0000 0000 0000 0000 0101 |
| and | 0000 0000 0000 0000 0000 0000 0000 0000 |
| or | 0000 0000 0000 0000 0000 0000 0000 1111 |
| nor | 1111 1111 1111 1111 1111 1111 1111 0000 |
| slt | 0000 0000 0000 0000 0000 0000 0000 0000 |
| s11 | 0000 0000 0000 0000 0000 0000 0010 1000 |
| srl | 0000 0000 0000 0000 0000 0000 0000 0010 |
| | |

Хуснэгт 8. Инструкцын цувааны тооцоолсон утга

| State of the state | | | | | | | $\overline{}$ | | | |
|--|----------|------------------|---|---------|----------------------|---------|---------------|-------------------|----------|-------|
| pa 🌖 Program Courter | (0000000 | 0.003 | (0.000.000.000.000.000.000.000.000.000. | (3000) | (1000) | (0.000) | CHORNE | 000000 | 02000000 | |
| a 💆 services 💮 💻 | (OUC) | Tarana Tarana | (0.8600) | | (1 2015))2 (1 11) | | OR GOST | (ORGONIA (ORGO | | |
| m 🐠 og til ov i ø | 0.000 | 0.00. | (000000 | 0100018 | (HOROKO | | (1111) | 000000 | CHOROLS | 00000 |

Хүснэгт 9. Туршилт 1

Туршилтын үр дүн тооцоолсон утгатай таарсан. Туршилт 1 – ын зурагт клок, програм тоолуур, уншсан инструкци, ALU удирдлага болон ALU гаралтыг харуулсан байгаа. 32 битын бүх сигналыг hex утгаар харуулсан байна.

Хоёр дахь туршилтаар нэг циклт болон олон циклт гүйцэтгэлийн ялгааг гаргах гэж үзсэн. Санах ойруу хандах нэг, регистр дээрх өгөгдөл дээр процесс хийх нэг, удирдлага салаалах нэг гээд гурван төрлийн инструкцын цувааг ажиллуулан шалгаж үзлээ.

| MIPS инструкци | QtSpim ашиглан | | | | | |
|--|----------------------------------|--|--|--|--|--|
| туршилт 2 | үүсгэсэн hex код | | | | | |
| loop: lw \$t1, 64(\$t0) add \$t2, \$0, \$0 beq \$t3, \$t3, loop | 8d090040 00005020 116bfffe | | | | | |


Хүснэгт 10. Төрөл бүрийн инструкцын цуваа

А. Нэг циклт гүйцэтгэл.

| Clock | | | | | | |
|-------------------|-------------|--|--------------|--|--------------|--|
| | | | | | | |
| ⊕ Program Counter | 00000000 | | 00000004 | | 00000008 | |
| | | | | | | |
| | (3)030040 | | 000005020 | | 116bille | |
| E- ALU control | 0010 | | | | 0110 | |
| ALU src | 0010 | | | | 0110 | |
| | | | | | | |
| | lw - 1 клок | | add - 1 клок | | beq - 1 клок | |

Зураг 19. Туршилт 2 –Нэг циклт гүйцэтгэл

В. Олон циклт гүйцэтгэл.



Зураг 20. Туршилт 2 – Олон циклт гүйцэтгэл

Нэг циклт гүйцэтгэлийн хувьд нэг клокын хугацаа хамгийн удаан хийгдэх инструкцаар тодорхойлогдож байсан. Харин олон циклт гүйцэтгэлийн хувьд нэг клокын урт нь хамгийн удаан хийж гүйцэтгэгдэх шат болох "memory access" аар тодорхойлогдоно. lw болон sw оос бусад инструкци санах ойд ханддагүй учраас клокыг хувааж өгснөөр дээрх удаан шатаар дамжиж өнгрөлгүй дуусах боломж өгдөг. Дээрх

жишээнээс харвал регистр дээр үйлдэл хийх инструкци 4 клок, удирдлага салаалах инструкци 3 клокд хийгдэж байгаа нь микропроцессорын хурдыг бага ч гэсэн сайжруулж байгаа хэрэг.

С. Пайплайн.

Гурав дахь туршилтаар пайплайн ажиллагааг шалгахын тулд өгөгдлийн хамааралгүй R төрлийн инструкцын цувааг ажиллуулж үзсэн.

| MIPS инструкци туршилт 3 | QtSpim ашиглан үүсгэсэн hex код |
|--------------------------|------------------------------------|
| addi \$t1, 5 | 21290005 |
| addi \$t2, 10 | 214a000a |
| add \$t3, \$t2, \$t1 | 01495820 |
| sub \$t3, \$t2, \$t1 | 01495822 |
| and \$t3, \$t2, \$t1 | 01495824 |
| or \$t3, \$t2, \$t1 | 01495825 |
| nor \$t3, \$t2, \$t1 | 01495827 |
| slt \$t3, \$t2, \$t1 | 0149582a |
| sl1 \$t3, \$t2, 2 | 000a5880 |
| srl \$t3, \$t2, 2 | 000a5882 |

Хүснэгт 11. R төрлийн инструкцын цуваа

| Инструкци | Тооцоолсон ALU гаралт | | | | | | | | | | |
|---|-----------------------|--------------|--|--|--|--|--------------|--|--|--|--|
| addi addi | 0000 0000 | 0000 0000 | | | | | 0000 0000 | | | | |
| add sub and or nor slt sll srl | 0000 | 0000 | 0000 0000 0000 1111 0000 0000 | 0000 0000 0000 1111 0000 0000 | 0000 0000 0000 1111 0000 0000 | 0000 0000 0000 1111 0000 0000 | 1111 | 0101 0000 1111 0000 0000 1000 | | | |

Хүснэгт 12. Инструкцын цувааны тооцоолсон утга

| (a) Dicet | | | | | | | |
|----------------------------|---|--|--|---|--|--|--|
| gy- Program Counter | | | | 1 | | | |
| (g)- (a) Instruction Fetch | | | | | | | |
| @- Instruction Decode | | | | | | | |
| (B) MLU coresi | 1 | | | | | | |
| Shid ALUmak | | | | | | | |
| | | | | | | | |

Зураг 21. Туршилт 3


Туршилтын үр дүн тооцоолсон утгатай таарсан. Туршилт 1 – ээс ялгаатай нь нэг клокын урт 5 дахин богино байна.

Дөрөв дэх туршилтаар пайплайн ажиллагаанд гарах hazard — уудыг зохицуудж байгааг шалгах үүднээс өгөгдөл болон удирдлагийн hazard үүсгэх инструкцын цувааг ажиллуулж үзсэн.

| MIPS инструкци туршилт 4 | QtSpim ашиглан үүсгэсэн hex код |
|--|------------------------------------|
| loop: ;data hazard lw \$t0,0(\$t1) addi \$t1,\$t0,5 | 8d280000 21090005 |

| addi \$t2,\$zero,2 | 200a0002 |
|----------------------|----------|
| addi \$t3,\$zero,3 | 200b0003 |
| | |
| ;control hazard | |
| beq \$t1, \$t2, loop | 112afffc |
| | |
| addi \$t3,\$zero,5 | 200b0005 |
| addi \$t2,\$zero,5 | 200a0005 |
| | |
| ;control hazard | |
| beq \$t1, \$t2, loop | 112afff9 |
| | |
| addi \$t3,\$zero,1 | 200b0001 |
| addi \$t2,\$zero,1 | 200a0001 |
| addi \$t1,\$zero,1 | 20090001 |
| | |

Хүснэгт 13. Hazard тай инструкцын цуваа



Зураг 22. Туршилт 4

Iw инструкцтэй өгөгдлийн хамааралтай инструкци дээр нэг клок stall хийж байна. Мөн удирдлага салаалах инструкцийн нөхцөл биелсэн үед нэг клок stall хийж байна.

V. ДҮГНЭЛТ

32 бит MIPS микропроцессорын соге — ыг "Verilog" HDL ашиглан хийж гүйцэтгэсэн. Олон циклт болон пайплайн гүйцэтгэлтэй болгон өөрчилж ажиллагааг сайжруулсан. Тус бүр туршилт буюу инструкцын цувааг ажиллуулан үр дүнг шалгаж, хооронд нь харьцуулаж үзсэн.

VI. НОМ ЗҮЙ

- [1] Galani Tina G., Riya Saini and R.D.Daruwala "Design and Implementation of 32 bit RISC Processor using Xilinx".
- [2] David A. Patterson, John L. Hennessy "Computer Organization and Design," the hardware / software interface, third edition, pp. 369–436, 2005.
- [3] Dilip Kumar, K. P. "Design of High performance MIPS-32 Pipeline Processor". Mohali, India, April, 2012.
- [4] Charles Price, "MIPS IV Instruction Set" Revision 3.2, September, 1995 0
- [5] K. Elissa, "FPGA prototyping by Verilog examples".
- [6] Shobhit Shrivastav, S. K. (n.d.). Qualitative Analysis of 32 Bit MIPS Pipelined Processor. Delhi Technological University, May, 2020.

VII. XABCPAЛТ

А. Нэг циклт гүйцэтгэл.

```
module adder (a,b,y);
parameter n=32;
input [n-1:0] a,b;
wire [n:0] w;
output [n-1:0] y;
assign w[0]=0;
genvar i;
generate
    for(i=0;i<=n-1;i=i+1) begin:adding
        FA FA inst(.a(a[i]),.b(b[i]), .cin(w[i]),
        end
endgenerate
endmodule</pre>
```

```
module FA(input a, input b, input cin, output cout, output s);
assign {cout,s}=a+b+cin;
`timescale 1ns/1ns
module alu32 (input [31:0] a,
      input [31:0] b,
input [3:0] f,
      input [4:0] shamt
      output reg [31:0] y,
output reg zero);
always @ (*) begin
              'b0000: y = a + b;
'b0001: y = a - b;
'b0010: y = a & b;
                                                                                      // SUB
// AND
              'b0011: y = a | b;
'b0100: y = a ^ b;
            4'b010: y = a ^ b;

4'b010: y = b << shamt;

4'b0110: y = b >> shamt;

4'b0111: y = $signed($signed(b) >>> shamt);

4'b1000: y = $signed(a) < $signed(b) ? 1 : 0;

4'b1001: y = a < b ? 1 : 0;
                                                                                      // SLL
                                                                                      // SRL
// SRA
                                                                                          SLTU
            4'b1010: y = ~ (a | b);
4'b1011: y = b << a;
                                                                                      // NOR
                                                                                      // SLLV
            4'b1100: y = b >> a;
                                                                                      // SRLV
                                     gned($signed(b) >>> a);
            4'b1110: y = \{b[15:0], 16'b0\};
                                                                                      // LUI
      endcase
      zero = (y==8'b0);
endmodule
`timescale 1ns/1ns
module Controlunit(input [5:0] Opcode,
      input [5:0] Func,
      output reg MemtoReg,
output reg MemWrite,
output reg ALUSrc,
      output reg RegDst,
      output reg
                      Jump,
      output PCSrc,
output reg [3:0] ALUControl
reg [7:01 temp;
reg Branch, B;
always @(*) begin
      case (Opcode)
                         0: begin
                                                                             // R-type
                 temp <= 8'b11000000;
                  case (Func)
                        6'b100000: ALUControl <= 4'b0000;
6'b100010: ALUControl <= 4'b0001;
                                                                                 // ADD
                                                                                 // SUB
// AND
// OR
// XOR
                        6'b100100: ALUControl <= 4'b0010;
                        6'b100101: ALUControl <= 4'b0011;
6'b100110: ALUControl <= 4'b0100;
                        6'b100111: ALUControl <= 4'b1010;
6'b101010: ALUControl <= 4'b1000;
                                                                                 // NOR
// SLT
                        6'b000000: ALUControl <= 4'b0101;
6'b000010: ALUControl <= 4'b0110;
                                                                                 // ST.T.
                  endcase
                  6'b100011: begin
temp <= 8'b10100100;
                                                                                   // LW
                  ALUControl <= 4'b0000;
                  end
                  6'b101011: begin
                                                                                   // SW
                  temp <= 8'b00101000;
ALUControl <= 4'b0000;
                  end
                  6'b000100: begin
                                                                                   // BEO
                  temp <= 8'b00010000;
ALUControl <= 4'b0001;
                  end
                  6'b001000: begin
temp <= 8'b10100000;
ALUControl <= 4'b0000;
                                                                                   // ADDI
                  6'b001100: begin
                                                                                   // ANDI
                  ALUControl <= 4'b0010;
                  6'b001101: begin
temp <= 8'b101000
                                                                                   // ORT
                  ALUControl <= 4'b0011;
```

```
6'b001110: begin
temp <= 8'b10100000;
ALUControl <= 4'b0100;
                                                                         // XORI
                                                                                                    output [width-1:0] dout;
                                                                                                    reg [width-1:0] Dmem [depth-1:0];
assign dout = Dmem[adr];
                6'b000010: begin
temp <= 8'b00000010;
ALUControl <= 4'b0010;
                                                                                                    always @ (posedge clk) begin
   if (we)
                                                                         // J
                                                                                                               Dmem[adr] <= din;
                                                                                                    endmodule
                default: temp <= 12'bxxxxxxxxxxx;</pre>
                endcase
                                                                                                    `timescale 1ns/1ns
{RegWrite, RegDst, ALUSrc, Branch, MemWrite, MemtoReg, Jump, B} =
                                                                                                    module registerfile32 (input clk,
temp;
                                                                                                                               input we,
input reset,
end
assign PCSrc = Branch & (Zero ^ B);
                                                                                                                               input [4:0] ra1,
input [4:0] ra2,
input [4:0] wa,
endmodule
                                                                                                                               input [31:0] wd,
input [31:0] wd,
output [31:0] rd1,
output [31:0] rd2);
`timescale 1ns/1ns
           output [3:0] a,
output reg [15:0] y
);
(*) bo==
module decoder4( input [3:0]
always @(*) begin
                                                                                                    reg [31:0] register [31:0];
          if(a == 4'b0000)
                                                                                                    assign rd1 = register[ra1];
assign rd2 = register[ra2];
          integer i;
          else if(a == 4'b0010)
y <= 16'b0000000000000100;
else if(a == 4'b0011)
                                                                                                    initial begin
for (i=1; i<32; i=i+1) begin</pre>
          register[i] <= 32'd0;
                                                                                                         end
          000010000:
          y <= 16'b00
else if(a == 4
                                       ,
000100000;
                                                                                                    always @(posedge clk)
                               'b0110)
                                                                                                    begin
                                      0001000000;
          y <= 16'}
else if(a ==
                                                                                                         register[0]=0;
                                    .1)
000100000000;
                                                                                                          if(reset) for(i = 0; i < 32; i = i + 1) register[i] =</pre>
          else if (we)
   if(wa != 0) register[wa]= wd;
          else if(a == 4'b1001)
          y <= 16'b000000100
else if(a == 4'b1010)
                                      10000000000;
                                                                                                    end
          y <= 16'b000001000
else if(a == 4'b1011)
                                      000000000;
                                                                                                    `timescale 1ns/1ns
                                      ,
000000000;
          y <= 16'b000010000
else if(a == 4'b1100)
          y <= 16'b0001000000000000;
else if(a == 4'b1101)
                                                                                                    module rom(adr.dout);
          sise if(a == 4'b1101)
    y <= 16'b0100000000000000;
else if(a == 4'b111)
    y <= 16'b01000000000000000;
else if(a == 4'b1111)
    y <= 16'b1000000000000000;</pre>
                                                                                                       parameter depth =256;
                                                                                                      parameter bits = 32;
parameter width = 32;
                                                                                                       input [bits-1:0] adr;
                                                                                                       output [width-1:0] dout;
                                                                                                       reg [width-1:0] Imem[depth-1:0];
endmodule
                                                                                                       $readmemh("Prog_2.txt", Imem);
assign dout = Imem[adr/4];
`timescale 1ns/1ns
module mux2 (d0,d1,s,y);
                                                                                                    endmodule
parameter n=32;
input [n-1:0] d0;
input [n-1:0] d1;
                                                                                                    `timescale 1ns/1ns
input s:
                                                                                                    output [n-1:0] y;
assign y = s ? d1 : d0;
                                                                                                          assign y = { {16{a[15]}} , a };
endmodule
                                                                                                    endmodule
`timescale 1ns/1ns
                                                                                                     `timescale 1ns / 1ns
module mux4 (d0,d1,d2,d3,s,y);
                                                                                                    module slt2 (
parameter n=32;
                                                                                                        input [31:0] a,
output [31:0] y
input [n-1:0] d0,d1,d2,d3;
input [1:0] s;
output reg [n-1:0] y;
                                                                                                       assign y = a << 2;</pre>
                                                                                                    endmodule
always @* begin
     case(s)

2'b00: y<=d0;

2'b01: y<=d1;

2'b10: y<=d2;

2'b11: y<=d3;
                                                                                                    `include "adder.v"
                                                                                                     `include "alu32.v"
`include "flopr_param.v"
`include "mux2.v"
endcase
end
                                                                                                     `include "mux4.v"
`include "regfile32.v"
                                                                                                     `include "signext.v"
`include "sl2.v"
endmodule
                                                                                                    `timescale 1ns/1ns
`timescale 1ns/1ns
                                                                                                    module Datapath(input clk,
module ram(clk,we,adr,din,dout);
                                                                                                                          input reset,
parameter depth =128;
parameter bits = 32;
parameter width = 32;
                                                                                                                          input RegDst
                                                                                                                          input RegWrite,
                                                                                                                          input ALUSrc,
                                                                                                                          input Jump,
input MemtoReg,
input clk, we;
input [bits-1:0] adr;
input [width-1:0] din;
                                                                                                                          input PCSrc,
```

```
input [3:0] ALUControl,
input [31:0] ReadData,
                                                                                                                           reg [3:0] nextstate;
                         input [31:0] Instr,
output [31:0] PC,
output ZeroFlag,
output [31:0] WriteData,
output [31:0] ALUResult);
                                                                                                                       always@(posedge clk)
                                                                                                                           if (reset)
                                                                                                                                 state <= FETCH;
                                                                                                                                 state <= nextstate;
wire [31:0] PCNext, PCplus4, PCbeforeBranch, PCBranch;
wire [31:0] extendedimm, extendedimmafter, MUXresult, dataone,
                                                                                                                           always@(state or Op) begin
                                                                                                                                 case (state)
FETCH: nextstate = DECODE;
DECODE: case(Op)
aluop2;
wire [4:0] writereg;
                                                                                                                                                    //OpCode
                                                                                                                                                  //UpCode
6'b100011: nextstate = MEMADRCOMP;//lw
6'b101011: nextstate = MEMADRCOMP;//sw
6'b000000: nextstate = EXECUTION;//r
6'b000100: nextstate = BEQ;//beq
default: nextstate = FETCH;
f// flopr_param #(32) PCregister(clk,reset, PC,PCNext);
  adder #(32) pcadd4(PC, 32'd4 ,PCplus4);
slt2 shifteradd2(extendedimm,extendedimmafter);
adder #(32)
pcaddsigned(extendedimmafter,PCplus4,PCbeforeBranch);
mux2 #(32) branchmux(PCplus4 , PCbeforeBranch, PCSrc,
                                                                                                                                endcase
MEMADRCOMP: case(Op)
                                                                                                                                                                           nextstate = MEMACCESSL://lw
PCBranch);
                                                                                                                                                                            nextstate = MEMACCESSS;//sw
mux2 #(32) jumpmux(PCBranch, {PCplus4[31:28],Instr[25:0],2'b00
}, Jump, PCNext);
                                                                                                                                                  default: nextstate = FETCH;
                                                                                                                                               endcase
                                                                                                                                 MEMACCESSI: nextstate = MEMREADEND;
MEMREADEND: nextstate = FETCH;
MEMACCESSS: nextstate = FETCH;
registerfile32 RF(clk,RegWrite, reset, Instr[25:21],
Instr[20:16], writereg, MUXresult, dataone,WriteData);
mux2 #(5) writeopmux(Instr[20:16],Instr[15:11],RegDst,
                                                                                                                                 EXECUTION: nextstate = RTYPEEND;
RTYPEEND: nextstate = FETCH;
writereq);
                                                                                                                                 BEO: nextstate = FETCH;
mux2 #(32) resultmux(ALUResult, ReadData, MemtoReg,MUXresult);
                                                                                                                                  default: nextstate = FETCH;
                                                                                                                              endcase
// AT.II
                                                                                                                           end
alu32 alucomp(dataone, aluop2, ALUControl, Instr[10:6],
ALUResult, ZeroFlag);
signext immextention(Instr[15:0],extendedimm);
                                                                                                                           always@(state) begin
                                                                                                                    IorD=1'b0; MemRead=1'b0; MemWrite=1'b0; MemtoReg=1'b0;
IRWrite=1'b0; PCSource=1'b0;
ALUSrcB=2'b00; ALUSrcA=1'b0; RegWrite=1'b0; RegDst=1'b0;
PCWrite=1'b0; PCWriteCond=1'b0; ALUOp=2'b00;
mux2 #(32) aluop2sel(WriteData,extendedimm, ALUSrc, aluop2);
B.
               Олон циклт гүйцэтгэл
                                                                                                                                 FETCH:
                                                                                                                                    begin
module alucontrol(AluOp,FnField,AluCtrl);
                                                                                                                                       MemRead = 1'b1;
                                                                                                                                       IRWrite = 1'b1;
ALUSrcB = 2'b01;
input [1:0] AluOp;
input [5:0] FnField; //for R-type instruction
                                                                                                                                       PCWrite = 1'b1;
output reg [3:0] AluCtrl;
                                                                                                                                 DECODE:
                                                                                                                                 ALUSrcB = 2'b11;
MEMADRCOMP:
                                                                                                                                   begin
ALUSrcA = 1'b1;
always@(AluOp or FnField)begin
      casex({AluOp,FnField})
            % ((Aluup,Fhrield))
8'b00_xxxxxx:AluCtrl=4'b0010; //lw / sw
8'b01_xxxxxx:AluCtrl=4'b0110; //beq
8'b1x_xx0000:AluCtrl=4'b0010; //add
                                                                                                                                       ALUSTOB = 2'b10;
                                                                                                                                 end
MEMACCESSL:
                                                                                                                                   begin
  MemRead = 1'b1;
  TorD = 1'b1;
            8'blx_xx0010:AluCtrl=4'b0110; //sub
8'blx_xx0100:AluCtrl=4'b0100; //and
8'blx_xx0101:AluCtrl=4'b0001; //or
              3'b1x_xx1010:AluCtrl=4'b0111; //slt
                                                                                                                                 end
MEMREADEND:
end
                                                                                                                                    begin
RegWrite = 1'b1;
endmodule
                                                                                                                                 MemtoReg = 1'b1;
RegDst = 1'b0;
                                                                                                                                     end
                                                                                                                                 MEMACCESSS:
module control (clk, reset,Op, Zero, IorD, MemRead, MemWrite,
MemtoReg, IRWrite,
PCSource, ALUSrcB, ALUSrcA, RegWrite, RegDst, PCSel, ALUOp);
                                                                                                                                    begin
                                                                                                                                       MemWrite = 1'b1;
                                                                                                                                       IorD
                                                                                                                                     end
                                                                                                                                 EXECUTION:
      input reset;
input [5:0] Op;
input Zero;
                                                                                                                                    begin
                                                                                                                                       ALUSrcA = 1'b1;
ALUOp = 2'b10;
      output reg IorD;
                                                                                                                                 RTYPEEND:
      output reg MemWrite;
output reg MemRead;
                                                                                                                                    begin
                                                                                                                                       RegDst = 1'b1;
RegWrite = 1'b1;
      output reg MemtoReg;
      output reg IRWrite;
output reg PCSource;
                                                                                                                                     end
      output reg RegDst;
output reg RegWrite;
                                                                                                                                    begin
                                                                                                                                       ALUSrcA = 1'b1;
ALUOp = 2'b01;
      output reg ALUSrcA;
output reg [1:0] ALUSrcB;
output PCSel;
                                                                                                                                       PCWriteCond = 1'b1;
      output reg [1:0] ALUOp;
                                                                                                                                 PCSource = 2'b01;
                                                                                                                                    end
                                                                                                                              endcase
      reg PCWrite;
reg PCWriteCond;
                                                                                                                            dule
      assign
    PCSel = (PCWrite | (PCWriteCond & Zero));
                                                                                                                     module datapath(clk, reset, IorD, MemRead, MemWrite, MemtoReg,
      parameter FETCH = 4'b0000;
                                                                                                                     PCSource, ALUSrcB, ALUSrcA, RegWrite, RegDst, PCSel, ALUCtrl,
      parameter DECODE = 4'b0001;
parameter MEMADRCOMP = 4'b0010;
                                                                                                                     Op, Zero, Function);
      parameter MEMACCESSL = 4'b0011;//L1
parameter MEMREADEND = 4'b0100;//L2
parameter MEMACCESSS = 4'b0101;//S
                                                                                                                           parameter PCSTART = 128; //sanah oi ehleh
                                                                                                                           input clk;
input reset;
input IorD;
      parameter MEMARCESSS = 4 B0101
parameter EXECUTION = 4'b0110;
parameter RTYPEEND = 4'b0111;
parameter BEQ = 4'b1000;
                                                                                                                           input MemWrite, MemRead, MemtoReg;
                                                                                                                           input IRWrite;
                                                                                                                           input PCSource:
      reg [3:0] state;
                                                                                                                           input RegDst,RegWrite;
```

```
input ALUSrcA;
input [1:0] ALUSrcB;
                                                                                                                       assign OpA=(ALUSrcA)?A:PC;
      input PCSel;
      input [3:0] ALUCtrl;
                                                                                                                       always@(ALUSrcB or B or Instruction[15:0])begin
                                                                                                                              casex (ALUSrcB)
                                                                                                                              2'b00:OpB=B;
2'b01:OpB=1;
      output [5:0] Op;
      output Zero;
      output [5:0] Function;
                                                                                                                              2'b1x:OpB={{(16){Instruction[15]}},Instruction[15:0]};
      reg [7:0]PC;
                                                                                                                 assign Zero = (ALUResult==0);
when ALUResult is 0 (for branch)
      reg [31:0] ALUOut;
                                                                                                                                                                                          //Zero == 1
      reg [31:0] ALUResult;
      wire [31:0] OpA;
reg [31:0] OpB;
                                                                                                                       always @(ALUCtrl or OpA or OpB) begin case(ALUCtrl)
                                                                                                                             case(ALUCtr1)
4'b0000:ALUResult = OpA & OpB;
4'b0001:ALUResult = OpA | OpB;
4'b0010:ALUResult = OpA + OpB;
4'b0110:ALUResult = OpA - OpB;
4'b0111:ALUResult = OpA - OpB;
4'b0111:ALUResult = OpA - OpB;
4'b100:ALUResult = ~(OpA | OpB);
      reg [31:0]A;
reg [31:0]B;
      wire [7:0] address;
      wire [31:0] MemData;
                                                                                                                       end
      reg[31:0]mem[255:0];
                                                                                                                       //ALUOut register
      reg [31:0]Instruction;
                                                                                                                       always@(posedge clk) begin
ALUOut<=ALUResult;</pre>
      reg [31:0]mdr;
      wire [31:0] da;//read data 1
wire [31:0] db;//read data 2
                                                                                                                 endmodule
      reg[31:0]registers[31:0];
                                                                                                                 С. Пайплайн.
      assign Function=Instruction[5:0];
      assign Op=Instruction[31:26];
                                                                                                                 `timescale 1ns/1ns
      //data and instruction memory
assign address=(IorD)?ALUOut:PC;
                                                                                                                 input [4:0] Rs_ID,
input [4:0] Rt_ID,
             Sreadmemh ("mem.dat", mem):
                                                                                                                                                     input [4:0] Rt_ID,
input [4:0] writereg_M,
input [4:0] writereg_WB,
input RegWrite_M,
input RegWrite_WB,
output reg[1:0] ForwardAE,
output reg[1:0] ForwardAE,
output reg ForwardAD);
      always @(posedge clk) begin
             if (MemWrite)
                 mem[address]<=B;
      assign
    MemData =(MemRead)? mem[address]:32'bx;
      //PC logic
                                                                                                                 always @(*)
                                                                                                                       begin
// EX
      always@ (posedge clk)begin
   if(reset)
                                                                                                                             if (RegWrite_M
   && (writereg_M != 0)
   && (writereg_M == Rs_EX))
   ForwardAE = 2'b10;
                PC<=PCSTART;
            else
if(PCSel)begin
                 case (PCSource)
    1'b0: PC<=ALUResult;
    1'b1: PC<=ALUOut;</pre>
                                                                                                                              // MEM
                                                                                                                             // MEM
else if (RegWrite_WB
   && (writereg_WB != 0)
   && (writereg_WB == Rs_EX))
   ForwardAE = 2'b01;
           1'b
endcase
end
                                                                                                                              // NO
                                                                                                                             else
ForwardAE = 2'b00;
      //instruction register
      always @(posedge clk) begin
   if (IRWrite)
                                                                                                                                // EX
                 Instruction <= MemData;
                                                                                                                             if (RegWrite_M
                                                                                                                                   && (writereg_M != 0)
&& (writereg_M == Rt_EX))
ForwardBE = 2'b10;
      //memory data register
always @(posedge clk) begin
   mdr <= MemData;</pre>
                                                                                                                              // MEM
                                                                                                                             //register file
      //$r0 is always 0
                                                                                                                              // ID/EX
      assign da = (Instruction[25:21]!=0) ?
registers[Instruction[25:21]]: 0;
assign db = (Instruction[20:16]!=0) ?
                                                                                                                                    ForwardBE = 2'b00:
registers[Instruction[20:16]] : 0;
                                                                                                                             ForwardAD = (writereg_M !=0) && (Rs_ID == writereg_M)
                                                                                                                 && RegWrite_M;
ForwardBD = (writereq M !=0) && (Rt ID == writereq M)
      always @(posedge clk) begin
    if (RegWrite)begin
        if (RegDst)
                                                                                                                 && RegWrite M;
registers[Instruction[15:11]] <= (MemtoReg)?mdr:ALUOut;
                                                                                                                 endmodule
registers[Instruction[20:16]] <= (MemtoReg)?mdr:ALUOut;
      end
end
                                                                                                                 `timescale 1ns/1ns
                                                                                                                                                      input [4:0] Rt_EX,
input [4:0] Rs_D,
input [4:0] Rt_D,
                                                                                                                 module hazardunit(
      //A and B registers
      always @(posedge clk) begin
    A<=da;
end</pre>
                                                                                                                                                      input [4:0] Rt_D,
input [4:0] writereg_M,
input [4:0] writereg_EX,
input MemtoReg_E,
input MemtoReg_M,
     ___se (po
B<=db;
end
      always@(posedge clk) begin
                                                                                                                                                      input RegWrite_EX,
input Branch_ID,
                                                                                                                                                      input Jump_ID,
output reg stall_IF_ID,
output reg stall_ID_EX,
      //ALU
```

```
ALUControl_Ex <= ALUControl_ID;
ALUSrc_Ex <= ALUSrc_ID;
RegDst_Ex <= RegDst_ID;
                                                 output reg flush_EX_Mem);
reg lwstall, branchstall;
always @(*) begin
        lwstall= ((Rs_D == Rt_EX) || (Rt_D == Rt_EX)) &&
                                                                                                                                                                   end
MemtoReg_E;
   endmodule
                         MemtoReg_M &
(writereg_M == Rs_D | writereg_M == Rt_D));
                                                                                                                                                       `timescale 1ns/1ns
                                                                                                                                                      module EX M(input clk.
                                                                                                                                                                               input rst,
input [31:0] ALUResult_Ex,
        stall_ID_EX = lwstall || branchstall || Jump_ID;
stall_IF_ID = lwstall || branchstall || Jump_ID;
flush_EX_Mem = lwstall || branchstall || Jump_ID;
                                                                                                                                                                                output reg [31:0] ALUResult_M,
input [31:0] WriteData_Ex,
                                                                                                                                                                                output reg [31:0] WriteData_M,
input [4:0] writereg_Ex,
                                                                                                                                                                               output reg [4:0] writereg_M,
input RegWrite_Ex,
output reg RegWrite_M,
endmodule
                                                                                                                                                                                input MemtoReg_Ex,
output reg MemtoReg_M,
`timescale 1ns/1ns
                                                                                                                                                                                input MemWrite Ex.
                                                                                                                                                                                output reg MemWrite_M);
module IF ID(input clk.
                           input rst,
                                                                                                                                                           always@(posedge clk)
                          input stall,
                                                                                                                                                               begin
  if (rst) begin
                          input Staff,
input [31:0]PCplus4_IF,
output reg [31:0]PCplus4_ID,
input [31:0]Instr_IF,
output reg [31:0]Instr_ID);
                                                                                                                                                                       ALUResult_M <= 0;
WriteData_M <= 0;
writereg_M <= 0;
                                                                                                                                                                       RegWrite_M <= 0;</pre>
                                                                                                                                                                       MemtoReg_M <= 0;
MemWrite M <= 0;</pre>
    always@(posedge clk)
        begin
                                                                                                                                                                        end
            if (rst) begin
PCplus4_ID <= 0;</pre>
                                                                                                                                                                   else begin
                                                                                                                                                                       ALUResult_M <= ALUResult_Ex;
WriteData M <= WriteData Ex;
                Instr_ID <= 0;</pre>
                                                                                                                                                                      writereg_M <= writereg_Ex;
RegWrite_M <= RegWrite_Ex;
MemtoReg_M <= MemtoReg_Ex;
MemWrite_M <= MemWrite_Ex;
            else if(stall) begin
  PCplus4_ID <= PCplus4_ID;
  Instr_ID <= Instr_ID;</pre>
                end
                                                                                                                                                                   end
           else begin
               PCplus4_ID <= PCplus4_IF;
Instr_ID <= Instr_IF;
                                                                                                                                                       endmodule
                                                                                                                                                       `timescale 1ns/1ns
        end
                                                                                                                                                       module M WB(input clk,
endmodule
                                                                                                                                                                               input rst,
input [31:0] ReadData_M,
                                                                                                                                                                                output reg [31:0] ReadData_WB,
input [31:0] ALUResult_M,
`timescale 1ns/1ns
                                                                                                                                                                               output reg [31:0]ALUResult_WB,
input [4:0]writereg_M,
module ID EX(input clk,
                                                                                                                                                                               unput [4:0]writereg wn,
output reg [4:0]writereg_WB,
input RegWrite_M,
output reg RegWrite_WB,
input MemtoReg_M,
output reg MemtoReg_WB);
                          input rst,
input[31:0] dataone_ID,
                         anput[31:0] dataone ID,
output reg [31:0] dataone_Ex,
input[31:0] WriteData_ID,
output reg [31:0] WriteData_Ex,
input[31:0] extendedimm_ID,
output reg [31:0] extendedimm_Ex,
input [31:0] Instr_ID,
output reg [31:0] Instr_Ex,
input RegWrite_ID,
output reg RegWrite_Ex,
                                                                                                                                                           always@(posedge clk )
                                                                                                                                                               begin
if (rst) begin
                          output reg RegWrite_Ex,
input MemtoReg_ID,
                                                                                                                                                                       ReadData_WB <= 0;
ALUResult_WB <= 0;
writereg_WB <= 0;</pre>
                          input MemtoReg ID,
output reg MemtoReg_Ex,
input MemWrite_ID,
output reg MemWrite_Ex,
input [3:0]ALUControl_ID,
output reg [3:0]ALUControl_Ex,
input ALUSrc_ID,
output reg ALUSrc_Ex,
input RegDet_ID.
                                                                                                                                                                       RegWrite WB <= 0;
                                                                                                                                                                       MemtoReg_WB <= 0;</pre>
                          input RegDst_ID,
output reg RegDst_Ex);
                                                                                                                                                                       ReadData_WB <= ReadData_M;
ALUResult_WB <= ALUResult_M;</pre>
    always@(posedge clk)
                                                                                                                                                                       \label{eq:writereg_WB} \mbox{ <= } \mbox{ writereg\_M;}
       begin
if (rst) begin
                                                                                                                                                                       RegWrite_WB <= RegWrite_M;
MemtoReg_WB <= MemtoReg_M;</pre>
                dataone Ex <= 0;
               writeData_Ex <= 0;
extendedimm_Ex <= 0;
Instr_Ex <= 0;
RegWrite_Ex <= 0;</pre>
                                                                                                                                                               end
                                                                                                                                                       endmodule
               MegWIITE_EX <= 0;
MemWrite_EX <= 0;
ALUControl_EX <= 0;
ALUSrc_EX <= 0;
RegDst_EX <= 0;</pre>
                                                                                                                                                        `include "adder.v"
                                                                                                                                                         include "alu32.v"
include "flopr_param.v"
include "mux2.v"
include "mux3.v"
                                                                                                                                                         include "mux3.v"
include "regfile32.v"
include "signext.v"
include "s12.v"
        else begin
                                                                                                                                                        `include "EX_M.v"

`include "ID_EX.v"

`include "IF_ID.v"

`include "M_WB.v"
               dataone_Ex <= dataone_ID;
WriteData Ex <= WriteData_ID;
extendedimm_Ex <= extendedimm_ID;
Instr_Ex <= Instr_ID;
RegWrite_Ex <= RegWrite_ID;
MemtCReg_Ex <= MemtCReg_ID;
MemWrite_Ex <= MemWrite_ID;</pre>
                                                                                                                                                         include "forwardingunit.v"
                                                                                                                                                        `include "hazardunit.v'
                                                                                                                                                       `timescale 1ns/1ns
```

```
module Datapath (input clk,
                                                  input reset,
input RegDst_ID,
                                                  input RegWrite_ID,
input ALUSrc_ID,
                                                   input B,
                                                  input Jump_ID,
input MemtoReg_ID,
                                                   input MemWrite_ID,
                                                   input Branch_ID,
                                                  input [3:0] ALUControl_ID,
input [31:0] ReadData_M,
input [31:0] Instr_IF,
                                                  input [31:0] Instr_IF,
output MemWrite M,
output [31:0] Instr_ID,
output [31:0] PC_IF,
output [31:0] WriteData_M,
output [31:0] ALUResult_M);
wire [31:0] PCNEXT_IF, PCplus4_IF, PCplus4_ID;
wire [31:0] PCBranch ID, PCbeforeBranch;
wire [31:0] extendedimm_ID, extendedimm_Ex, extendedimmafter;
wire [31:0] dataone_ID ,dataone_Ex;
wire [31:0] WriteData_ID, WriteData_Ex;
wire [31:0] ALUResult_Ex, ALUResult_WB, ALUResult_Mem;
wire [31:0] MUXYresult_WB, aluop2, SrcA_EX, SrcB_EX;
wire [31:0] ReadData_WB;
 wire [31:0] ReadData_WB;
wire [4:0] writereg_Ex, writereg_M, writereg_WB;
wire ZeroFlag_Ex;
 wire [31:0] Instr_Ex;
wire RegWrite Ex, RegWrite M, RegWrite WB;
wire MemtoReg_Ex, MemtoReg_M, MemtoReg_WB;
wire MemWrite_Ex;
  //wire MemWrite M;
 //wire memwrite_m;
wire [3:0] ALUControl_Ex;
wire ALUSrc_Ex;
wire RegDst_Ex;
wire [1:0] ForwardAE,ForwardBE;
 wire ForwardAD, ForwardBD;
wire Flush_Ex, Stall_IF, Stall_ID;
 wire BranchMUXselect, Equal ID;
  wire [31:0] equalone, equaltwo;
 flopr_param #(32) PCregister(clk, reset,!Stall_IF ,PC_IF,
                      TF):
 PCNEXT_IF;
adder # (32) pcadd4 (PC_IF, 32'd4 , PCplus4_IF);
assign BranchMUXselect = ((B ^ Equal_ID) & Branch_ID);
mux2 # (32) branchmux (PCplus4_IF , PCBranch_ID, BranchMUXselect
 , PCNEXT_IF);
 // IF_ID
 IF_ID Fetch_Decode_Buffer(clk,reset | BranchMUXselect | Jump_ID
 ,Stall_ID,PCplus4_IF,PCplus4_ID,Instr_IF,Instr_ID);
 signext immextention(Instr_ID[15:0],extendedimm_ID);
 slt2 shifteradd2(extendedimm_ID,extendedimmafter);
registerfile32 RF(clk,RegWrite_WB, reset, Instr_ID[25:21],
Instr_ID[20:16], writereg_WB, MUXresult_WB,
 dataone_ID,WriteData_ID);
mux2 #(32)
 equalonemux(dataone_ID,ALUResult_Mem,ForwardAD,equalone);
mux2 #(32)
 equaltwomux (WriteData ID.ALUResult Mem.ForwardBD.equaltwo);
 assign Equal_ID = (equalone==equaltwo);
adder #(32) pcaddsigned(extendedimmafter, PCplus4_ID,
 PCBranch_ID);
 // TD EX
 ID_EX Decode Execute_Buffer(clk, reset , dataone_ID,
dataone_Ex,WriteData_ID,WriteData_Ex,
extendedimm_ID,extendedimm_Ex, Instr_ID,Instr_Ex, RegWrite_ID,
 RegWrite Ex,
 MemtoReg_ID, MemtoReg_Ex,
MemWrite_ID,MemWrite_Ex, ALUControl_ID, ALUControl_Ex,
ALUSrc_ID, ALUSrc_Ex, RegDst_ID, RegDst_Ex);
 mux3 forwardmuxA (dataone_Ex, MUXresult_WB, ALUResult_Mem,
ForwardAE, SrcA_EX);
 mux3 forwardmuxB (WriteData Ex, MUXresult WB, ALUResult Mem,
ForwardBE, aluop2);
alu32 alucomp(SrcA_EX, SrcB_EX, ALUControl_Ex, Instr_Ex[10:6],
ALUResult_Ex, ZeroFlag_Ex);
mux2 #(32) aluop2sel(aluop2,extendedimm_Ex, ALUSrc_Ex,
 SrcB_EX);
mux2 #(5) writeopmux(Instr_Ex[20:16],Instr_Ex[15:11],RegDst_Ex,
 writereg_Ex);
The standard of the standard o
 assign ALUResult_M = ALUResult_Mem;
 // Memory
 // Forwarding Unit
```

```
forwardingunit Forward Unit( Instr_Ex [25:21], Instr_Ex [20:16], Instr_ID [25:21], Instr_ID [20:16], writereg_M, writereg_WB, RegWrite_M, RegWrite_WB, ForwardAE, ForwardBE, ForwardAD, ForwardBD);
hazardunit hazard_unit(Instr_Ex [20:16], Instr_ID [25:21], Instr_ID [20:16], writereg_M,writereg_Ex,MemtoReg_Ex,MemtoReg_M,RegWrite_Ex,Branch_ID,Jump_ID, Stall_IF,Stall_ID,Flush_Ex );

// M_WB


M_WB Memory_WriteBack_Buffer(clk,reset, ReadData_M, ReadData_WB, ALUResult_M, ALUResult_WB, writereg_M, writereg_WB, RegWrite_WB, MemtoReg_M, MemtoReg_WB);

// WriteBack

mux2 #(32) resultmux(ALUResult_WB, ReadData_WB, MemtoReg_WB, MUXresult_WB);
endmodule
```


Нэг циклт болон олон циклт гүйцэтгэл

| loop: lw \$t1, 64(\$t0) add \$t2, \$0, \$0 beq \$t3, \$t3, loop | 8d090040 00005020 116bfffe |
|--|----------------------------------|
|--|----------------------------------|



Нэг циклт болон пайплайн гүйцэтгэл

| addi \$t1, 5 addi \$t2, 10 | 21290005 214a000a |
|---|--|
| add \$t3, \$t2, \$t1 sub \$t3, \$t2, \$t1 and \$t3, \$t2, \$t1 or \$t3, \$t2, \$t1 nor \$t3, \$t2, \$t1 slt \$t3, \$t2, \$t1 slt \$t3, \$t2, \$t1 sl1 \$t3, \$t2, 2 sr1 \$t3, \$t2, 2 | 01495820 01495822 01495824 01495825 01495827 0149582a 000a5880 000a5882 |
| | |



Пайплайн гүйцэтгэл – hazard

| loop: ;data hazard lw \$t0,0(\$t1) addi \$t1,\$t0,5 addi \$t2,\$zero,2 addi \$t3,\$zero,3 | 8d280000 21090005 200a0002 200b0003 |
|--|--|
| <pre>;control hazard beq \$t1, \$t2, loop</pre> | 112afffc |
| addi \$t3,\$zero,5 addi \$t2,\$zero,5 | 200b0005 200a0005 |
| ;control hazard beq \$t1,\$t2,loop | 112afff9 |
| addi \$t3, \$zero, 1 addi \$t2, \$zero, 1 addi \$t1, \$zero, 1 | 200b0001 200a0001 20090001 |

| Clock | -No Data- | | | | | | | | | | | |
|----------------------------------|------------------------|-------------------------|-----------|-----------|-----------|-------------------|-----------------------|----------------------|------------------------|-----------------------|-----------|------------|
| ⊕- ⊘ PC | -No Data- | -0 | .4 | 18 | | 12 | 1 16 |) 20 | 24 | (28 | 32 | |
| | -No Data- | 84280000 | 21090005 | (200a0002 | | 200ь0003 | (112afffc | (20060005 | (200a0005 | (112afff9 | (20060001 | |
| ⊕- ∜ ID ⊕- ∜ EX | -No Data- | (0000000d0 (000000d0 | (8d280000 | 21090005 | 100000005 | 200a0002 | 20060003 (00000002 | 112affc 100000003 | (20060005 (00000003 | 200a0005 100000005 | (112afff9 | |
| ⊕ -Ø MEM | -No Data- | 00000000 | | | 100000000 | 00000005 | | 00000002 | (00000003 | 100000000 | (00000005 | |
| ⊕-⊘ WB | -No Data- | 00000000 | | | | | (00000005 | 7 | 00000002 | (00000003 | | (000000005 |
| ⊕- ALU res | -No Data- | 00000000 | | | | X 00000005 | | 00000002 | (00000003 | | (00000005 | |
| Branch | -No Data- | | | | | | | | | | | |
| Flush Stall_IF | -No Data- -No Data- | | | | | | | | | | | |
| Stall_ID | -No Data- | | | | | | | | | | | _ |