گزارش پایانی آزمایشگاه معماری کامپیوتر

على حسيني اخوان - 810199406

<u>محمد مشرقی - 810199492</u>

بخش اول) LED روشن:




assign LEDR[0] = SW[0] | SW[1];

بخش دوم) يردازنده ARM:

بخش IF:

در این مرحله، دستور العملها از حافظه دستور العمل (Instruction Memory) بارگذاری می شوند و مقدار شمارنده برنامه (PC register) افراس بعدی که باید اجرا شود، برسیم. شمارنده برنامه (PC Register) آدرس لازم را برای حافظه دستور العمل (Instruction Memory) فراهم می کند تا دستور العمل مورد نظر را دریافت کند. افزونگر (PC Adder) عدد ۴ را به مقدار فعلی PC اضافه می کند تا آدرس دستور العمل بعدی تهیه شود. در صورتی که دستور العمل موجود یک دستور شاخه ای (Branch) افتخاب می شود تا شمارنده برنامه (PC) در چرخه بعدی بهروز رسانی شود. این مرحله شامل اجز ایی مانند حافظه دستور العمل (Instruction Memory)، شمارنده برنامه (PC Register)، افزونگر PC (PC Adder) و مالتیپلکسر آدرس برنامه (Program Address Mux) است که اتصالات آنها به یکدیگر طبق شکل زیر می باشد:



مشاهده می شود که برای هر بخش، قسمتی مجزا در نظر گرفته شده است و بر اساس توضیحات ارائه شده پیش از این، کد مرتبط با هر بخش نگاشته شده است. جالب است که اگر شرایط خاصی مانند فرمان شاخهای (Branch) پیش آید، مالتبیلکسر ورودی دوم خود را که با نام BranchAddr شناخته می شود، بر روی خروجی قرار می دهد و در غیر این صورت، مقدار فعلی PC را قرار می دهد که در ادامه، به آن عدد ۴ افزوده می شود و همین امر سبب ادامه چرخه می گردد. در قسمت حافظه دستور العمل (Instruction که در ادامه، بنز شاهد این هستیم که کد ۳۲ بیتی هر دستور با توجه به مقادیر متفاوت PC نوشته شده است که بر اساس مقدار PC، آن دستور اجرا می شود.

برای فهمیدن توضیحات لطفا به کد بخش۱۲ مراجعه کنید.

stance	Status		LEs: 3420	Memo	ry: 16896	Small: 0/0	Mediu	m: 4/105	Large: 0/0											Hardware	: USB-Blast	or FUSB-01		Setup
auto_s	Not running		3420 cells	16896	bits	0 blocks	4 block	S	0 blocks															
																				Device:	@1: EP2C	35 (0x020B40	DD) 🕶	Scan Cha
																				>> SOF	Manager:	<u> </u>	output_file	s/ARM.sof
																				-				
log: 2024/0	14/17 10:35:47 #1											click to inse	t time bar											
	Node 0				0100						77.000						1907	-0.75		2000				
pe Alias	Node 0		9	2	3		4	5		6	7	Ą		9	1,0	V	1,1	12		1,3	1	4	15	
3_ 8			,	2	3		4	ş		6	7	Ŗ		9	1,0	V	1,1	12		1,3	.1	ļ4	1,5	
3_ 8	Name 0	0	4	2 X 8	3 X	12	4 X 16	ş X	20	6 X 24	7 X	8 28 X	32	9 X 3	1,0 16 X	40	11 X 4	12 4 X	48	1,3 X	52	4 (56	15 X	60
<u>}</u>	Name 0 SW[0]	0	4	2 X 8 X 4	3 X	12	4 X 16 X 12	\$ X	20 16	6 X 24 X 20	Z X	28 X 24 X	32 28			40 36	11 X 4 X 4		48 44	1,3 X			15 X	60
9	Name 0 SW[0] eg:ifStageRegIPC	0 (4	2 X 8 X 4	X X	12 8 4	4 X 16 X 12 X 8	\$ X X	20 16 12		7 X X		32		6 X	40	11 X 4 X 4 X 3			13 X	52	56	15 X	60

بخش ID:

در مرحلهی تفسیر دستورات (Instruction Decode)، اطلاعات از دستور استخراج شده و سیگنالهای کنترلی مورد نیاز برای مراحل بعدی تولید میشوند. در این مرحله، فرآیندهای زیر به صورت خلاصه و نکتهوار انجام میپذیرد:

1. واحد کنترل (Control Unit): بر اساس کد عملیاتی (opcode) استخراج شده از دستور، فرمان اجرایی مورد نیاز برای واحد ALU در مرحله ی اجرا (Execution Stage) تولید می شود. این opcode در مراحل بعدی دیگر نیازی نیست.

اورده سده است. دستور ۱۷۰۲ به عنوان یک دستور پیاده ساری نمی سود.

	.						Bits			
1	R-type structions	Description	31:28	27:26	25	24:21	20	19:16	15:12	11:00
111.			Cond.	Mode	Ι	OP-Code	S	Rn	Rd	shifter operand
0	NOP ¹¹	No Operation	1110	00	0	0000	0	0000	0000	00000000000
1	MOV	Move	cond	00	I	1101	S	0000	Rd	shifter operand
2	MVN ¹²	Move NOT	cond	00	I	1111	S	0000	Rd	shifter operand
3	ADD	Add	cond	00	I	0100	S	Rn	Rd	shifter operand
4	ADC	Add with Carry	cond	00	I	0101	s	Rn	Rd	shifter operand
5	SUB	Subtraction	cond	00	I	0010	S	Rn	Rd	shifter operand
6	SBC	Subtract with Carry	cond	00	I	0110	s	Rn	Rd	shifter operand
7	AND	And	cond	00	I	0000	S	Rn	Rd	shifter operand
8	ORR	Or	cond	00	I	1100	S	Rn	Rd	shifter operand
9	EOR	Exclusive OR	cond	00	I	0001	s	Rn	Rd	shifter operand
10	CMP	Compare	cond	00	I	1010	1	Rn	0000	shifter operand
11	TST ¹³	Test	cond	00	I	1000	1	Rn	0000	shifter operand
12	LDR	Load Register	cond	01	0	0100	1	Rn	Rd	offset_12
13	STR	Store Register	cond	01	0	0100	0	Rn	Rd	offset_12
14	В	Branch	cond	10	1	0		signed	_immed_2	24

جدول 2- لیست دستورهای پردازنده

2. تنظیم سیگنالهای کنترلی:

- برای دستورات شاخه ای (Branch)، سیگنال کنترلی B به 1 تنظیم می شود.
- برای دستور LDR، سیگنال MEM_R_EN به 1 تنظیم میگردد تا امکان خواندن از حافظه فراهم شود.
- برای دستور STR، سیگنال MEM_W_EN به 1 تنظیم می شود تا امکان نوشتن در حافظه مهیا شود.

- سیگنال WB_EN برای تمام دستورات به جز CMP و TST به 1 تنظیم می شود، زیرا این دو دستور هیچ مقداری را به Register File

3. بروزرسانی Register File:


- بر اساس نتیجه ALU در لبهی نزولی کلاک، مقادیر بهروز می شوند.
- مقادیر وضعیتهای (C (Carry), V (Overflow), N (Negative) و Register File ذخیره شده و برای بررسی شرایط مورد استفاده قرار میگیرند تا تعیین شود که آیا همه سیگنالهای کنترلی باید صفر شوند یا خیر.


4. پورتهای Register File:

- این فایل شامل 16 رجیستر است و دارای دو پورت خواندن و یک پورت نوشتن میباشد.
- نوشتن در Register File به صورت همزمان با کلاک در لبه پابینی و خواندن به صورت آسنکرون انجام میشود.

5. بررسی شرایط (Condition Check):


- بر اساس مقدار Cond، خروجی Condition Check تعیین می شود که این امر نشان دهنده ی ضرورت اجرای دستور یا عدم اجرای آن است.





بخش EXE:

در مرحله اجرا (EXE Stage) پردازشگر ARM، واحد حساب و منطق (ALU) نقش کلیدی ایفا میکند. ALU دو ورودی دریافت میکند و بر اساس فرمان های اجرایی (EXE_CMD)، خروجی های مربوطه از جمله carry out و فلگ های حالت مختلف (N: منفی، ۷: سرریز، ۲: صفر) را تولید میکند که به Status Register منتقل می شوند که داریم:



1. ALU (واحد حساب و منطق):

- عملیاتها: ALU بر اساس دستورالعملهایی که از فاز تفسیر دستورات (ID Stage) دریافت میکند، عملیاتهای مختلفی را اجرا میکند. این عملیاتها میتوانند شامل جمع، تفریق، و دیگر دستورات منطقی باشند.

- تولید فلگها: ALU همچنین فلگهای حالت مانند N, Z, C, و V را تولید میکند که بر اساس نتایج عملیاتهای انجام شده بر روی دادهها میباشند.

Instruction	ALU Command	Operation
MOV	0001	result = in2
MVN	1001	result = ~in2
ADD	0010	result = in1 + in2
ADC	0011	result = in1 + in2 + C
SUB	0100	result = in1 - in2
SBC	0101	result = in1 - in2 $-\sim$ C
AND	0110	result = in1 & in2
ORR	0111	result = in1 in2
EOR	1000	$result = in1 ^ in2$
CMP	0100	result = in1 - in2
TST	0110	result = in1 & in2
LDR	0010	result = in1 + in2
STR	0010	result = in1 + in2
В	XXXX	

جدول 5- ریز دستورهای واحد حساب و منطق

2. Val2 Generator (تولیدکننده Val2 Generator):

- این ماژول مسئول تولید دومین عملوند برای ALU است. Val2 میتواند بر اساس مقادیر imm (مقدار فوری)، Shift_operand (عملوند شیفت)، و Val_Rm (مقدار از رجیستر mm) تعیین شود.


Rd: نشاندهنده آدرس ثبات مقصد است. این آدرس در دستور STR به عنوان یکی از مقداری که باید در حافظه ذخیره شود مورد استفاده قرار میگیرد.

Rn: همواره به عنوان یکی از عملوندهای دستورات مورد استفاده قرار می گیرد.

shifter operand: براي عملوند شيفت در پردازنده ARM به سه شکل زير پيادهسازي شده است:

1- 32 بيت عدد فورى (bit immediate-32):

در این حالت مقدار بیت ۱ برابر یک است. عدد 8 بیتی 8 immed در یک ظرف 32 بیت قرار میگیرد سپس به اندازه دو برابر rotate_imm به راست چرخونده میشه:



2- شيفت فوري (Immediate shifts):

در این حالت بیت او بیت چهارم دستور العمل نیز صفر برابر صفر است. عملوند دوم از رجیستر خوانده می شود. سپس عدد خوانده شده

براساس حالت shift به مقدار shift شیفت داده می شود حالت های شیفت در جدول زیر قرار دارد.

وضعيت شيفت	توضيحات	مقدار
LSL	Logical shift left	00
LSR	Logical shift right	01
ASR	Arithmetic shift right	10
ROR	Rotate right	11

جدول 4 وضعیت شیفت در دستورات شیفت فوری

31	28 2	7 26	25	24 21	20	19 10	15	12	11	7	6	5	4	3	0
cond	(0 0	0	opcode	S	Rn	Rd		shift_imm		shi	ift	0	Rm	

شكل 3: دستورالعمل از نوع شيفت فورى

3. Status Register (رجيستر وضعيت):

- تنظیم فلگها: در صورتی که سیگنال S فعال باشد (یعنی نیاز به ذخیرهسازی فلگها در رجیستر وضعیت داشته باشیم)، فلگهای تولید شده توسط ALU در Status Register ذخیره میشوند. در غیر این صورت، این فلگها نادیده گرفته میشوند.


Opcode [31:28]	Mnemonic extension	Meaning	Condition flag state
0000	EQ	Equal	Z set
0001	NE	Not equal	Z clear
0010	CS/HS	Carry set/unsigned higher or same	C set
0011	CC/LO	Carry clear/unsigned lower	C clear
0100	MI	Minus/negative	N set
0101	PL	Plus/positive or zero	N clear
0110	VS	Overflow	V set
0111	VC	No overflow	V clear
1000	HI	Unsigned higher	C set and Z clear
1001	LS	Unsigned lower or same	C clear or Z set
1010	GE	Signed greater than or equal	N set and V set, or N clear and V clear (N == V)
1011	LT	Signed less than	N set and V clear, or N clear and V set (N != V)
1100	GT	Signed greater than	Z clear, and either N set and V set, or N clear and V clear $(Z == 0, N == V)$
1101	LE	Signed less than or equal	Z set, or N set and V clear, or N clear and V set (Z == 1 or N != V)
1110	AL	Always (unconditional)	
1111	-	See Condition code 0b1111	-
		جدول 3- کد شرط دستورات	

4. محاسبه آدرس شاخهای (Branch Address Calculation):

- آدرسهای شاخهای بر اساس مقدار PC فعلی و مقادیر امضا شدهای که به آن اضافه میشوند (Signed_imm)، محاسبه میگردند.

log	2024	/04/24 09:29:17 #0					clic	k to insert time bar			
		Node	0								
Тур	Alias	Name	-2 -1	P 1	2	3 4	4 5	6	7 8	9 1,0	11 12 13 1
-			0	X	20	4096	3221225472 4	(40	4294967284 11	805306373 4	X 4294967284 X 4294967260 X 4294967289
in		SW[17]									
S		■ EXE_Stage:exeStage EXE_CMD	0	X		1	X 2	(3	X 4 X 5	7 (6	(9 (8) (4
1		■ EXE_Stage:exeStage PC)	χ 4	(8	(12) 1	20	24 28	32 (36	X 40 X 44 X 48
5		ID_Stage:idStage B									
5		ID_Stage:idStage S									
S		■ EXE_Stage_Reg:exeStageReg Dest		0			X 1 X 2	3	X 4 X 5	6 7	X 8 X 9 X 10
5			0	XX	4	(1	X 3 2	(20	4 20	3221225472 4	X 11 (4294967284 X 11
69		EXE_Stage:exeStage Val_Rn		0			X 20 X 2	(20	X 4 X 20	5 7	X 20 X 40 X 4
5		■ ID_Stage:idStage Signed_imm_24	A00	014h	A01A01h	A02103h	923002h A040	00h X 445104h	C060A0h 857142	078003h E09006	ih X 24A005h X 580006h X 811001h
S		. EXE_Stage:exeStage Br_addr						00000000h			

تكميل ARM (مرحله حافظه و بازنويسي):



در مرحله حافظه (Memory Stage) پردازنده ARM، دادهها از یک حافظه RAM شبیهسازی شده خوانده یا در آن نوشته میشوند. این عملیات تحت کنترل سیگنالهای MEM_R_EN برای خواندن و MEM_W_EN برای نوشتن انجام میپذیرد. این سیگنالها توسط واحد کنترل (Control Unit) تولید شده و همراه با دستورالعملها در پایپلاین به جلو منتقل میشوند.

1. أغاز حافظه و آدرسدهي:

- حافظه داده از آدرس 1024 شروع می شود و دسترسی به حافظه بر اساس بایت امکانپذیر نیست؛ دسترسیها بر اساس ۳۲ بیت یا ۴ بایت انجام می گیرد.
 - بدین ترتیب، خواندن یا نوشتن فقط از آدرسهایی که مضربی از ۴ هستند، ممکن است. مثلاً خواندن از آدرسهای 1024, 1028, ... امکانپذیر بوده و هر خواندن، ۳۲ بیت داده را بازمی گرداند.

2. عملیات خواندن و نوشتن:

- در صورت فعال بودن سیگنال MEM_R_EN، دادهها از حافظه خوانده میشوند و در صورت فعال بودن MEM_W_EN، دادهها در حافظه نوشته میشوند.
 - این سیگنالها توسط واحد کنترل بر اساس نوع دستور (حافظهای یا محاسباتی) تنظیم میشوند.

3. مرحله بازنویسی (Write-Back Stage):

- در این مرحله، سیگنال WB_EN فعال شده و داده خوانده شده از حافظه یا مقدار محاسبه شده توسط ALU به ثباتهای مقصد نوشته می شود.
 - این فرایند اطمینان میدهد که نتایج عملیاتهای قبلی برای استفاده در دستورات بعدی در دسترس هستند.

نتايج:

		Node	0																									
Туре	Alias	Name	258	260 262	264	266	268	270	272	274	276	278	, 280	282	284	, 286	288	290	292	. 294	, 296	, 298	, 3	300 , :	302	304	306	308 3
B		±ter_file reg_file[0]		*****				1024							X										20			
B		ter_file reg_file[1]					4				\rightarrow											-214	47483	648				
8		ter_file reg_file[2]			3					4		χ										-1	107374	41824				
B		ter_file reg_file[3]		2		\propto			3			=												41				
B		ter_file reg_file[4]	-				1032	2					χ											8192				
B		±ter_file reg_file[5]						41					\sim											-123				
By		ter_file reg_file[6]	4					81	92					\sim											10			
in		SWINI																										

در نهایت پس از تکمیل بخش های write back و memory خروجی بصورت فوق است.

بخش FORWARDING و Hazard:

در پردازندهها، سه نوع اصلی مخاطره وجود دارد که میتوانند بر عملکرد و توالی اجرای دستورات تأثیر بگذارند:

الف) مخاطره ساختارى:

این نوع مخاطره مربوط به محدودیتهای سختافزاری در پردازنده است، مانند تعارض در دسترسی به منابع سختافزاری. بهطور مثال، اگر دو فاز مختلف (مانند By و ID) همزمان بخواهند از یک قسمت خاص از سختافزار مانند ثباتهای عمومی استفاده کنند، مخاطره ساختاری رخ میدهد. برای رفع این نوع مخاطره، ممکن است عملیات نوشتن در ثباتها به لبه پایینرونده کلاک منتقل شود تا از تداخل با مراحل دیگر جلوگیری شود.

ب) مخاطره كنترلى:

این مخاطره زمانی رخ میدهد که تصمیم گیری در مورد شاخههای برنامه به تأخیر بیفتد. مثلاً، اگر یک دستور شاخه پیش از محاسبه و تأیید آدرس شاخه در خط لوله وارد شوند. برای مقابله با این مخاطره، معمولاً از سیگنالهای Flush استفاده می شود تا دستورات نامربوط از خط لوله پاک شوند.

که هر دو آنها رفع شده و نیاز به حل این دو نمی باشد.

ج) مخاطره دادهای:

این نوع مخاطره شامل سه زیرمجموعه است:

1. خواندن پس از نوشتن (Read After Write - RAW): این مخاطره زمانی اتفاق میافتد که یک دستور به دادهای نیاز دارد که هنوز توسط دستور قبلی نوشته نشده است. برای جلوگیری از این مخاطره، از واحد تشخیص هازارد استفاده میشود تا اطمینان حاصل شود که دادهها پیش از استفاده، بهدرستی نوشته و آپدیت شدهاند.


2. نوشتن پس از خواندن (Write After Read - WAR): این مخاطره زمانی رخ میدهد که یک دستور میخواهد مقدار یک رجیستر را تغییر دهد در حالی که دستور قبلی همان رجیستر را خوانده است. در پردازندههایی که به ترتیب دستورات عمل می کنند، این نوع مخاطره کمتر اتفاق میافتد.

3. نوشتن پس از نوشتن (Write - WAW Write After)؛ این مخاطره زمانی اتفاق میافتد که دو دستور میخواهند به طور همزمان به یک رجیستر بنویسند. این مخاطره عمدتاً در پردازندههایی که دستورات را به ترتیب غیرمتوالی اجرا میکنند، مهم است.

بدون فورواردینگ:

log: 2024/	05/15 10:39:58 #0										С	lick to insert time b	ar							
	Node	0																		1
Type Alias	Name	-128 -64	Q	64		128	192	2	256		320	384	448	512	576	640	704	768	832	896
5	ter_file reg_file[0]	0	20			1	024								20					
5	ter_file reg_file[1]	1	4096				4								-214748364	8				
b	ter_file reg_file[2]	2		0		1	2		3 4						-107374182	24				
S	ter_file reg_file[3]	3		1 1 2	3 0	1 2	3 0 1	2 3 0	1 2 3						41					
5	ter_file reg_file[4]	4	41 1	024	1032 10	241028 10:	32 10241028	1032	1028 1032						8192					
₽ I	ter_file reg_file[5]	5	-123	819	2	4	1	41	41						-123					
b	ter_file reg_file[6]	6	10		41	41 8	192 41	1 8192	41 819	2					10					
ib-	SW[0]																			

:Forwarding



ماژولاش Forwarding Unit

1. تعيين منبع دادهها:

- sel_src1 و sel_src2: این دو سیگنال مشخص می کنند که دادههای مورد نیاز برای اجرای دستورات از کدام مرحله خط لوله باید به واحد اجرا (EXE stage) منتقل شوند. بر اساس وضعیت اجرای دستورات در مراحل قبلی، این سیگنالها تنظیم می شوند تا اطمینان حاصل شود که دادههای به روز در دسترس هستند.

2. انتخاب دادهها توسط Mux:

- دادهها بر اساس سیگنالهای sel_src1 و sel_src2 از مراحل مختلف خط لوله (مانند ID, EXE, MEM) گرفته شده و به ورودیهای EXE stage فرستاده می شوند.

3. شرايط مختلف Forwarding:

- اگر یک دستور نیاز به دادهای دارد که توسط دستور قبلی نوشته شده و هنوز در مرحله MEM قرار دارد، سیگنال sel_src برابر با ۱ تنظیم میشود.
 - اگر داده در مرحله WB است، سیگنال sel_src برابر با ۲ تنظیم می شود.
 - در غیر این صورت، هیچ Forwardingای رخ نمی دهد و sel_src برابر با ۰ خواهد بود.

ماژول Hazard نیز بهروزرسانی شده است تا با استفاده از Forwarding، مخاطرات احتمالی را شناسایی و مدیریت کند. در شرایطی که Forwarding نتواند پوشش دهد مخاطره دادهای را (مثلاً زمانی که دستور مربوط به بارگیری و محاسبه دادهها در همان سیکل اتفاق میافتد) که تنها زمانی اتفاق می افتد در این بخش که بخواهیم از مموری چیزی داخل رجیستر بریزیم و همزمان بخواهیم از همان رجیستر بخوانیم

با فورواردینگ :

log: 2024/	05/15 10:09:07 #0						d	ick to insert time ba	r							
	Node	0														1
Type Alias	Name	-128 -64	0 64	128	192	256	320	384	448	512	576	640	704	768	832	896
₽	ter_file reg_file[0]	0	[20]	1024							20					=
5	ter_file reg_file[1]	1		4						-21474	83648					=
b	ter_file reg_file[2]	2		1 2	3					-1073	41824					
5	ter_file reg_file[3]	3	0 1 2 3 0	1 2 3 0 1 2 3	0 1 2 3					4	1					=
5	ter_file reg_file[4]	4	41							8.	92					
	ter_file reg_file[5]	5	-123 8192	41 41	41						23					=
l	ter_file reg_file[6]	6	10 41	41 41	41						10					
in	SW[0]															


مشاهده میشود که تعداد کل کلاک ها از حدود 282 به 192 کاهش یافته است که مطلوب است.


بهبود کارایی برابر است با:

$$\frac{282-194}{282}=\frac{88}{282}=0.312
ightarrow 20$$
 حدود حرصد 30 حدود.

طبیعتا انتظار داریم که با اضافه شدن ماژول forward سخت افزار بیشتری استفاده شود و باعث افزایش هزینه می شود

بخش SRAM :





(SRAM (Static Random Access Memory) یک نوع حافظه است که به دلیل سرعت دسترسی بالا و قابلیت اعتماد برای ذخیرهسازی دادهها، عموماً در حافظههای کش پردازندهها مورد استفاده قرار می گیرد. در این سیستم، کنترلر SRAM وظیفه مدیریت ارتباط بین CPU و حافظه SRAM را بر عهده دارد و به عنوان یک واسطه عمل می کند تا امکان خواندن و نوشتن از و به CPU را فراهم آورد. که در ادامه به آن به ماژول های آن حرف می زنییم.

1. كنترلر SRAM:

- کنترلر SRAM به عنوان یک واسط بین پردازنده (CPU) و حافظه SRAM عمل می کند. این کنترلر مسئولیت هماهنگسازی دسترسیهای خواندن و نوشتن را بر عهده دارد.
- به منظور دستیابی به کارآمدی بیشتر و کاهش تأخیر، اطلاعات به صورت 16 بیتی خوانده و نوشته می شوند، ولی از آنجایی که دسترسی به حافظه SRAM به صورت 32 بیتی (4 بایتی) است، معمولاً برای خواندن یا نوشتن کامل یک کلمه، دو چرخه 16 بیتی لازم است.

2. مديريت تأخير:

- زمانی که عملیات خواندن یا نوشتن در حافظه SRAM انجام می شود، دستورات دیگر CPU باید متوقف شوند تا عملیات حافظه کامل شود. این توقف توسط سیگنال فریز (freeze) کنترل می شود که تا پایان عملیات حافظه فعال می ماند.
- عملیات خواندن یا نوشتن در حافظه SRAM ممکن است تا 6 سیکل کلاک به طول انجامد، بسته به اینکه داده در حال خوانده شدن یا نوشته شدن است.

3. شيفت دادهها:

- به دلیل استفاده از دادههای 16 بیتی در حین دسترسی به حافظه که طراحی آن برای 32 بیت است، لازم است دادههای دریافتی به درستی در بین سیکلهای کلاک شیفت داده شوند تا داده کامل بازسازی شود.

با فورواردینگ :

log:	2024/	05/29 10:55:27 #0						(click to insert time ba	r							
		Node	0														1
Type	Alias	Name	-128 -64	0 64	128	192	256	320	384	448	512	576	640	704	768	832	896,
I		±ter_file reg_file[0]	0	20		1024							20				
8		ter_file reg_file[1]	1	8192			4						-2147483648				
1		ter_file reg_file[2]	2	-1073741824	0	1		2	3 4				-1073741824				
B		±ter_file reg_file[3]	3	-2147483648	0 1 2	2 3 0 1	2 3 0	1 2 3 0	1 2 3				41				
1		ter_file reg_file[4]	4	41	1024 1028 1	1032 1024 1028	1032 1024	1028 1032 1024	1028 1032				8192				
\$		±ter_file reg_file[5]	5	-123	8192	-1073741824	41	41	41				-123				
is.		SW[0]															
	_																

بدون فورواردینگ :

	Node	0 egmer	0
Type Alias	Name	-60 Value 59	\$20 524 528 532 536 540 544 548 552 556 560 564 568 572 576 580 584 588 592 596 600 604 608 612 616 620 624 628
8	SW[0]	1	
b	ter_file reg_file[0]	0	20
la la	■ter_file reg_file[1]	1	-2147483648
b		2	-1073741824
	⊞ter_file reg_file[3]		41
b	⊞ter_file reg_file[4]		8192
	ter_file reg_file[5]	- 5	-123
	⊞er_file reg_file[10]		-1073741824
la	er_file reg_file[11]	11	8192

برای کاهش کارایی داریم:

$$\frac{430-194}{430}=rac{236}{430}=0.5476
ightarrow$$
 کردہ پیدا کاهش کارایی درصد 54 حدود


طبیعتا انتظار داریم که با اضافه شدن ماژول های مختلف سخت افزار این بخش هم باعث افزایش هزینه و هم ککاهش کارایی رو داشته باشیم.


بخش CACHE :


حافظه Cache نوعی حافظه با سرعت بالا و اندازه نسبتاً کوچک است که برای ذخیره دادهها و دستورالعملهای پرکاربرد به کار میرود تا دسترسی سریعتری نسبت به حافظه اصلی داشته باشد. این حافظه به عنوان یک لایه واسطه بین پردازنده و حافظه اصلی عمل می کند و از اصل محلیت استفاده می کند که شامل محلیت مکانی و زمانی است. محلیت مکانی بیان می کند که دسترسی به یک داده معمولاً به دنبال دسترسی به دادههای مجاور آن خواهد بود، و محلیت زمانی نشان می دهد که دادههایی که یک بار استفاده شدهاند، احتمالاً در آینده نزدیک دوباره مورد استفاده قرار خواهند گرفت.

زمانی که پردازنده به دادهای نیاز دارد، ابتدا Cache بررسی می شود؛ اگر داده مورد نظر در Cache موجود باشد (Hit)، داده با سرعت بسیار بالا بازیابی می شود. اما اگر داده در Cache موجود نباشد (Miss)، پردازنده مجبور است داده را از حافظه اصلی که فرایندی کندتر است بازیابی کند. Cacheها معمولاً به صورت ست-اسوسیاتیو سازماندهی می شوند که در آن هر ست شامل چندین خط است و هر خط قادر به نخیره سازی چندین بلوک داده است. برای مدیریت داده هایی که باید از Cache حذف شوند تا جای برای داده های جدید باز شود، از الگوریتم (Least Recently Used (LRU)ستفاده می شود.

در نهایت، مدیریت Cache توسط کنترلر Cache انجام می شود که وظیفه دارد هر زمان که دسترسی به Cache انجام می شود، بررسی کند آیا داده ای در Cache موجود است یا خیر. این کنترلر همچنین مسئولیت بازیابی داده ها از حافظه اصلی را در صورت Miss در Cache بر عهده دارد. استفاده از حافظه Cache به طور قابل توجهی عملکرد پردازنده ها را افزایش داده و تاخیر ناشی از دسترسی به حافظه اصلی را کاهش می دهد، که این امر به ویژه در پردازشهای سنگین و دسترسی های مکرر به داده، اهمیت زیادی دارد.







مشاهده میشود که پس از اجرای 50 دستور محک و انجام چندین مقایسه دو به دو بین مقادیر خانه های رچیستر فایل در نهایت مقادیر مطلوب در رجیستر فایل قرار میگیرند.

با مقایسه با قسمت های قبل می فهمیم که:

زمان sram بیشتر از زمان sram+cache و هر دو آن ها بیشتر از زمان حافظه داخلی است. که برای کارایی دقیقا معکوس می شود.