
طراحی سیستمهای قابل بازپیکربندی دکتر صاحبالزمانی



دانشگاه صنعتی امیر کبیر (پلی تکنیک تهران) دانشکده مهندسی کامپیوتر

رضا آدینه پور ۴۰۲۱۳۱۰۵۵

تمرین سری سوم

۲ آذر ۱۴۰۳


طراحی سیستمهای قابل بازپیکربندی

25		عمرین سری سوم رضا آدینه پور
دانشكده مهندسی كامپيوتر		
	ستند با خبر:	سوال اول با ذکر دلیل بیان کنید جملات زیر صحیح ه
ن منطقی در سطح	مه استفاده میکنند در حالی که FPGAها از بلوکها:	
		بیت استفاده شی مند.
		درست.
	تصویر طراحی شده است.	ر . Eyeriss یک CGRA است که برای پردازش
		پاسخ
		نادرست.
	تی دور از هم را در یک سیکل فراهم میکند.	. HyCUBE امكان ارتباط بين واحدهاي عمليا
		پاسخ
		نادرست.
، در زمان کامپایل	زمان اجرا، توالی محاسبات و پیکربندی مجدد از قبل	. در سیستمهای قابل پیکربندی مجدد استاتیک، مشخص می شود.
		پاسخ
		نادرست.
	را در حین پردازش فعال وظایف فراهم میکند.). پیکربندی مجدد پویا امکان تنظیم رفتار سیستم
		پاسخ
		نادرست.

دكتر صاحبالزماني صفحه ۱ از ۴

---- سوال دوم

شکل زیر یک DFG است که میبایست به صورت بهینه بر روی یک 2x2 CGRA نگاشت شود.



شكل ۱: DFG

هر گره تنها شامل یک عملیات است و شماره هر گره داخل آن درج شده است.

۱. نحوه نگاشت خود را شرح دهید.



۲. مقدار Initiation Interval را گزارش نمایید.



صفحه ۲ از ۴

تفاوتهای اصلی بین سیستمهای قابل پیکربندی مجدد استاتیک آفلاین و سیستمهای قابل پیکربندی مجدد پویای زمان اجرا را با تمرکز بر نحوه تعریف توالی محاسبات و قابلیتهای پیکربندی مجدد توضیح دهید. یک مقاله را که از این قابلیتهای FPGA استفاده کرده است بررسی کنید و خلاصه آن را در دو پاراگراف گزارش نمایید.

ياسخ

صفحه ۳ از ۴

--- سوال چهارم - پروژه عملی

در این پروژه، با نگاه به پروژه قبلی، بخش کانولوشن، یک سیستم پردازش تصویر طراحی میگردد. در این سیستم ورودی مربوط به دیتاست MNIST با سایز ۲۸ در ۲۸ بوده و ۳ فیلتر کانولوشن به ابعاد ۳ در ۳ به صورت پشت سر هم بر روی تصویر اعمال می شود. مقادیر موجود در ماتریسهای کانولوشن به صورت تصادفی انتخاب شده و به عنوان ورودی به تابع کانولوشن داده می شود (در کد Fix نشده باشد) و خروجی با نمونه نرم افزاری مورد بررسی قرار می گیرد.

برای اطلاعات بیشتر می توانید از این لینک استفاده کنید.

در گزارش ارسالی علاوه بر شرح مراحل کار با فرض استفاده از Zyng7010 میزان سرعت و تأخیر اولیه را گزارش نمایید. همچنین با فرض امکان گسترش که برای پردازش موازی چه تعداد از بلوک طراحی شده شما در این FPGA قابل به کارگیری به صورت همزمان خواهد بود؟

پاسخ

صفحه ۴ از ۴