

دانشگاه صنعتی امیرکبیر (پلی تکنیک تهران) دانشکده مهندسی کامپیوتر

گزارش پروژه نهایی درس طراحی سیستمهای قابل بازپیکربندی

طراحی و شبیهسازی شبکه عصبی CNN با هدف تشخیص ارقام دستنویس بهوسیله HLS

نگارش رضا آدینه پور

استاد درس جناب آقای دکتر صاحبالزمانی

بهمن ۳ ۱۴۰



سپاس

از استاد گرانقدر خود، جناب آقای دکتر صاحبالزمانی، به خاطر ارائههای بینظیرشان در طول ترم خالصانه تشکر و قدردانی مینمایم. همچنین از جناب آقای دکتر ملکوتی، تدریسیار محترم درس نیز به دلیل راهنماییهای بینظیر و حمایتهای بیدریغ ایشان در طول این پروژه، صمیمانه تشکر مینمایم. بازخوردها و کمکهای سازنده ایشان نقش بسزایی در شکلگیری این پروژه داشته است.

شبکههای عصبی پیچشی یکی از پرکاربردترین مدلها در حوزه یادگیری عمیق هستند که در بسیاری از کاربردها مانند شناسایی تصاویر و پردازش دادههای بصری مورد استفاده قرار میگیرند. با توجه به نیاز روزافزون به پردازش سریع و بهینه، استفاده از سختافزارهایی مانند FPGA به دلیل قابلیت پردازش موازی و توان مصرفی پایین، گزینهای ایدهآل برای پیادهسازی این شبکهها محسوب می شود.

در این پروژه، هدف پیادهسازی یک شبکه عصبی پیچشی برای شناسایی ارقام دستنویس بر روی FPGA با استفاده از روش سنتز سطحبالا است. فرآیند پیادهسازی شامل دو فاز اصلی بود: در فاز نرمافزاری، شبکه مورد نظر آموزش داده شد و وزنهای آن ذخیره گردید. سپس در فاز سختافزاری، وزنهای ذخیرهشده به FPGA نظر آموزش داده های ورودی به شبکه ارسال شدند. نتایج خروجی به منظور ارزیابی عملکرد و صحت شناسایی پردازش شدند. این پیادهسازی ترکیبی از کارایی بالا و انعطافپذیری FPGA را با قدرت یادگیری عمیق ادغام کرده و امکان بهرهوری بیشتر در کاربردهای عملی را فراهم میکند.

كليدواژهها: شبكههاي عصبي، يادگيري عميق، شبكه عصبي پيچشي، FPGA

فهرست مطالب

| ١ | مقدمه | ١ |
|---|--|---|
| | ۱-۱ تعریف مسئله۱ | ١ |
| | ۲-۱ اهمیت پژوهش ۲-۱ | ۲ |
| | ۱-۳ اهداف پژوهش | ٣ |
| | ۱-۴ ساختار پژوهش | ٣ |
| 1 | مفاهيم اوليه | ۴ |
| | ۱-۲ شبکه عصبی CNN شبکه عصبی | ۴ |
| | ۲-۲ اجزای اصلی شبکه CNN | ۵ |
| | ۲-۲-۱ لایه کانولوشن: | ۵ |
| | ۲-۲-۲ لایه فعالسازی: ۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰ | ۵ |
| | ۲–۲–۳ لایه تجمیع: ۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰ | ۵ |
| | ۲-۲-۴ لایه تمام متصل: ۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰ | ۶ |
| | ۲-۲-۵ لایه خروجی: | ۶ |
| | ۳-۲ نحوه عملکرد شبکه CNN نحوه عملکرد شبکه | ٧ |
| | ۴-۲ ساختار FPGA ساختار ۴-۲ | ٧ |
| | ۵-۲ اجزای مهم FPGA اجزای مهم | ٨ |
| | ۱-۵-۲ بلوکهای منطقی قابلپیکربندی (CLB): ۲-۵-۱ بلوکهای منطقی قابلپیکربندی | ٨ |

| ١١ | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | جع | مرا |
|-----|---|---|---|---|---|---|---|-------|---|---|---|---|-------|---|---|-----|----|------|----|-----|-----|-----|-----|----|-----|-----|------|------------|-----|------|------|-----|------|------|----|----|-----|
| ١ ۰ | | | • | • | • | | | • | • | | | • | • | • | | • | X | Cili | in | x ¬ | Vi | tis | s E | ΗL | | از | فاده | ستغ | ی ا | إياء | مز | ١- | -γ· | -۲ | | | |
| ٩ | | | | | | | | | • | | | | | | | | | | | | | | | • | | | | • | | | H | LS | ار 5 | ابزا | ٧- | ۲- | |
| ٩ | | | | | | | | | | | | | | | | | | | | | | | | | :F | P | GA | ی ، | بند | کر | ازپي | ن ب | ليت | قاب | ۶- | ۲- | |
| ٩ | | | | | • | | | | • | | | | • | | | • | | | • | | | • | | | | :[| SI | <u>-</u> ر | های | حد | وا | ۵- | -۵ | ۲- | | | |
| ٩ | | | • | • | • | | | • | • | | | • | • | | • | • | • | | • | | • | • | | | . : | لی | داخ | ی | ەھا | افظ | حا | ۴. | -۵ | ۲- | | | |
| ٨ | | • | | | • | | • | • | • | | | | | • | : | (I, | /(|)] | Bl | oc | ks |) (| جی | _و | اخر | یا. | رود | ں و | هاء | رک | بلو | ٣. | -۵ | -۲ | | | |
| ٨ | • | • | • | • | • | • | • | • | • | • | • | • | • | • | | :(| R | ou | ti | ng | ; F | les | SOl | ır | ce | s) | ات | سال | اتع | ابع | من | ۲. | -∆- | -۲ | | | |

فهرست جداول

فهرست تصاوير


| ١ | • | • | • | • | • | • | • | • | • | • | | • | | • | • | • | • | | | • | • | • | • | • | • | • | • | • | • | • | • | . [| ١] | ی ا | ندو | لەب | طبة | 2 4 | ىىئل | مى | ١ | -1 |
|---|---|---|---|---|---|---|---|---|---|---|--|---|--|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|----|-----|-----|-----|-----|-----|-----|------------|------|-----|---|--------------|
| ۲ | | • | • | | | | • | | | • | | | | • | • | | | • | • | | | | | | | | | | | | | . [| ۲] | ی ا | ندو | لەب | طبة | o 4 | ىئل | می | ۲ | '-\ |
| ۴ | | • | • | | | • | | | | | | | | • | • | | • | | • | • | • | | | | | | • | | ٣ |] | C | N. | N . | که | شب | ن | یک | نار | اخت | سا | ١ | -۲ |
| ۵ | | • | • | | | | | | | | | | | • | • | | | | | | | | | | | | | | | | | [1 | [] | لىن | لوث | انو | ، ک | ت | ىليا | عه | ۲ | '- ۲ |
| ۶ | | | | | | • | | | | | | | | • | • | | • | | | | | | | | | | | | | | [۵ |)] | Re | eLl | U ; | سا | ال. | فعا | ع ف | تاب | ۲ | ۲-۲ |
| ۶ | | | | | | | | | | | | | | • | • | | | | | | | | | | | | | | | | [۶ |] | Ма | ıX. | _p | 00 | li | n | g 4 | لاي | ۲ | ;-Y |
| ٧ | | | | | | | | | | | | | | • | • | | • | | | | | • | | | | | | | | | | • | . [| ٧] | ل | ص | مت | ما | به ت | لاي | ۵ |) - Y |
| ٨ | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |

فصل ١

مقدمه

۱-۱ تعریف مسئله

طبقهبندی این از مسائل اصلی در حوزه یادگیری ماشین است که هدف آن تخصیص ورودی ها به یکی از دسته های از پیش تعریف شده می باشد. شبکه های عصبی پیچشی (CNN) به دلیل توانایی بالای خود در استخراج ویژگی های سلسله مراتبی از داده های خام، در بسیاری از مسائل طبقه بندی، از جمله شناسایی تصاویر عملکرد بسیار خوبی داشته اند. مسئله طبقه بندی ارقام دست نویس به عنوان یک مسئله مرجع، نقش مهمی در نشان دادن توانایی شبکه های عصبی در پردازش داده های بصری دارد و به طور گسترده برای ارزیابی روش ها و مدل های مختلف استفاده می شود.




شكل ١-١: مسئله طبقهبندي [١]

 $^{^{1}{\}rm Classification}$

²Machine Learning

³Convolutional Neural Network

با این حال، اجرای مدلهای CNN در کاربردهای عملی چالشهایی مانند پیچیدگی محاسباتی بالا و نیاز به منابع سختافزاری کارآمد را به همراه دارد. در حالی که GPUها به دلیل توان عملیاتی بالا گزینه ای مناسب برای آموزش و استنتاج مدلها هستند، مصرف انرژی بالا و محدودیتهای آنها در کاربردهای نهفته محیطهایی با منابع محدود، آنها را برای برخی کاربردها نامناسب میسازد. در مقابل، FPGAها با قابلیت پردازش موازی، مصرف انرژی کمتر و قابلیت بازپیکربندی گزینه ای ایده آل برای پیاده سازی مدلهای CNN در کاربردهایی هستند که نیاز به پردازش بی درنگ و بهرهوری بالا دارند.



۲-۱ اهمیت یژوهش

پیادهسازی شبکههای عصبی پیچشی بر روی FPGA نه تنها به دلیل چالشهای فنی موجود در ترکیب یادگیری عمیق با سخت افزارهای نهفته اهمیت دارد، بلکه از جنبههای کاربردی نیز تأثیر بسزایی دارد. این پروژه امکان استفاده از مدلهای یادگیری عمیق در محیطهایی با منابع محدود و نیاز به مصرف انرژی کم، مانند دستگاههای IoT، سیستمهای صنعتی بی درنگ و تجهیزات پزشکی قابل حمل 0 را فراهم می کند. علاوه بر این، FPGAها به دلیل انعطاف پذیری در طراحی و تطبیق پذیری با کاربردهای متنوع، می توانند بستری مناسب برای توسعه سامانه های هوشمند با کارایی بالا باشند. نتایج این پژوهش می تواند راهگشای کوچکی برای پژوهشگران و

 $^{^4}$ Inference

 $^{^5}$ Embedded

⁶Reconfigurability

⁷Real-Time

⁸High Performance

⁹Portable

مهندسان در کاهش هزینههای طراجی، بهبود سرعت پردازش و افزایش بهرهوری سیستمهای مبتنی بر یادگیری عمیق باشد.

۱ - ۳ اهداف یژوهش

هدف اصلی این پژوهش، شتابدهی سختافزاری فاز استنتاج ۱۰ شبکههای عصبی پیچشی با بهینهسازی مصرف توان و انرژی است. با توجه به نیاز روزافزون به پردازش سریع و کارآمد دادهها در کاربردهای بیدرنگ و نهفته، استفاده از FPGA به عنوان بستری مناسب برای تحقق این هدف در اولویت قرار گرفته است. این پروژه به دنبال دستیابی به معماری سختافزاری است که علاوه بر ارائه سرعت بالا در پردازش، مصرف انرژی را به حداقل برساند و قابلیت پیادهسازی در محیطهای محدود به منابع مانند سیستمهای IoT، دستگاههای قابل حمل و کاربردهای صنعتی را فراهم کند.

۱-۴ ساختار یژوهش


این پژوهش در ۴ فصل انجام شده است. در فصل ۱ به مقدمه و اهمیت موضوع پژوهش پرداخته شده است. در فصل ۲ به مفاهیم اولیه و پیشنیاز ها پرداخته شده است. در ادامه در فصل ؟؟ پژوهش به بررسی کارهای پیشین انجام شده در این زمینه پرداخت شده است. و در فصل پایانی، جمع بندی و نتیجه گیری پژوهش ارائه شده است.

¹⁰Inference

فصل ۲ مفاهیم اولیه

شبکه عصبی CNN

شبکههای عصبی پیچشی (CNN یا Convolutional Neural Networks) نوعی از شبکههای عصبی مصنوعی هستند که به طور خاص برای پردازش دادههای با ساختار شبکهای مانند تصاویر طراحی شدهاند. این شبکهها به دلیل توانایی بالای خود در شناسایی الگوها و ویژگیها، به طور گسترده در مسائلی مانند طبقهبندی تصاویر ۱ و تشخیص اشیاء ۲ استفاده میشوند. CNNها از معماری سلسلهمراتبی ۳ برای استخراج ویژگیها از دادههای ورودی استفاده میکنند و قادرند ویژگیهای سطح پایین (مانند لبهها) تا ویژگیهای سطح بالا (مانند اشكال پيچيده) را به طور خودكار شناسايي كنند.



¹Image Classification


²Object Detection

³Hierarchical

۲-۲ اجزای اصلی شبکه CNN

۲-۲-۱ لايه كانولوشن:

این لایه وظیفه استخراج ویژگیها از دادههای ورودی را بر عهده دارد. در این لایه، یک یا چند فیلتر کوچک بر روی دادههای ورودی حرکت کرده و عملیات کانولوشن را انجام میدهند. نتیجه این عملیات ویژگیهای مکانی می است که اطلاعات مهم را حفظ کرده و دادههای غیرضروری را حذف میکند.



۲-۲-۲ لايه فعالسازى:

پس از هر لایه کانولوشن، از یک تابع فعالساز عیرخطی (مانند ReLU) استفاده می شود. این تابع باعث می شود مدل بتواند روابط پیچیده و غیرخطی را یاد بگیرد. تابع ReLU معمولاً بیشترین استفاده را دارد و با نگهداشتن مقادیر مثبت و صفر کردن مقادیر منفی، سرعت و کارایی مدل را افزایش می دهد.

۲-۲-۳ لايه تجميع:

لایه تجمیع^۸ وظیفه کاهش ابعاد دادهها را دارد تا تعداد پارامترها و پیچیدگی محاسباتی کاهش یابد. معمولاً از روش Max Pooling استفاده میشود، که در آن بزرگترین مقدار در هر ناحیه انتخاب میشود. این فرآیند


 $^{^4}$ Kernel

⁵Spatial Features

⁶Activation Function


 $^{^7\}mathrm{Rectified\ Linear\ Unit}$

⁸Pooling



شكل ٢−٣: تابع فعالساز ReLU [۵]

باعث افزایش مقاومت مدل در برابر تغییرات جزئی در دادههای ورودی (مانند انتقال یا چرخش) میشود.



شكل ۴-۲: لايه Max_pooling شكل


۲-۲-۴ لایه تمام متصل:

لایه تمام متصل^۹، ویژگیهای استخراج شده توسط لایههای قبلی را به صورت یک بردار مسطح درمی آیند و به نرونهای خروجی متصل می شوند. این لایه وظیفه تصمیم گیری نهایی (مانند طبقه بندی) را بر عهده دارد.

۲-۲-۵ لايه خروجي:

این لایه از یک تابع فعالسازی مانند Softmax یا Sigmoid برای تولید خروجی استفاده میکند. خروجی این لایه معمولاً احتمال تعلق ورودی به هر کلاس در مسئله طبقه بندی است.

⁹Fully Connected



۲-۲ نحوه عملکرد شبکه CNN

CNNها با دریافت دادههای ورودی (مانند تصاویر)، آنها را از طریق لایههای مختلف عبور داده و ویژگیهای مهم را مرحله به مرحله استخراج میکنند. در هر مرحله، ویژگیها پیچیده تر و خاص تر میشوند. لایههای کانولوشنی ویژگیها را استخراج میکنند، لایههای تجمیع ابعاد دادهها را کاهش میدهند و در نهایت، لایههای تمام متصل و خروجی تصمیمگیری نهایی را انجام میدهند. این معماری به CNNها اجازه میدهد تا در کاربردهایی مانند شناسایی چهره، تشخیص اشیاء و تحلیل تصاویر پزشکی عملکردی بسیار دقیق و مؤثر داشته باشند.

۲-۲ ساختار FPGA

۱۰ FPGA یک تراشه سختافزاری قابلبرنامهریزی است که به کاربران اجازه میدهد ساختار داخلی آن را پس از تولید تغییر دهند و برای کاربردهای خاص طراحی کنند. این قابلیت بازپیکربندی ایکی از ویژگیهای کلیدی FPGA است که امکان اجرای مجموعهای از عملکردهای منطقی و موازی را با انعطافپذیری بالا فراهم میکند. FPGA از ساختارهایی شامل بلوکهای منطقی قابلپیکربندی (CLB) ۱۲، منابع اتصالات قابلبرنامهریزی، و منابع ورودی خروجی تشکیل شده اند که با یکدیگر کار میکنند تا مدارهای دلخواه را پیاده سازی کنند.

¹⁰Field-Programmable Gate Array


 $^{^{11}}$ Reconfigurable

¹²Combinational Logic Block

۲-۵ اجزای مهم FPGA

(CLB) بلوکهای منطقی قابلییکربندی (-4-1)

این بلوکها هسته اصلی FPGA هستند و از ترکیب LUT، فلیپفلاپها، و عناصر منطقی تشکیل شدهاند. LUTها امکان پیادهسازی توابع منطقی را فراهم میکنند و فلیپفلاپها برای ذخیره مقادیر استفاده میشوند. با استفاده از CLBها، میتوان انواع گیتهای منطقی و توابع پیچیدهتر را پیادهسازی کرد.



:(Routing Resources) منابع اتصالات ۲-۵-۲

FPGA دارای شبکهای از مسیرهای قابلبرنامهریزی است که بلوکهای منطقی را به یکدیگر و به پورتهای ورودی/خروجی متصل میکند. این منابع شامل سوئیچها و ماتریسهای اتصالات است که امکان تنظیم میکنند.

۲-۵-۲ بلوکهای ورودی/خروجی (I/O Blocks):

این بلوکها مسئول ارتباط FPGA با دنیای خارجی هستند و امکان تبادل داده با سایر دستگاهها را فراهم میکنند. I/Oها برای پشتیبانی از پروتکلهای مختلف ارتباطی قابلپیکربندی هستند.

۲-۵-۲ حافظههای داخلی:

FPGAها شامل حافظههایی مانند RAM بلوکی۱۳ و حافظههای توزیعشده۱۴ هستند که برای ذخیره دادهها و متغیرها در طول اجرای عملیات استفاده میشوند.

$\Delta-\Delta-\Delta$ واحدهای DSP:

اکثر FPGAهای مدرن دارای واحدهای پردازش سیگنال دیجیتال ۱۵ هستند که برای عملیات ریاضی پیچیده مانند ضرب و جمع بهینه سازی شده اند. این واحدها نقش مهمی در کاربردهایی مانند پردازش سیگنال و یادگیری عمیق ایفا میکنند.

FPGA قابلیت بازییکربندی

FPGAها به کاربران اجازه میدهند مدار داخلی خود را با استفاده از ابزارهای سنتز سختافزاری مانند Verilog، با FPGAها به کاربران اجازه میدهند. این قابلیت به معنای انعطافپذیری بالا برای تغییر یا بهبود طراحی است، حتی HLS یا HLS تغییر دهند. این قابلیت به معنای انعطافپذیری بالا برای تغییر یا بهبود طراحی است، حتی پس از ساخت سختافزار. علاوه بر این، برخی از FPGAها از بازپیکربندی پویا ۱۶ پشتیبانی میکنند که امکان تغییر بخشی از طراحی را در زمان اجرا بدون اختلال در عملکرد سایر بخشها فراهم میکند.

۲-۷ ابزار HLS

را میدهد تا کدهای نرمافزاری نوشته شده در زبانهای سطح بالا مانند C++، C یا OpenCL را به سختافزار را میدهد تا کدهای نرمافزاری نوشته شده در زبانهای سطح بالا مانند C++ یا OpenCL را به سختافزار FPGA تبدیل کنند. هدف اصلی این ابزار تسهیل فرآیند طراحی سختافزار است، بهگونهای که توسعهدهندگان نیازی به درک عمیق از جزئیات معماری FPGA نداشته باشند. با استفاده از Vitis HLS، طراحیهای سختافزاری به طور خودکار از کدهای سطح بالا استخراج شده و به طراحیهای VRTL که قابلسنتز در FPGA هستند، تبدیل می شوند.

 $^{^{13}}$ BRAM

¹⁴Distributed RAM

¹⁵DSP

¹⁶Dynamic Reconfiguration

¹⁷Register-Transfer Level

۱-۷-۱ مزایای استفاده از Xilinx Vitis HLS

- کاهش زمان توسعه: استفاده از زبانهای سطح بالا برای نوشتن کد، به طراحان این امکان را میدهد که زمان بیشتری برای الگوریتمها و منطق طراحی صرف کنند و بهجای پرداختن به جزئیات معماری FPGA، تمرکز بیشتری بر روی ویژگیهای عملکردی داشته باشند.
- ارتقاء عملکرد: ابزار Vitis HLS این امکان را فراهم میکند که طراحیهای سختافزاری بهینهسازی شوند، بهویژه در زمینههایی مانند پردازش موازی، سرعت بالا و کارایی انرژی.
- سادگی پیادهسازی: بدون نیاز به دانش تخصصی در زمینه زبانهای سختافزاری مانند VHDL یا VHDL یا OpenCL برای ایجاد مدارهای پیچیده استفاده کنند.

Bibliography


- [1] A. Vidhya. Beginner-friendly project: Cat and dog classification using cnn, 2021. Accessed: 2025-01-23.
- [2] InAccel. Gpus vs fpgas: Which one is better in dl and data centers applications?, 2020. Accessed: 2025-01-23.
- [3] W. contributors. Convolutional neural network. https://en.wikipedia.org/wiki/Convolutional_neural_network, 2025. Accessed: 2025-01-23.
- [4] IndoML. Student notes: Convolutional neural networks (cnn) introduction, 2018. Accessed: 2025-01-23.
- [5] SuperDataScience. Convolutional neural networks (cnn) step 1b: Relu layer, n.d. Accessed: 2025-01-23.
- [6] P. with Code. Max pooling, n.d. Accessed: 2025-01-23.
- [7] A. I. Aramendia. Convolutional neural networks (cnns): A complete guide, n.d. Accessed: 2025-01-23.

Abstract

Convolutional Neural Networks (CNNs) are among the most widely used models in the field of deep learning, particularly in applications such as image recognition and visual data processing. Given the growing demand for fast and efficient processing, hardware platforms like FPGA have become an ideal choice for implementing these networks due to their parallel processing capabilities and low power consumption.

In this project, the goal was to implement a Convolutional Neural Network for handwritten digit recognition on an FPGA using High-Level Synthesis (HLS). The implementation process consisted of two main phases: In the software phase, the network was trained, and its weights were stored. In the hardware phase, the stored weights were transferred to the FPGA, and the input data was fed into the network. The outputs were then processed to evaluate the performance and accuracy of recognition. This implementation combines the high efficiency and flexibility of FPGA with the power of deep learning, enabling enhanced productivity in practical applications.

Keywords: Neural Networks, Deep Learning, CNN, FPGA



Amirkabir University of Technology (Tehran Polytechnic)

Department of Computer Engineering

Reconfigurable Systems Design Final Project Report

Design and Simulation of CNN Neural Network for Hand Written Digit Recognition Using HLS

By:

Reza Adinepour

Supervisor:

Prof. Saheb Zamani

Jan 2025