
# طراحی سیستمهای قابل بازپیکربندی دکتر صاحبالزمانی



دانشگاه صنعتی امیر کبیر ( پلی تکنیک تهران ) دانشکده مهندسی کامپیوتر

رضا آدینه پور ۴۰۲۱۳۱۰۵۵

تمرین سری چهارم

۲۶ آذر ۱۴۰۳

# طراحی سیستمهای قابل بازپیکربندی



نمرین سری چهارم

رضا آدینه پور ۴۰۲۱۳۱۰۵۵

# ---- سوال اول

با ذكر دليل بيان كنيد جملات زير صحيح هستند يا خير.

• نگاشت فناوری (technology mapping) میتواند بر اساس نوع شبکه ورودی به دو دسته ترکیبی یا ترتیبی طبقهبندی شود.

### پاسخ

درست.

این گزاره درست است. بر اساس آنکه شبکه ورودی چه باشد نیاز است تا مشخص شود که فرایند نگاشت قرار است از چه نوعی باشد تا بر اساس آن منابع را اختصاص دهد.

• هدف اصلى نگاشت فناوري FPGA فقط كمينه سازي مساحت اشغال شده توسط جداول جستجو است.

### پاسخ

#### نادرست.

علاوه بر کمینه سازی مساحت (یا تعداد LUT) های مصرفی، کمینه سازی تاخیر سیگنال ها (افزایش سرعت)، افزایش قابلیت مسریابی (Routability) و کاهش توان مصرفی نیز حزء اهداف نگاشت فناوری است.

• نگاشت فناوری FPGA عمدتاً از جداول جستجو (LUT) برای عملیات خود استفاده میکند و فقط شامل نگاشت LUT است.

# پاسخ

در ست

چون در FPGAها Logic Elementها متشکل است از LUTها، بنابر این در فرایند نگاشت فناوری در FPGAها فقط از LUTها استفاده می شود. FPGAها فقط از  ${
m LUT}$ ها برایند نگاشت فناوری در  ${
m LUT}$ 

• شبیه سازی پس از چیدمان (post-layout) اطلاعات کمتری نسبت به شبیه سازی قبل از سنتز ارائه می دهد.

# پاسخ

#### ادر ست.

در شبیه سازی پس از چیدمان، اطلاعات کامل طرح (شامل طول سیمها، تعداد سوییچهای موجود در مسیر)، تأخیرهای دقیق (حداکثر فرکانس کلاک) درنظر گرفته می شوند. این اطلاعات در شبیه سازی قبل از سنتز مبتنی بر توصیف منطقی مدار (RTL) است و فاقد اطلاعات فیزیکی دقیق است.

صفحه ۱ از ۸

• Chortle-d برای بهینهسازی مساحت طراحی شده است.

### پاسخ

#### درست.

این الگوریتم از یک رویکرد مبتنی بر DAG (Directed Acyclic Graph) استفاده میکند تا گرههای منطقی مدار را به گرههایی با اندازههای کوچکتر (LUTهای کمتر در FPGA) نگاشت کند. در این فرآیند، تمرکز اصلی بر کاهش تعداد گرههای نهایی (که به معنای کاهش مساحت است) میباشد.

• الگوریتم نگاشت ترتیبی میتواند فلیپفلاپها را در طول فرآیند نگاشت جابجا کند.

## پاسخ

#### درست.

قابلیت جابجایی فلیپفلاپها در نگاشت ترتیبی (با استفاده از Retiming) یکی از ابزارهای اصلی بهینهسازی است و امکان طراحیهای کاراتر و بهینهتر را فراهم میآورد.

• الگوریتم FlowMap تأخیر سیگنالها را در طراحیهای نگاشت شده حداقل میکند.

### پاسخ

#### درست.

FlowMap گرههای یک مدار منطقی را به گرههای کوچکتر (مانند LUTها در FPGA) تقسیم میکند، به گونهای که طولانی ترین مسیر بحرانی (Critical Path) کمترین تأخیر ممکن را داشته باشد.

• بهینهسازی برای مساحت در نگاشت منجر به کاهش تأخیر نیز میشود.

### پاسخ

#### نادرست.

این گزاره هم میتواند درست باشد و هم نادرست. اگر بهینهسازی برای مساحت به معنای کاهش تعداد منابع سختافزاری مورد استفاده (مانند تعداد ها LUT یا گیتها) باشد گزاره نادرست است. اما اگر کاهش مساحت به معنای حذف منطق غیرضروری یا سادهتر کردن مدار باشد، مسیرهای بحرانی نیز ممکن است کوتاهتر شوند، که منجر به کاهش تأخیر میشود و گزاره درست است.

• کارایی مسیریابی مستقل از جایابی در طراحیهای FPGA است.

# پاسخ

#### نادرست.

طراحیها درون FPGA به شدت به Placement وابسته است. تصمیمات مربوط به جایابی میتوانند تأثیر زیادی بر کارایی مسیریابی داشته باشند.

• در شبیه سازی تبرید (simulated annealing)، کاهش هزینه همیشه منجر به پذیرش یک حرکت می شود.

صفحه ۲ از ۸

### پاسخ

درست.

در شبیه سازی تبرید، کاهش هزینه ( $\Delta cost < 0$ ) همیشه منجر به پذیرش حرکت می شود، زیرا هدف الگوریتم یافتن نقطه بهینه با کمترین هزینه است. این ویژگی یکی از اصول اساسی این الگوریتم است که به آن اجازه می دهد به تدریج به سمت بهینه سازی حرکت کند.

• تابع هزینه در VPR بر اساس طول مسیر و تراکم میباشد.

# پاسخ


درست.

تابع هزینه در VPR یک ترکیب وزندار از طول مسیر و تراکم است. این ترکیب به طراح اجازه میدهد که بسته به نیاز، روی کاهش تأخیر یا جلوگیری از تراکم بیشتر تمرکز کند.

صفحه ۳ از ۸

# **ــــ** سوال دوم

در کلاس درس، مدار زیر را با هدف حداقل کردن تأخیر به صورت دستی روی LUTهای ۴ ورودی نگاشت کردهاید. الگوریتم FlowMap را روی این گراف اجرا کنید و مراحل آن را نشان دهید و نتیجه نگاشت را رسم کنید. هر مستطیل نماینده یک گیت است.



**شكل ١**: شكل سوال ٢

صفحه ۴ از ۸

# **——** سوال سوم

سه نمونه مختلف از الگوریتمهای مورد استفاده در نگاشت تکنولوژی FPGA (غیر از الگوریتمهای تدریسشده) را به طور خلاصه توضیح دهید (برای هر کدام یک پاراگراف) و سپس بررسی کنید که چگونه میتوان آنها را بر اساس توابع هدف و انواع شبکههای ورودی طبقهبندی کرد.

صفحه ۵ از ۸

# سوال چهارم

یک مثال از مداری را بزنید که برای مرحله اول Chortle-crf، روش first-fit جواب بهتری نسبت به best-fit میدهد.

صفحه ۶ از ۸

# سوال پنجم

مفهوم برش k-feasible در نگاشت فناوری FPGA را توضیح دهید و مزایای استفاده از آن در بهینهسازی طراحی را در یک پاراگراف شرح دهید.

صفحه ۷ از ۸

# سوال ششم - پروژه عملی

در ادامه پروژه قبلی دو لایه مخفی کاملاً متصل را به سیستم خود متصل کنید. علاوه بر این یک لایه خروجی با ۱۰ نورون نیز برای خروجی شبکه در نظر گرفته و به شبکه متصل شود.

- ۱. عملکرد شبکه کاملاً متصل را به صورت مستقل بررسی کنید.
- ۲. در صورتی که شبکه مشابه در پایتون آموزش داده شده و وزنهای آن برای تست شبکه در نظر گرفته شود، %۱۰ امتیاز بیشتر برای بخش پروژه در نظر گرفته میشود.
- ۳. در صورتی که کل شبکه (شامل لایههای کانولووشن و کاملاً متصل) در پایتون آموزش داده شده و وزنهای آن برای تست شبکه در نظر گرفته شود گرفته شود گرفته شود.

در صورت انجام «۲» یا «۳» نیازی به انجام بخش «۱» نمی باشد.

صفحه ۸ از ۸