
طراحی سیستمهای قابل بازپیکربندی دکتر صاحبالزمانی



دانشگاه صنعتی امیر کبیر (پلی تکنیک تهران) دانشکده مهندسی کامپیوتر

رضا آدینه پور ۴۰۲۱۳۱۰۵۵

تمرین سری دوم

۲۴ آبان ۱۴۰۳

دانشکده مهندس کامپیوتر

طراحی سیستمهای قابل بازپیکربندی

تمرین سری دو.

رضا آدینه پور ۴۰۲۱۳۱۰۵۵

_____ melb leb

با ذكر دليل بيان كنيد جملات زير صحيح هستند يا خير.

۱. خانواده Cyclone نسبت به Stratix مصرف انرژی کمتری دارد.

پاسخ

ارست.

تراشههای خانواده Cyclone برای کاربردهایی طراحی شده که نیاز به مصرف انرژی کمتر و هزینه پایین تری دارند. از طرف دیگر تراشههای خانواده Stratix برای کاربردهای پیشرفته تر و پیچیده تر مانند پردازش سیگنال دیجیتال، پردازش دادههای سنگین طراحی شده است که توان محاسباتی بیشتری را برای انجام می طلبد و درنتیجه انرژی مصرفی آن نیز بیشتر است.

۲. معماری کلی تراشههای برنامهپذیر از تولیدکنندهای به تولیدکننده دیگر کاملاً متفاوت است.

پاسخ

ادر ست.

معماری کلی ساخت تراشههای برنامهپذیر در شرکتهای مختلف بهطور کامل نسبت به دیگیری متفاوت نیست. شرکتهای مختلف بخشهای کلی تراشهرا که عمدتا شامل بلوکهای منطقی و سوئیچها میباشند را (تقریبا) ثابت و مشابه نگه می دارند.

۳. مدلهای Cyclone تولیدی شرکت Intel دارای هسته پردازنده ARM هستند.

پاسخ

نادرست.

تراشههای این خانواده دارای هسته پردازشی داخلی نیستند.

۴. بلوکهای منطقی قابل پیکربندی (CLB) در خانواده اسپارتان دارای sliceهای مشابه هستند.

پاسخ

درست

در این خانواده Sliceها شامل منابعی مانند LUT و فلیپفلاپ ها هستند که ساختار مشابهی با هم دارند. البته اگر تعداد LUT های هر Slice را بهعنوان جزئی متمایز کننده درنظر نگیریم.

۵. برای ارتباط دو سیستم مبتنی بر اسپارتان LX25 با سرعت بالا میتوان از رابط Gigabyte استفاده کرد.

صفحه ۱ از ۲۴

باسخ

نادرست.

در FPGA های سری Spartan LX از جمله Spartan LX25 از جمله FPGA رابطهای با سرعت بالا مانند Spartan LX های سری از FPGA ها به صورت داخلی وجود ندارند. این سری از FPGA ها به طور خاص برای کاربردهای کمهزینه و با Ethernet پیچیدگی پایین طراحی شدهاند و معمولاً برای ارتباطات با سرعت بالا مناسب نیستند، زیرا فاقد Transceiver های پرسرعت هستند.

۶. بلوک URAM در اسپارتان قابل پیکربندی به صورت دسترسی تک کاناله و دوکاناله است.

پاسخ

نادرست.

در خانواده اسپارتان، بلوک URAM ای وجود ندارد. این بلوکهادر خانوادههای پیشرفتهای مانند UltraScale و +UltraScale و +UltraScale

۷. خانواده Artix-7 دارای بیش از ۷۰۰ ضربکننده سختافزاری است.

پاسخ

درست

FPGA های موجود در این خانوادههمگی دارای حدودا ۷۰۰۰ (و بیشتر) ضربکننده سختافزاری هستند.

۸. بلوکهای MLAB در Cyclone برای پیادهسازی FIFO مناسب نیست.

پاسخ

درست.

این بلوکها به طور خاص برای پیادهسازی ساختارهای حافظه با تأخیر کم و توان مصرفی پایین طراحی شدهاند و میتوانند در ساختارهای FIFO از آنها استفاده نمود اما بستگی به اندازه FIFO نیز دارد. چرا که برای FIFOهایی با اندازه بزرگ معمولا از بلوکهای M9K و M10K استفاده می شود.

۹. معماری FPGAها برای دادههای پردازشی با سایز مختلف مناسب نیست و برای این منظور GPUها کاربرد بیشتری دارند.

پاسخ

درست

در FPGA ها معمولا چون قرار است به ازای یک پردازش و محاسبه خاص، واحد سختافزاری طراحی شود، هرچقدر که اندازه ها فیکس باشد از نظر سرعت پردازش و توان مصرفی بهتر عمل میکند. اما GPU ها ساخته شده اند تا محاسبات برداری را به صورت موازی انجام بدهند بنابراین برای کاربردهایی که نیاز به تغییر سایز داده و موازی سازی بسیار بالایی دارند (مانند شبکه های عصبی عمیق یا پردازش تصویر پیچیده)، GPUها معمولاً کاربرد بیشتری دارند.

۱۰. در Stratix 10 از معماری LUT قابل شکستن استفاده شده است که قادر به تامین دو LUT با Υ ورودی و یک LUT با Υ ورودی با ورودی مستقل هستند.

صفحه ۲ از ۲۴

درست. در خانواده Stratix 10 از معماری Adaptive LUT استفاده شده است.

دكتر صاحبالزماني صفحه ۳ از ۲۴


— سوال دوم

تفاوتهای اصلی بین خانوادههای Cyclone و Stratix را توضیح دهید و ذکر کنید در چه شرایطی استفاده از هر کدام مناسبتر است؟ همین مقایسه را در خصوص خانواده Stratix و Virtex نیز انجام دهید. موارد را در داخل مدارک فنی شرکتهای تولیدکننده مشخص کرده و محل آنها را در گزارش خود بیاورید.

پاسخ

عمده تفاوت بین این دو خانواده، جامعه و کارد مورد استفاده از آنهاست که آن هم بده دلیل ویژگیهای خاص هریک از این دو تراشه است. برای مثال تراشههای خانواده Cyclone برای کاربردهای کمهزینه و با مصرف انرژی پایین طراحی شده است. به دلیل طراحی کمهزینه و اندازه کوچکتر، بیشتر در کاربردهای تجاری و صنعتی با پیچیدگی نه چندان زیاد مانند کنترلکننده اسیستمهای ساده شبکه و دستگاههای مصرفی استفاده می شود. اما در مقابل تراشههای خانواده Stratix کنترلکننده از نظر عملکرد و منابع، در سطح بالاتری نسبت به Cyclone قرار دارد و برای کاربردهای پیچیده و توان پردازشی بالا مناسب است. از Stratix بیشتر در کاربردهای پیشرفته مانند پردازش سیگنال دیجیتال، شبکههای مخابراتی سرعتبالا، محاسبات سنگین، و کاربردهای هوافضا و نظامی استفاده می شود.

در ادامه بهطور دقیق با ارجاع به دیتاشیتهای شرکتهای سازنده این دو خانواده از تراشهها را مقایسه میکنیم. شرکت LAB (Logic Array Block) نامگذاری شرکت المدون اسبق) اسم بلوک منطقی و قابل برنامهریزی اش را (LAB (Logic Array Block نامگذاری کرده است. ساختار ارتباطات بین این بلوکها برای تراشه های هردوخانواده یکسان و بهصورت زیر است: (صفحه ۱۰ در [۱] و [۲])




شكل ١: ساختار ارتباطات ميان LAB ها

ساختار LUT ها در این دو خانواده متفاوت هست. در Cyclone از LUT های ۵ ورودی استفاده شده اما در Stratix از LUT های ۶ ورودی. (صفحه ۱۶ در [۱] و صفحه ۱۸ در [۷])

صفحه ۴ از ۲۴ دکتر صاحبالزمانی


اسخ

برای Cyclone به صورت زیر:



شكل ۲: ساختار LUT ها در Cyclone

و برای Stratix نیز بهصورت زیر:



شكل ٣: ساختار LUT ها در Stratix

از منظر Memory این این دو خانواده به شدت متفاوت از یکدیگر هستند. در Stratix بلوکهای پرسرعت حافظه به نام M20K داریم درصورتی که در Cyclone تنها M10K داریم. مطابق با جدول شماره ۲-۱ در صفحه ۲۵ [۲] و صفحه ۲۰ از [۱] این دو خانواده از نظر مجموع حافظه نیز بسیار متفاوت هستند. به طوری که کمترین میزان حافظه در یکی از مدلهای خانواده Stratix، ۲۰ کیلو بیت است درصورتی که بیشترین حجم حافظه در خانواده Cyclone تقریبا ۱۴ کیلوبیت است. تصویر این دو جدول در ادامه آورده شده است.

صفحه ۵ از ۲۴

جافظههای موجود در Cyclone:

	Member	M1	IOK	ML	.AB	
Variant	Code	Block	RAM Bit (Kb)	Block	RAM Bit (Kb)	Total RAM Bit (Kb)
	A2	176	1,760	314	196	1,956
	A4	308	3,080	485	303	3,383
Cyclone V E	A5	446	4,460	679	424	4,884
	A7	686	6,860	1338	836	7,696
	A9	1,220	12,200	2748	1,717	13,917

شکل ۴: حافظههای Cyclone شکل

جافظههای موجود در Cyclone:

	Member	M2	20K	ML	.AB	
Variant	Code	Block	RAM Bit (Kb)	Block	RAM Bit (Kb)	Total RAM Bit (Kb)
	A3	957	19,140	6,415	4,009	23,149
	A4	1,900	38,000	7,925	4,953	42,953
	A5	2,304	46,080	9,250	5,781	51,861
	A7	2,560	51,200	11,736	7,335	58,535
Stratix V GX	A9	2,640	52,800	15,850	9,906	62,706
Stratix V GA	AB	2,640	52,800	17,960	11,225	64,025
	B5	2,100	42,000	9,250	5,781	47,781
	В6	2,660	53,200	11,270	7,043	60,243
	В9	2,640	52,800	15,850	9,906	62,706
	BB	2,640	52,800	17,960	11,225	64,025
Stratix V GT	C5	2,304	46,080	8,020	5,012	51,092
Stratix v G1	C7	2,560	51,200	11,735	7,334	58,534
	D3	688	13,760	4,450	2,781	16,541
	D4	957	19,140	6,792	4,245	23,385
Stratix V GS	D5	2,014	40,280	8,630	5,393	45,673
	D6	2,320	46,400	11,000	6,875	53,275
	D8	2,567	51,340	13,120	8,200	59,540
Stratix V E	E9	2,640	52,800	15,850	9,906	62,706
SHAHA V E	EB	2,640	52,800	17,960	11,225	64,025

شكل ۵: حافظه هاى Stratix [۲]

از نظر تعداد ضرب کننده ها نیز در تراشه های خانواده Stratix بیشتر هستند این مورد در جدول صفحه ۴۲ در [۱] و صفحه ۴۸ در [۲] آورده شده است.

صفحه ۶ از ۲۴

مقایسه این دو خانواده از نظر تعداد ضربکننده:

Variant	Member Variable- precision Code DSP Block			dent Input and plications Ope 18 x 18 Multiplier	18 x 18 Multiplier Adder Mode	18 x 18 Multiplier Adder Summed with 36 bit Input	
	A2	25	75	50	25	25	25
	A4	66	198	132	66	66	66
Cyclone V E	A5	150	450	300	150	150	150
Cyclone v E							
	A7	156	468	312	156	156	156
	A9	342	1,026	684	342	342	342
	C3	57	171	114	57	57	57
Cyclone V	C4	70	210	140	70	70	70
GX	C5	150	450	300	150	150	150
	C7	156	468	312	156	156	156
	C9	342	1,026	684	342	342	342
	D5	150	450	300	150	150	150
Cyclone V GT	D7	156	468	312	156	156	156
	D9	342	1,026	684	342	342	342
	A2	36	108	72	36	36	36
Cyclone V	A4	84	252	168	84	84	84
SE	A5	87	261	174	87	87	87
	A6	112	336	224	112	112	112
	C2	36	108	72	36	36	36
Cyclone V	C4	84	252	168	84	84	84
SX	C5	87	261	174	87	87	87
	C6	112	336	224	112	112	112
Cyclone V	D5	87	261	174	87	87	87
ST	D6	112	336	224	112	112	112


شکل ۶: ضربکنندههای Stratix [۲]

صفحه ۷ از ۲۴

Variant	Member Code	Variable- precision DSP		Indepen Multi	18 x 18 Multiplie r Adder	18 x 18 Multiplier Summed with			
	Block	9 x 9 Multiplie r	16 x 16 Multiplie r	18 x 18 Multiplie r with 32-bit Resoluti on	27 x 27 Multiplier	36 x 18 Multiplier	Mode	36-bit Input	
Stratix V	A3	256	768	512	512	256	256	512	256
GX	A4	256	768	512	512	256	256	512	256
	A5	256	768	512	512	256	256	512	256
	A7	256	768	512	512	256	256	512	256
	A9	352	1,056	704	704	352	352	704	352
	AB	352	1,056	704	704	352	352	704	352
	В5	399	1,197	798	798	399	399	798	399
	В6	399	1,197	798	798	399	399	798	399
	В9	352	1,056	704	704	352	352	704	352
	BB	352	1,056	704	704	352	352	704	352
Stratix V	C5	256	768	512	512	256	256	512	256
GT	C7	256	768	512	512	256	256	512	256
Stratix V	D3	600	1,800	1,200	1,200	600	600	1,200	600
GS	D4	1,044	3,132	2,088	2,088	1,044	1,044	2,088	1,044
	D5	1,590	4,770	3,180	3,180	1,590	1,590	3,180	1,590
	D6	1,775	5,325	3,550	3,550	1,775	1,775	3,550	1,775
	D8	1,963	5,889	3,926	3,926	1,963	1,963	3,926	1,963
Stratix V	E9	352	1,056	704	704	352	352	704	352
E	EB	352	1,056	704	704	352	352	704	352


شكل ٧: ضربكنندههاى Stratix

تراشههای خانواده Virtex از شرکت Xilinx را میتوان از نظر سرعت و توان پردازشی، همرده تراشههای Stratix را میتوان از نظر سرعت و توان پردازشی، همرده تراشههای قرار داد. که در ادامه برخی از ویژگیهای این خانواده را با خانواده CLB مقایسه میکنیم. در تراشههای شرکت Xilinx نام بلوکهای قابل برنامهریزی CLB است و ساختار آن تقریبا مشابه است با خانواده Stratix



شكل ٨: ساختار CLB ها در

صفحه ۸ از ۲۴



صفحه ۹ از ۲۴

سريع DSP48 را دارند.

Device	Total Slices	SLICELs	SLICEMs	Number of 6-Input LUTs	Maximum Distributed RAM (Kb)	Shift Register (Kb)	Number of Flip-Flops
XC6VLX75T	11,640	7,460	4,180	46,560	1,045	522.5	93,120
XC6VLX130T	20,000	13,040	6,960	80,000	1,740	870	160,000
XC6VLX195T	31,200	19,040	12,160	124,800	3,140	1,570	249,600
XC6VLX240T	37,680	23,080	14,600	150,720	3,770	1,885	301,440
XC6VLX365T	56,880	40,360	16,520	227,520	4,130	2,065	455,040
XC6VLX550T	85,920	61,120	24,800	343,680	6,200	3,100	687,360
XC6VLX760	118,560	85,440	33,120	474,240	8,280	4,140	948,480
XC6VSX315T	49,200	28,840	20,360	196,800	5,090	2,545	393,600
XC6VSX475T	74,400	48,840	30,560	297,600	7,640	3,820	595,200
XC6VHX250T	39,360	27,200	12,160	157,440	3,040	1,520	314,880
XC6VHX255T	39,600	27,400	12,200	158,400	3,050	1,525	316,800
XC6VHX380T	59,760	41,520	18,240	239,040	4,570	2,285	478,080
XC6VHX565T	88,560	63,080	25,480	354,240	6,370	3,185	708,480

شكل ۱۰: منابع موجود در هر CLB [۳]


همانطور که مشخص است، تعداد منابع اعم از تعداد Sliceها، تعداد LUTها و مقدار حافظه تقریبا با تراشههای خانواده Stratix مشابه است و در مواردی بیشتر است. مطابق با جدول ارائه شده در صفحه ۱۳ سند [۴] تراشههای این خانواده بهطور میانگین بیشاز ۵۰۰ بلوک محاسبات

Device	Total DSP48E1 Slices per Device	Number of DSP48E1 Columns per Device	Number of DSP48E1 Slices per Column
XC6VHX250T	576	6	96
XC6VHX255T	576	6	96
XC6VHX380T	864	6	144
XC6VHX565T	864	6	144
XC6VLX75T	288	6	48
XC6VLX130T	480	6	80
XC6VLX195T	640	8	80
XC6VLX240T	768	8	96
XC6VLX365T	576	6	96
XC6VLX550T	864	6	144
XC6VLX760	864	6	144
XC6VSX315T	1344	14	96
XC6VSX475T	2016	14	144

شکل ۱۱: تعداد بلوکهای DSP48 موجود در هر تراشه خانواده Virtex

که برخلاف تراشههای خانواده Stratix این بلوک میتواند ضرب سریع، جمع و عملیاتهای منطقی را انجام دهد. هر Slice از این بلوک بهصورت زیر است:

صفحه ۱۰ از ۲۴



شكل ۱۲: ساختار دروني بلوك DSP48

و درنهایت برای جمعبندی میتوان گفت اگر در کاربردی نیاز به سرعت و محاسبات خیلی سریع نداشته باشیم و منابع زیادی هم نیاز نداشته باشیم، تراشههای خانواده Cyclone با قیمت مناسب و توان مصرفی کمتر نسبت به دو خانواده دیگر انتخاب مناسبی است. اما اگر نیازمند توان پردازشی بالا و منابع زیادی باشیم میتوانیم از یکی از خانوادههای [Stratix] و یا Virtex استفاده کنیم. از انجایی که این دو خانواده تا حد زیادی شبیه به هم هستند انتخاب میان این دو تراشه کاملا به کاربرد و نیازهای ما از تراشه بستگی دارد.



References

- [1] Cyclone® V Device Overview [Link]
- [2] Stratix® V Device Handbook Volume 1: Device Interfaces and Integration [Link]
- [3] 7 Series FPGAs Configuration User Guide [Link]
- [4] Virtex-6 FPGA DSP48E1 Slice User Guide [Link]

صفحه ۱۱ از ۲۴

melb mea

آیا با کاهش دقت ذخیرهسازی برای پیادهسازی در FPGAها خصوصاً در شبکههای عصبی با استفاده از کوانتیزاسیون همواره دقت کاهش مییابد؟ موضوع را تا حد ممکن در حالات مختلف بررسی کنید و با کمک مقالات روز نتایج حاصل را مقایسه کنید. علت استفاده از این روش را نیز به صورت کامل توضیح دهید. در نوشته خود به مقالات مطالعه شده ارجاع دهید.

پاسخ

Quantization و Post-Training Quantization (PQT) برای پاسخ به این سوال ابتدا نیاز است که دو مفهوم Aware-Training (QAT)

:Quantization post-training (PQT) .\

اگر خیلی کوتاه بخواهم این مدل را توضیح دهم، بدین صورت است که پس از انجام کامل آموزش (در اینجا درمورد LLM ها صحبت میکنم) تعداد بیتهایی که موردنیازمان نیستند را دور میریزیم. این مدل همواره باعث کاهش دقت شبکه میشود. اما مزیتی که این مدل کوانتایز کردن دارد این است که سریع، ساده و آسان است زیرا نیازی به تغییر در ساختار آموزش یا بازآموزی مدل ندارند. [۱]


:Quantization aware training (QAT)

روش دیگری که برای کوانتایز کردن شبکههای عصبی عمیق استفاده میشود، روش QAT است. در مقایسه با PQT این روش معمولاً به دقت بهتری منجر میشود، زیرا مدل از ابتدا برای سازگاری با کاهش دقت آموزش داده میشود. علاوه بر این، این روش امکان ادامه آموزش یا انجام تنظیمات دقیق را فراهم میکند که برای LLM ها ضروری است. چالش اصلی در آموزش QAT ، بهینهسازی است. یعنی با کاهش دقت، مدل سخت تر به همگرایی میرسد. علاوه بر این، مشخص نیست که آیا آموزش QAT از قانون مقیاسپذیری مدلهای زبانی عصبی پیروی میکند یا خیر. [۱]

در ادامه به بررسی دو مقاله میپردازیم که QAT را با ۲ بیت انجام میدهد. شاید در ابتدای کار کمی عجیب بهنظر برسد اما در این باره بیل گیتس میگوید:

" I don't think there's anything unique about human intelligence. All the neurons in the brain that make up perceptions and emotions operate in a binary fashion."

ساختار ارائه شده در این مدل بهصورت شکل زیر است:



شکل ۱۳: ساختار ارائه شده در [۱]

صفحه ۱۲ از ۲۴

باسخ

بدین صورت است که در شبکه Transformer لایههای Linear و توابع فعال ساز و وزنها را در زمان آموزش به صورت باینری درمی آورند و به صورت باینری آموزش را انجام می دهند. این کار نه تنها دقت را خیلی خراب نمی کند بله سرعت انجام محاسبات را بسیار بالا می برد و همچنین حافظه توان مصرفی، حافظه مورد نیاز نیز بسیار کاهش می یابد. در ابتدای کار ابتدا وزنها را به مقادیر 1+e-1 استفاده از تابع علامت باینری می کنند. وزنها را قبل از باینری سازی به مقدار میانگین صفر تنظیم می کنیم تا ظرفیت در یک محدوده عددی محدود افزایش یابد. از یک ضریب مقیاس دهی θ پس از باینری سازی نیز استفاده می شود تا خطای θ بین وزنهای با مقدار حقیقی و وزنهای باینری شده کاهش یابد. باینری سازی یک وزن W به صورت زیر فرمول بندی می شود:

$$\widetilde{W} = \operatorname{Sign}(W - \alpha),$$


$$\begin{aligned} \operatorname{Sign}(W_{ij}) &= \begin{cases} +1, & \text{if} W_{ij} > 0, \\ -1, & \text{if} W_{ij} \leq 0, \end{cases} \\ \alpha &= \frac{1}{nm} \sum_{ij} W_{ij} \end{aligned}$$

 $Q_b=2^{b-1}$ که $[-Q_b,Q_b]$ سپس فعال سازی ها را به محدوده $[-Q_b,Q_b]$ که $[-Q_b,Q_b]$ که است) با ضرب در Q_b و تقسیم بر حداکثر مطلق ماتریس ورودی مقیاس میکند:

$$\widetilde{x} = \operatorname{Quant}(x) = \operatorname{Clip}\left(x \times \frac{Q_b}{\gamma}, -Q_b + \epsilon, Q_b - \epsilon\right),$$

$$Clip(x, a, b) = \max(a, \min(b, x)), \quad \gamma = ||x||_{\infty},$$

نتایج ارائه شده در این مقاله «شکل » نشان میدهد که با باینری کردن شبکه، میزان loss شبکه با زمانی که از داده های Energy بیتی استفاده میکنیم تقریبا برابر است و افزایش چشمگیری ندارد. همچنین از نظر Cost نیز با باینری کردن مدل، انرژی کمتری مصرف شده است.



صفحه ۱۳ از ۲۴


مقاله [۲] که در ادامه مقاله [۱] منتشر شده است، به وزنها مقدار ۱- هم اضافه میکند. یعنی شبکه را به سه مقدار ۱+ و ۰ و ۱- آموزش میدهد. فرمول تبدیل وزنها در این مقاله بهصورت زیر تغییر میکند:

$$\widetilde{W} = \operatorname{RoundClip}\left(\frac{W}{\gamma + \epsilon}, -1, 1\right),$$

RoundClip $(x, a, b) = \max(a, \min(b, \text{round}(x))),$

$$\gamma = \frac{1}{nm} \sum_{ij} |W_{ij}|.$$

در این مقاله نیز گزارشها حاکی از کاهش سایز مدل، کاهش انرژی، کاهش اندک دقت است.



*

References

BitNet: Scaling 1-bit Transformers for Large Language Models [Link]

The Era of 1-bit LLMs: All Large Language Models are in 1.58 Bits [Link]

دكتر صاحب الزماني صفحه ۱۴ از ۲۴

سوال چهارم

با پیشرفتهای حاصل شده در خصوص شبکههای عصبی معماریهای FPGA جدید نیز برای پاسخ به این نیاز ایجاد شده اند. در این خصوص دو معماری Speedster7t و Versal ACAP را با معماری Stratix 10 مقایسه نمایید و مزایای استفاده از هر یک را برای کاربرد شبکه عصبی شرح دهید. موارد مربوطه را در مدارک فنی شرکتهای مربوطه مشخص کرده و قسمت مشخص شده را در گزارش خود اضافه نمایید.

پاسخ

این سه خانواده را از نظر واحدهای پردازشی تخصصی، شبکه روی تراشه حافظه و پهنای باند و پشتیبانی از انواع دادهها بررسی میکنیم:

۱. منابع و واحدهای پردازش تخصصی:

(آ) Speedster7t: این معماری دارای بلوکهای پردازش یادگیری ماشین (MLP) است که شامل آرایهای از ضربکنندهها، درخت جمعکننده و حافظههای داخلی میباشد. این بلوکها برای عملیات ماتریسی و برداری در شبکههای عصبی بهینه شدهاند. [۱] واحدهای پردازشی این تراشههای این خانواده در [۱] آورده شده است.

Part Number/Name	AC7t800	AC7t850	AC7t1500	AC7t1550	AC7t3000	AC7t6000
6-input LUTs	380k	334k	692k	646k	1300k	2600k
Inline cryptography	- Yes		_	Yes	Yes	Yes
MLP blocks	288		2,560		880	1760
LRAM (2 kb)	288		2,560		5,000	10,000
BRAM (72 kb)	1,152		2,560		2,600	5,200
Memory	85 Mb		195 Mb		192 Mb	384 Mb
ML TOps: int8 or block bfloat16	6.9		61		30	61
SerDes 112G	24		32		48	64
DDR4/5	1 DDR5 ×6	4 ⁽¹⁾	1 DDR4X64		2 DDR5X64 ⁽¹⁾	4 DDR5x64 ⁽¹⁾
High-bandwidth memory channels	6 GDDR6 ⁽²⁾		16 GDDR6 ⁽³⁾		16 GDDR6 ⁽⁴⁾	16 GDDR6 ⁽⁴⁾
PCI Express Gen5	One ×16		One ×8, one ×16		Two ×16 with CXL	Two ×16 with CXL
Ethernet	8 lanes 2 × 400G o 100G	r 8 ×	16 lanes 4 × 400G or	16 × 100G	16 lanes 2 × 800G, 4 × 400G or 16 × 100G	32 lanes 4 × 800G, 8 × 400G or 32 × 100G
2D NoC bandwidth (Tbps)	12		20		24	48

شکل ۱۶: واحدهای پردازشی موجود در Speedster7t شکل ۱۶:

صفحه ۱۵ از ۲۴ دکتر صاحبالزمانی

ب) Versal ACAP: این معماری از واحدهای هوش مصنوعی (AI Engines) بهره میبرد که پردازندههای برداری و اسکالر با حافظههای مجتمع هستند و برای تسریع عملیات شبکههای عصبی طراحی شدهاند. [۲]

مطابق با جدول ارائه شده در صفحه یک سند [۴] منبع مخصوص AI بهصورت زیر ارائه میشود:

Versal ACAP Resources and Capabilities	AI Edge Series	AI Core Series	Prime Series	Premium Series	HBM Series
Programmable Network on Chip (NoC)	✓	✓	✓	✓	✓
Aggregate INT8 TOPs	7-228	57-228	8-57	36-206	107-157
System Logic Cells (K)	44-1,139	540-1,968	329-2,233	1,575-7,352	3,837-5,631
Hierarchical Memory (Mb)	40-177	90-191	54-282	198-994	509-752
DSP Engines	90-1,312	928-1,968	464-3,984	1,904-14,352	7,392-10,848
AI Engines	8-304	128-400	-	-	-
Processing System	✓	✓	✓	✓	✓
Serial Transceivers	0-44	8-44	8-48	48-168	88-128
Max. Serial Bandwidth (full duplex) (Tb/s)	2.5	2.5	7.8	17.6	11.2
I/O	114-530	478-770	316-770	54-780	780
Memory Controllers	1-3	2-4	1-4	3-4	4
HBM (GB)	-	-	-	-	8-32

شكل ۱۷: واحدهاي پردازشي موجود در Versal ACAP

(آ) Stratix 10: این معماری دارای بلوکهای DSP با قابلیت پشتیبانی از عملیات ممیز شناور و ثابت است، اما فاقد واحدهای تخصصی برای شبکههای عصبی مانند دو معماری دیگر میباشد. [۳] منابع این خانواده در سوال دوم مفصلا بررسی شده است.

۲. شبکه روی تراشه (NoC):

- (آ) Speedster7t: مجهز به شبکه دوبعدی روی تراشه (2D NoC) است که ارتباطات پرسرعت بین واحدهای مختلف را فراهم میکند و برای کاربردهای با پهنای باند بالا مناسب است. مطابق با صفحه ۲۵ در [۱]
- (ب) Versal ACAP: دارای NoC برنامه پذیر است که ارتباطات کارآمد بین واحدهای پردازشی و حافظهها را تسهیل میکند. [۶]
- (ج) Stratix 10: فاقد NoC داخلی است و ارتباطات بین واحدها از طریق مسیرهای برنامهپذیر استاندارد FPGA انجام میشود.

۳. حافظه و پهنای باند:

- (آ) Speedster7t: از رابطهای GDDR6 با پهنای باند بالا پشتیبانی میکند که برای پردازش دادههای بزرگ در شبکههای عصبی مناسب است. [۷]
 - (ب) Versal ACAP: برخى مدلها داراي حافظه HBM هستند كه پهناي باند بالايي را ارائه ميدهد.
- (ج) Stratix 10 MX: مدلهای Stratix 10 MX دارای حافظه HBM2 هستند که پهنای باند بالایی را فراهم میکند.

صفحه ۱۶ از ۲۴

۴. پشتیبانی از انواع داده:

- (آ) Speedster7t: پشتیبانی از انواع داده مانند float16 و bfloat16 را ارائه میدهد که برای کاربردهای یادگیری ماشین مناسب است.
 - (ب) Versal ACAP: پشتیبانی از انواع داده متنوع از جمله int8 و float16 را دارد
 - (ج) Stratix 10: پشتیبانی از انواع داده استاندارد مانند int8 و float16 را ارائه میدهد.



References

- [1] AI Benchmarking on Achronix Speedster®7t FPGAs [Link]
- [2] Tensor Slices to the Rescue: Supercharging ML Acceleration on FPGAs [Link]
- [3] Intel® Stratix® 10 Device Datasheet [Link]
- [4] Speedster7t FPGA Datasheet (DS015) [Link]
- [5] Versal Architecture and Product Data Sheet: Overview [Link]
- [6] Versal Architecture and Product Data Sheet: Overview [Link]
- [7] https://www.achronix.com [Link]

صفحه ۱۷ از ۲۴

سوال پنجم

در این تمرین هدف طراحی و پیادهسازی بخشی از یک سیستم پردازش تصویر بیدرنگ بر روی Zynq SoC است. برای انجام این تمرین بایستی مهارتهای مربوط به نحوه ارتباط بین بخش PS (سیستم پردازنده) و PL (منطق قابل برنامهریزی) و همچنین نحوه استفاده از رابط میان آنها به عنوان مثال AXI برای ارتباط بین PS و PL مطرح شده در تمرین قبلی را به خوبی فراگرفته باشید.

هدف ایجاد یک هسته برای پردازش تصویر ورودی و تشخیص لبه به صورت بیدرنگ است. در این تمرین قسمت هسته پردازشی بایستی طراحی شود که یک تصویر را دریافت و خروجی متناظر تشخیص لبه را ایجاد کند. تشخیص لبه یکی از عملیات پایه در پردازش تصویر است که تغییرات ناگهانی در شدت پیکسلها را شناسایی میکند. الگوریتمهای رایج برای تشخیص لبه شامل فیلتر Prewitt ، Sobel و Canny هستند. نمونه خروجی تشخیص لبه در تصویر زیر آورده شده است:



شکل ۱۸: تشخیص لبه در تصویر

در این تمرین بایستی تصویر از قسمت PS برای پردازش به قسمت PL ارسال شود و نتایج به قسمت PS جهت نمایش بازگشت داده شود. برای شبیهسازی میتوان قسمت PL را با داده ورودی از طریق Testbench مورد آزمایش قرار داد. برای ورودی، از یک تصویر که شماره دانشجویی شما بر روی آن نوشته شده استفاده نمایید. توضیح کامل نحوه پیادهسازی و ایجاد ورودی و خروجیها را در گزارش اضافه کنید و همچنین فایل پروژه خود را با فرمت ZIP در سامانه بارگذاری کنید. برای الگو گرفتن از یک کد نمونه میتوانید از این لینک استفاده نمایید. همچنین الگو گرفتن از کدهای مشابه با ارجاع به منبع، منع ندارد.

صفحه ۱۸ از ۲۴

این پروژه را به دو قسمت نرمافزاری و سختافزاری تبدیل میکنیم. بخش سختافزاری نیز به دو زیربخش PL و PS تقسيم مى شود. در ابتدا توضيحى در مورد عملكر الگوريتم لبهيابي Sobel مى دهيم. این الگوریتم از دو قسمت اصلی تشکیل شده است:

- ضرایب کرنل عمودی و افقی
 - عمليات كانولوشن

برای پیدا کردن لبههای عمودی و افقی در یک تصویر ضرایب کرنل در این الگوریتم بهصورت زیر تنظیم شده است:

$$X_kernel = \begin{bmatrix} -1 & 0 & 1 \\ -1 & 0 & 1 \\ -1 & 0 & 1 \end{bmatrix}$$

$$Y_kernel = \begin{bmatrix} -1 & -1 & -1 \\ 0 & 0 & 0 \\ 1 & 1 & 1 \end{bmatrix}$$

این دو کرنل را بهترتیب در تصویر ورودی کانوالو میکنیم و سپس میانگین خروجی هر دو تصویر کانوالو شده را بهعنوان لبههای تصویر گزارش میکنیم. بدین منظور، در ابتدا تابع کانولوشن را پیادهسازی میکنیم:

```
Listing 1: Convolution Function
```

```
1 def convolve(x, kernel):
      x height = x.shape[0]
      x_{width} = x.shape[1]
      kernel_height = kernel.shape[0]
      kernel_width = kernel.shape[1]
      H = (kernel_height - 1) // 2
      W = (kernel_width - 1) // 2
9
10
      out = np.zeros((x_height, x_width))
11
      \# iterate over all the pixel of image X
12
      for i in np.arange(H, x_height - H):
13
          for j in np.arange(W, x_width - W):
              Sum = 0
               # iterate over the filter
16
               for k in np.arange(-H, H + 1):
17
                   for l in np.arange(-W, W + 1):
18
                       # get the corresponding value from image and filter
19
                       a = x[i + k, j + 1]
20
                       w = kernel[H + k, W + 1]
21
                       Sum += (w * a)
22
               out[i, j] = Sum
23
          return out
```

دكتر صاحب الزماني صفحه ۱۹ از ۲۴

سپس تصویر ورودی را میخوانیم و آن را به تصویر grayScale تبدیل میکنیم: پ.ن: این تصویر صرفا به دلیل علاقه شدید TA محترم درس به Windows استفاده شده است و جنبه دیگری ندارد:)



شكل ۱۹: تصوير اصلى ورودى

ابعاد تصویر خاکستری (661, 1080) است. برای کاهش بار محاسبات و افزایش سرعت، کاهش کیفیت تصویر را به جان میخریم و ابعاد تصویر را به (128, 128) کاهش میدهیم. تصویر Resize شده بهصورت زیر میشود:




شكل ۲۰: تصوير Resize شده


سپس هر دو کرنل را در تصویر ورودی ضرب میکنیم و خروجی آن بهصورت زیر میشود:

صفحه ۲۰ از ۲۴

Horizontal Edges



Vertical Edges




شکل ۲۱: لبههای افقی و عمودی پیدا شده

سپس با استفاده از قطعه کد زیر میانگین هر دو لبه را بهدست می آوریم و مقادیر هر پیکسل را بین ۰ تا ۲۵۵ نرمالایز میکنیم. تصویر «۲۲» به عنوان خروجی نهایی لبه های تصویر به صورت نرم افزاری ارائه می شود:

Listing 2: SW Edge Detector

- edge_out = np.sqrt(np.power(pre_x, 2) + np.power(pre_y, 2))
 edge_out = (edge_out / np.Max(edge_out)) * 255



شكل ۲۲: لبههاى نهايى تصوير

دكتر صاحب الزماني صفحه ۲۱ از ۲۴

در فاز سختافزاری پروژه، همین مراحل را مجددا انجام میدهیم تا بتوانیم خروجیهای هر دو فاز را باهم مقایسه کنیم. در این فاز از ابزار HLS برای نوشتن سخت افزارمان استفاده کرده ایم. به دلیل آنکه حجم کد طولانی است، آن را در گزارش نمی آوریم اما می توانید به فایل sobel_edge_detector.cpp موجود در مسیر:


Codes/HW/Sobel Edge Detector PL/src

مراجعه کنید. فایل testBench ماژول نوشته شده نیز در همین مسیر وجود دارد. فایل تست بدین صورت نوشته شده است که در ابتدا مقادیر پیکسلهای تصویر خاکستری را از فایل Linux . txt میخواند و سپس الگوریتم را اجرا میکند و نتیجه را در فایل edge_linux_hls ذخیره میکند. سپس این فایل را بهصورت زیر به تصویر تبدیل میکنیم و آن را نمایش میدهیم:

Listing 3: SW Edge Detector

```
img_array = np.loadtxt("Data/edge_linux_hls.txt", dtype=np.uint8)
1 img = Image.fromarray(img_array)
4 print("image shape: {}" .Format(img_array.shape))
```

خروجی لبههای محاسبه شده در ماژول HLS بهصورت زیر گزارش می شود:




Reconstructed Image from text file

شکل ۲۳: لبههای پیدا شده در HLS

در گام بعد نیاز است که ارتباطات بین PL و PS را برقرار کنیم. بدین منظور ابتدا ماژول نوشته شده در HLS را به صورت یک IP Core اکسپورت میکنیم و آن را در Vivado اضافه میکنیم. برای برقرای این ارتباط از بلوکهای AXI_GPIO استفاده میکنیم. ۲ بلوک را برای ارسال داده (عکس) به PL و دریافت داده پردازش شده از PL استفاده میکنیم. و از دو بلوک دیگر به عنوان سیگنالهای کنترلی استفادهکردیم که در بخش مربوطه آن ها را توضیح میدهیم. ساختار نهایی طراحی بهصورت زیر گزارش میشود:

دكتر صاحبالزماني صفحه ۲۲ از ۲۴



و در نهایت پس از ساخت فایل Wrapper ارتباط بین PL و PS را بهصورت زیر در Vitis برقرار کردیم:

```
Listing 4: SW Edge Detector
int main()
  {
2
      init_platform();
      XGpio data_input, data_output;
      XGpio start, valid;
      unsigned char edge[ROWS][COLS];
      // GPIO 1, 2: output,
10
      // GPIO 0, 3: input
11
      XGpio_Initialize(&data_input, XPAR_AXI_GPIO_O_DEVICE_ID);
12
      XGpio_Initialize(&valid, XPAR_AXI_GPIO_3_DEVICE_ID);
13
      XGpio_Initialize(&data_output, XPAR_AXI_GPIO_1_DEVICE_ID);
14
      XGpio_Initialize(&start, XPAR_AXI_GPIO_2_DEVICE_ID);
15
16
      // 0: output, 1: input
17
      XGpio_SetDataDirection(&data_input, 1, 1);
18
      XGpio_SetDataDirection(&valid, 1, 1);
19
      XGpio_SetDataDirection(&data_output, 1, 0);
20
      XGpio_SetDataDirection(&start, 1, 0);
21
22
      while(1)
23
24
           if(XGpio_DiscreteRead(&valid, 1) == 1)
25
26
               for(int i = 0; i < ROWS; i++);</pre>
                   for(int j = 0; j < COLS; j++)</pre>
30
                        XGpio_DiscreteWrite(&data_output, 1, x[i][j]);
31
32
33
               XGpio_DiscreteWrite(&start, 1, 1);
34
           }
35
           else
36
```

صفحه ۲۳ از ۲۴

```
if(XGpio_DiscreteRead(&start, 1) == 1)
39
                      XGpio_DiscreteRead(&data_input, 1);
40
                 }
41
                 else
42
                  {
43
44
                 };
45
            }
46
47
       }
48
49
       // print("Hello World\n\r");
50
       // print("Successfully ran Hello World application");
// cleanup_platform();
51
52
53
54
       return 0;
56
57 }
```

در این کد، تصویر خاکستری به صورت یک آرایه ۲ بعدی HardCode شده است. سپس با استفاده از دو سیگنال کنترلی valid و PS کنترل شده است.

بدین صور که کاربر درصورتی که بخواهد تصویر را ارسال کنید میبایست سیگنال ورودی valid را یک کند سپس تصویر سطر به سطز خوانده می شود و مقدار هر پیکسل که Λ بیتی است به PL ارسال می شود. پس از آنکه تصویر به صورت کامل ارسال شد، سیگنال start یک می شود و این بدین منظور است که الگوریتم می تواند شروع به کار کند. پس از پیدا کردن لبه ها در PL مجددا داده ها به صورت Λ بیت به PS ارسال می شود.

صفحه ۲۴ از ۲۴