
طراحی سیستمهای قابل بازپیکربندی دکتر صاحبالزمانی



دانشگاه صنعتی امیر کبیر (پلی تکنیک تهران) دانشکده مهندسی کامپیوتر

رضا آدینه پور ۴۰۲۱۳۱۰۵۵

تمرین سری سوم

۱۱ آذر ۱۴۰۳

طراحی سیستمهای قابل بازپیکربندی



تمرین سری سوم

رضا آدینه پور ۴۰۲۱۳۱۰۵۵

----- سوال اول

با ذكر دليل بيان كنيد جملات زير صحيح هستند يا خير:

۱. CGRAها از بلوکهای محاسباتی در سطح کلمه استفاده میکنند در حالی که FPGAها از بلوکهای منطقی در سطح بیت استفاده میکنند.

پاسخ

درست.

در CGRA ها بلوکهای محاسباتی یزرگتر از FPGA ها و درسطح کلمه هستند و میتوانند دادههای بزرگتری را یردازش کنند.

CGRA یک Eyeriss .۲ است که برای پردازش تصویر طراحی شده است.

پاسخ

نادرست.

گزاره آنکه CGRA است صحیح است. اما گزاره اینکه برای کاربردهای پردازش تصویر طراحی شده است نا درست است. این تراشه با هدف شتابدهی شبکههای عصبی کانولوشنی ارائه شده است. درست است که یکی از کاربردهای عمده شبکههای CNN در زمینه تصاویر است اما هدف اصل این تراشه پردازش تصویر نمی باشد.

۳. HyCUBE امكان ارتباط بين واحدهاى عملياتي دور از هم را در يك سيكل فراهم ميكند.

پاسخ

درست.

یک معماری CGRA است که از یک شبکه ارتباطی هیبریدی برای ایجاد ارتباط سریع بین واحدهای عملیاتی در فواصل دور از هم استفاده میکند.

۴. در سیستمهای قابل پیکربندی مجدد استاتیک، زمان اجرا، توالی محاسبات و پیکربندی مجدد از قبل در زمان کامپایل مشخص می شود.

پاسخ

در ست

در این سیستمها زمان اجرا، توالی محاسبات و پیکربندی مجدد، پیش در زمان کامپایل تعیین و مشخص میشود.

۵. پیکربندی مجدد پویا امکان تنظیم رفتار سیستم را در حین پردازش فعال وظایف فراهم میکند.


صفحه ۱ از ۱۰

سیستمهایی که این قابلیت را دارند، میتوانند با توجه به محیط و وظیفه خواسته شده از آنها بدون توقف، پیکربندی خود را تغییر دهند و با وظایف جدید سازگار شوند.

دكتر صاحب الزماني صفحه ۲ از ۱۰

---- melb cea


شکل زیر یک DFG است که میبایست به صورت بهینه بر روی یک $2x2 \ CGRA$ نگاشت شود.



شكل ۱: DFG

هر گره تنها شامل یک عملیات است و شماره هر گره داخل آن درج شده است.

۱. نحوه نگاشت خود را شرح دهید.



صفحه ۳ از ۱۰

پاسخ

با توجه با شکل بالا (سمت راست) باتوجه به اینکه گره شماره ۶ به ۴ گره وابسته است، به صورت مستقیم نمی توان مسئله را حل نمود. برای حل آن گرههای ۴ و ۵ را باهم ترکیب می کنیم و نام آن را M می گذاریم. با این روش مسئله را می توان به روش N2N حل نمود. در روش دوم که در شکل سمت چپ آورده شده است محدودیتی نداریم و به سادگی می توان مسئله را حل نمود

۲. مقدار Initiation Interval را گزارش نمایید.

پاسخ

- (آ) برای ۴:N2N (
- (ب) برای ۳:HyCUBE

صفحه ۴ از ۱۰

— سوال سوم

تفاوتهای اصلی بین سیستمهای قابل پیکربندی مجدد استاتیک آفلاین و سیستمهای قابل پیکربندی مجدد پویای زمان اجرا را با تمرکز بر نحوه تعریف توالی محاسبات و قابلیتهای پیکربندی مجدد توضیح دهید. یک مقاله را که از این قابلیتهای FPGA استفاده کرده است بررسی کنید و خلاصه آن را در دو یاراگراف گزارش نمایید.

پاسخ

تفاوتهای اصلی بین سیستمهای قابل پیکربندی مجدد استاتیک آفلاین و سیستمهای قابل پیکربندی مجدد پویای زمان-اجرا را میتوان بهصورت زیر دستهبندی نمود:

١. توالى محاسبات:

- سیستمهای استاتیک آفلاین: در این سیستمها، توالی محاسبات و پیکربندیهای مربوط به آنها در زمان کامپایل و پیش از اجرای برنامه تعریف میشود. یعنی کل پیکربندی سیستم از پیش مشخص است و نیازی به تغییر آن در زمان اجرا نیست. به عبارت دیگر، توالی محاسبات به صورت ثابت است و تغییر نمیکند.
- سیستمهای پویای زمان اجرا: در این سیستمها، توالی محاسبات و پیکربندیها میتوانند در طول زمان اجرا تغییر کنند. به این معنا که در حین انجام پردازشها، ممکن است سیستم به طور پویا تغییر کند تا بهترین عملکرد را در پاسخ به شرایط لحظهای فراهم کند. این امکان به سیستمها اجازه می دهد که به طور مؤثرتر از منابع خود استفاده کنند و به نیازهای مختلف پردازش پاسخ دهند.

۲. قابلیتهای پیکربندی مجدد:

- سیستمهای استاتیک آفلاین: پیکربندی سختافزار در این سیستمها در زمان کامپایل و پیش از اجرا تعیین می شود. این سیستمها هیچگونه تغییر پیکربندی در زمان اجرا ندارند و همهی تنظیمات از ابتدا مشخص و ثابت هستند.
- سیستمهای پویای زمان_اجرا: در این سیستمها، پیکربندی سختافزار میتواند در حین اجرا تغییر کند. این سیستمها قابلیت پیکربندی مجدد پویا دارند، که این امکان را فراهم میکند که سختافزار بهطور مداوم و در پاسخ به نیازهای پردازشی مختلف تنظیم شود. این ویژگی به ویژه در کاربردهایی که نیاز به انعطاف پذیری و کارایی بالا دارند مفید است.

در ادامه با توجه به اینکه موضوع تمرین عملی پیاده سازی کانولوشن بود، مقاله [۱] را انتخاب کردم و در ادامه سعی میکنم کلیت این کار را در دو پاراگراف شرح دهم.

مقاله به بررسی استفاده از پیکربندی مجدد پویا در پردازش تصویر و سیگنال میپردازد. این تحقیق به طور خاص روی تخصیص منابع سختافزاری بهصورت پویا تمرکز دارد، به گونهای که بر اساس سطح نویز در یک لحظه خاص، منابع سختافزاری به حداقل مورد نیاز برای اجرای عملیات پردازش تصویر تخصیص داده میشود. در این سیستمها، پیکربندی مجدد میتواند سرعت تغییرات پیکربندی و تعداد پیکربندیهای ممکن را مشخص کند، این رویکرد به الگوریتمهای پردازشهای تصویر کمک میکند تا با توجه به تغییرات سیگنال تصویر، میزان محاسبات و نیاز به حافظه تغییر کند. در این مقاله به توصیف الگوریتمی برای فیلتر کردن تصویر میپردازد. این پیادهسازی بر روی FPGA مدل Xilinx استفاده را در مقیاسهای زمانی ریز (میلی ثانیه) و درشت (ثانیه) به طور پویا تنظیم کند. نتایج تجربی نشان میدهند که زمان اجرای فیلتر تصویر روی پردازنده ۲۰۸ گیگاهرتزی که زمان اجرای فیلتر تصویر روی FPGA برای سریعتر از پیادهسازی نرمافزاری روی پردازنده ۲۰۸ گیگاهرتزی بردازش تصویر است، که این خود نشاندهنده مزیتهای قابل توجه پیکربندی مجدد پویا در FPGA برای کاربردهای پردازش تصویر است.

صفحه ۵ از ۱۰



References

[1] FPGA Based Hardware Implementation of Image Filter With Dynamic Reconfiguration Architecture [Link]

صفحه ۶ از ۱۰

سوال چهارم

صفحه ۷ از ۱۰

سوال پنجم - پروژه عملی

در این پروژه، با نگاه به پروژه قبلی، بخش کانولوشن، یک سیستم پردازش تصویر طراحی میگردد. در این سیستم ورودی مربوط به دیتاست MNIST با سایز ۲۸ در ۲۸ بوده و ۳ فیلتر کانولوشن به ابعاد ۳ در ۳ به صورت پشت سر هم بر روی تصویر اعمال می شود. مقادیر موجود در ماتریسهای کانولوشن به صورت تصادفی انتخاب شده و به عنوان ورودی به تابع کانولوشن داده می شود (در کد Fix نشده باشد) و خروجی با نمونه نرم افزاری مورد بررسی قرار می گیرد.

برای اطلاعات بیشتر میتوانید از این لینک استفاده کنید.

در گزارش ارسالی علاوه بر شرح مراحل کار با فرض استفاده از Zynq7010 میزان سرعت و تأخیر اولیه را گزارش نمایید. همچنین با فرض امکان گسترش که برای پردازش موازی چه تعداد از بلوک طراحی شده شما در این FPGA قابل به کارگیری به صورت همزمان خواهد بود؟

پاسخ

این پروژه را به دو قسمت نرمافزاری و سختافزاری تقسیم میکنیم و در انتها پاسخهای این دو قسمت را باهم مقایسه میکنیم.

۱. فاز نرمافزاری:

در این فاز ابتدا دیتاست MNIST را لود کرده و بهصورت رندوم از هر رقم یکی را انتخاب میکنیم و آن را نمایش میدهیم:




شكل ٣: اعداد رندوم انتخاب شده

ضمن اینکه مقادیر پیکسلهای این ۱۰ عدد تصویر را برای استفاده در فاز سختافزاری، به صورت ماتریسهای 28×28 در فایل ± 1.0 در فایل ± 1.0 در فایل نخیره میکنیم.

سپس با استفاده از ۳ کرنل زیر، عملیات کانولوشن را برای تمامی ورویها بهصورت متوالی انجام میدهیم.

$$\left[\begin{bmatrix} 0 & 1 & 0 \\ 1 & 0 & 0 \\ 0 & 0 & 0 \end{bmatrix}, \begin{bmatrix} 1 & 0 & 1 \\ 0 & 1 & 1 \\ 1 & 1 & 1 \end{bmatrix}, \begin{bmatrix} 0 & 1 & 0 \\ 1 & 0 & 1 \\ 0 & 0 & 0 \end{bmatrix} \right]$$

خروجي تصاوير كانوالو شده بهصورت زير ارائه ميشود:



شكل ۴: خروجي تصاوير كانوالو شده

همچنین تصاویر خروجی را نیز در فایل txt. ذخیره میکنیم.

صفحه ۸ از ۱۰

باسخ


٢. فاز سخت افزارى:

در این فاز ابتدا ماژول کانولوشن را در HLS طراحی میکنیم و سپس در فایل Testbench ورودیهای تکست ذخیره شده در فاز نرم افزاری را به ترتیب میخوانیم و هر سه کرنل را به صورت پشت سرهم بر روی آنها اعمال میکنیم. با توجه به ابعداد کرنل ها در هر مرحله از کانولوشن، از ابعاد تصویر کاسته می شود و نهایتا ابعاد تصویر خروجی را خروجی پس از انجام هر سه کانولوشن می بایست 22×22 باشد اما در این کد، ابعاد ورودی و خروجی را 28×28 گرفته ایم. و پس از هر مرحله کانولوشن، به تعداد مورد تیاز به تصویر ورودی صفر اضافه می کنیم. (Zero Padding)

نهایتا پس از انجام محاسبات و مشاهده مشاهده پایان محاسبات در نرمافزار «شکل ۵»، به کد نوشته شده در فایل txt2img.ipynb میرویم تا بهترتیب تصاویر پردازش شدهای را که در فایل تکست ذخیره کردهایم را بخوانیم و آنها را نمایش دهیم تا بتوانیم با کد نرمافزاری مقایسه کنیم.

شكل ۵: اتمام Simulation


خروجی تصاویر کانوالو شده در ماژول HLS بهصورت زیر ارائه میشود:



شكل ع: تصاوير خروجي ماژول HLS

همچنین ریپورت سنتز ماژول کانولوشن نیز بهصورت زیر ارائه میشود:

صفحه ۹ از ۱۰



شكل ٧: ريپورت سنتز HLS

بر اساس اطلاعات گزارش شده پس از سنتز، این ماژول ۲۵۶ عدد Flip Flop عدد LUT و LUT عدد LT و کا عدد DSP عدد است. همچنین Latency ماژول ۳۳۹۰ سیکل کلاک و ۳۳۹۱ (Interval گزارش شده است. مطابق با منابع موجود در تراشه ZYNQ 7010 که در جدول زیر آورده شده است، با فرض ثابت درنظر گرفتن شرایط طراحی و تعداد منابع مصرفی، بالغوه میتوانیم تا سقف تعداد منابع تراشه از ماژول طراحی شده قرار دهیم اما موضوعی که مارا محدود میکند، میزان Interval گزارش شده است که مقدار بالاییست و ما را در موازی سازی ماژول ها با یکدیگر محده د میکند.

برای رفع آین مشکل، یکی از راههای ساده بدین صورت است که ابعاد ماژول کانولوشن را به 3×3 کاهش دهیم. در این صورت، همزمان میتوانیم تمام تصویر را با ماژول های کانولوشن 3×3 پر کنیم و با سطح موازی سازی بالایی عملیات کانولوشن را انجام دهیم.

صفحه ۱۰ از ۱۰