

دانشگاه صنعتی امیرکبیر  
(پلی تکنیک تهران)  
دانشکده مهندسی کامپیوتر

گزارش پایانی پروژه درس VLSI پیشرفته

طراحی و شبیه‌سازی رجیستر فایل ۱۲۸ کلمه‌ای ۳۲ بیتی

نگارش

رضا آدینه پور

استاد درس

جناب آقای دکتر صدیقی

بهمن ۱۴۰۲

## چکیده

حافظه‌ها بخش عمده‌ای از مساحت و ترانزیستورهای مصرفی یک تراشه را تشکیل می‌دهند. حافظه‌ها عمدتاً به سه دسته کلی تقسیم می‌شوند. RAM<sup>۱</sup> ها، SAM<sup>۲</sup> و CAM<sup>۳</sup> سه دسته کلی حافظه‌ها هستند. هر کدام از این ۳ دسته نیز به زیربخش‌های دیگری تقسیم می‌شوند که در فصل ۱ به آنها خواهیم پرداخت. هدف و تمرکز این پروژه بر روی خانواده RAM ها و به ویژه SRAM<sup>۴</sup> است. در فاز اول پروژه ابتدا مدل RTL<sup>۵</sup> یک فایل حافظه<sup>۶</sup> با ابعاد ۱۲۸ کلمه<sup>۷</sup> ۳۲ بیتی را شبیه‌سازی کردیم و در فاز دوم همان مدل شبیه‌سازی شده در فاز اول را این بار در سطح ترانزیستور شبیه‌سازی کرده ایم.

کلیدواژه‌ها: حافظه، مدل رفتاری، فایل حافظه

---

<sup>۱</sup> Random Access Memory

<sup>۲</sup> Serial Access Memory

<sup>۳</sup> Content Addressable Memory

<sup>۴</sup> Static RAM

<sup>۵</sup> Register Transfer Level

<sup>۶</sup> Register file

<sup>۷</sup> Word

# فهرست مطالب

۱	مقدمه	۱
۱	۱-۱ تعریف مسئله	۱
۲	۲-۱ مراحل انجام پروژه	۲
۲	۱-۲-۱ فاز اول	۲
۳	۲-۲-۱ فاز دوم	۳
۴	۲ مفاهیم اولیه	۴
۴	۱-۲ پورتهای ورودی/خروجی	۴
۴	۱-۱-۲ SRAM	۴
۵	۲-۱-۲ سلول SRAM	۵
۸	۳ طراحی ارائه شده در فاز اول	۸
۸	۱-۳ مدل Behavioral	۸
۹	۱-۱-۳ رفتار مدل	۹
۱۰	۲-۱-۳ شبیه سازی مدل	۱۰
۱۳	۲-۳ مدل RTL	۱۳
۱۴	۱-۲-۳ رفتار مدل	۱۴
۱۹	۲-۲-۳ شبیه سازی مدل	۱۹

۲۱	۴ طراحی ارائه شده در فاز دوم
۲۱	۴-۱ سلول SRAM
۲۲	۴-۱-۱ حالت خواندن
۲۲	۴-۱-۲ حالت نوشتن
۲۳	۴-۲ سائز ترانزیستورها
۲۳	۴-۳ ساختار طراحی
۲۴	۴-۴ تعریف سلول SRAM در HSPICE
۲۷	۵ مقایسه مدل ها و نتیجه گیری
۲۹	مراجع

## فهرست جداول

# فهرست تصاویر

۱-۱	ساختار کلی حافظه‌ها	۲
۱-۲	معماری یک حافظه	۵
۲-۲	سلول SRAM ۶ ترانزیستوری	۶
۱-۳	بلوک‌دیگرام مدل رفتاری حافظه	۸
۲-۳	حالت ریست حافظه	۱۱
۳-۳	تست حافظه با مقادیر دلخواه	۱۲
۴-۳	مدار ساخته شده توسط ابزار سنتز	۱۳
۵-۳	خروجی ریپورت ابزار سنتز	۱۳
۶-۳	خروجی ریپورت ابزار سنتز	۱۴
۷-۳	تکنولوژی شماتیک طراحی RTL	۱۸
۸-۳	مدار درونی طراحی شده	۱۸
۹-۳	پارامترهای زمانی گزارش شده برای حالت Balanced	۱۹
۱۰-۳	پارامترهای زمانی گزارش شده برای حالت Timing performance	۱۹
۱۱-۳	خروجی شبیه‌سازی طراحی RTL	۲۰
۱-۴	مدار ثبات نوع D [لینک]	۲۱
۲-۴	سلول ۶ ترانزیستوری SRAM	۲۲
۳-۴	نمودار حالت خواندن برای سلول ۶ ترانزیستوری SRAM	۲۳

۴-۴	نمودار حالت نوشتن برای سلول ۶ ترانزیستوری SRAM	۲۳
۵-۴	شمای جدید سلول SRAM بر حسب گیت Inverter	۲۴
۶-۴	نمودار پروانه ای	۲۴
۷-۴	شماتیک طراحی انجام شده	۲۵
۸-۴	خروجی شبیه سازی	۲۶
۱-۵	پارامترهای زمانی گزارش شده برای حالت Timing performance در طراحی Behavioral	۲۷

# فصل ۱

## مقدمه

همانطور که در قسمت چکیده گفته شد، حافظه‌ها انواع مختلفی دارند که به صورت کلی به سه دسته RAM و SAM و CAM تقسیم می‌شوند. به دلیل آنکه در این پروژه یکی از زیر مجموعه‌های خانواده RAM طراحی و شبیه سازی شده است، عمده توضیحات ما بر روی این خانواده خواهد بود.

RAM ها به دو دسته حافظه‌های فرار<sup>۱</sup> و غیر فرار<sup>۲</sup> تقسیم می‌شوند. فرار بدین معنی است که با قطع ولتاژ تغذیه حافظه، محتوای آن پاک خواهد شد.

حافظه‌های فرار به دو زیربخش حافظه‌های پویا<sup>۳</sup> و ایستا<sup>۴</sup> تقسیم می‌شوند که در این پروژه حافظه ایستا را شبیه سازی کرده ایم.

در شکل «۱-۱» ساختار سلسله مراتبی حافظه‌ها آورده شده است.


## ۱-۱ تعریف مسئله

در این پروژه هدف طراحی و شبیه سازی Register file ای با اندازه ۱۲۸ کلمه ۳۲ بیت است. هدف از انجام این پروژه آشنایی و انواع حافظه‌ها و نحوه شبیه سازی و پیاده سازی آنهاست. حافظه‌ها معمولاً از دو بخش تشکیل می‌شوند:

---

Volatile<sup>۱</sup>  
Non-volatile<sup>۲</sup>  
Dynamic<sup>۳</sup>  
Static<sup>۴</sup>





شکل ۱-۱: ساختار کلی حافظه‌ها

- بخش حافظه

- بخش سخت‌افزار

بخش حافظه مبتنی‌ست بر تکرار یک طراحی مشخص از یک سلول<sup>۵</sup> حافظه با چینشی مشخص. بخش سخت‌افزار آن متشکل است از دیکدر<sup>۶</sup> آدرس و مالتی‌پلکسر<sup>۷</sup> داده‌ها.

## ۲-۱ مراحل انجام پروژه

برای اطمینان از انجام پروژه و مقایسه بین مدل RTL و مدل سطح ترانزیستوری، این پروژه به دو بخش تقسیم شده است.

### ۱-۲-۱ فاز اول

در فاز اول با استفاده از زبان توصیف سخت‌افزار<sup>۸</sup> VHDL کد RTL حافظه SRAM نوشته و شبیه‌سازی شده است.

<sup>۵</sup>Cell

<sup>۶</sup>Decoder

<sup>۷</sup>Multiplexer

<sup>۸</sup>Hardware description language

برای مقایسه بین دو مدل RTL و رفتاری<sup>۹</sup> حافظه، یک کد مجزا هم برای شبیه‌سازی مدل رفتاری نوشته شده است.

## ۲-۲-۱ فاز دوم

در فاز دوم پروژه مقیاس طراحی را به سطح ترانزیستور می‌آوریم و به کمک نرم‌افزار HSpice مدل شبیه‌سازی شده در فاز اول را در سطح ترانزیستور شبیه‌سازی می‌کنیم.

برای طراحی این فاز، از نرم‌افزار ۲۰۱۰ HSPICE و سلول ۶ ترانزیستوری SRAM استفاده شده است. که در فصل‌های بعد به بررسی طراحی و خروجی شبیه‌سازی شده و در نهایت به مقایسه مدل طراحی شده در سطح ترانزیستور و مدل RTL فاز یک می‌پردازیم.

## فصل ۲

### مفاهیم اولیه

در این فصل به بررسی جزئی تر ساختار حافظه SRAM خواهیم پرداخت و پورت‌های ورودی/خروجی آن و نحوه مشخص کردن بیت‌های آدرس و دیتا را بررسی خواهیم کرد.

#### ۱-۲ پورت‌های ورودی/خروجی

سلول‌های حافظه می‌توانند یک یا چند پورت برای دسترسی داشته باشند. در حافظه‌های خواندنی/نوشتنی هر پورت می‌تواند فقط خواندنی<sup>۱</sup> و یا فقط نوشتنی<sup>۲</sup> و یا دو جهته<sup>۳</sup> باشد.

یک حافظه، دارای  $2^n$  کلمه  $2^m$  بیتی است که هر بیت در یک سلول حافظه ذخیره می‌شود. شکل «۱-۲» دو نمونه پیاده‌سازی مختلف از یک حافظه ۱۶ کلمه ای ۴ بیتی ( $n = 4, m = 2$ ) را نشان می‌دهد.

#### ۱-۱-۲ SRAM

حافظه ایستا<sup>۴</sup> از یک سلول حافظه با با فیدبک<sup>۵</sup> داخلی استفاده می‌کنند که تا زمانی که تغذیه آن متصل است مقدار خود را حفظ می‌کند. SRAM ها دارای خاصیت‌های زیر هستند:

- متراکم تر از فلیپ‌فلاپ‌ها<sup>۶</sup> هستند

---

<sup>۱</sup> Read only


<sup>۲</sup> Write only

<sup>۳</sup> Bidirectional

<sup>۴</sup> Static RAM

<sup>۵</sup> Feedback

<sup>۶</sup> Flip flop



شکل ۲-۱: معماری یک حافظه

- با تکنولوژی ساخت CMOS استاندارد سازگار هستند

- سریع تر از DRAM ها هستند


- استفاده از آنها راحت تر از DRAM هاست

## ۲-۱-۲ سلول SRAM

یک سلول SRAM باید توان خواندن و نوشتن داده‌ها را داشته باشد و تا زمانی که تغذیه متصل است آنها را بدون تغییر نگه دارد. یک فلیپ‌فلاپ معمولی می‌تواند این نیاز را برآورده کند اما اندازه آن بسیار بزرگ است. برای آنکه مشکل بزرگ بودن مساحت فلیپ‌فلاپ برطرف شود، سلول SRAM ای متشکل از ۶ ترانزیستور CMOS به صورت شکل «۲-۲» پیشنهاد شده است.

در مسائل مهندسی همیشه پس آنکه مشکلی را رفع کردیم باید به دنبال آن باشیم که کجا هزینه دادیم. هزینه ای که در کوچک کردن مساحت سلول دادیم آن است که مدارهای جانبی برای نوشتن و خواندن از حافظه را پیچیده کرده ایم. اما در مجموع این یک مبادله<sup>۷</sup> خوب است. چرا که در حافظه‌هایی با حجم بالا، مساحت

Trade off<sup>۷</sup>



شکل ۲-۲: سلول SRAM ۶ ترانزیستوری

بسیار زیادی از تراشه را، بخش حافظه اشغال می‌کنند و کاهش مساحت حافظه حتی با پذیرفتن پیچیده شدن طراحی مدارهای واسط آن برای ما مطلوب است.

از طرفی هرچقدر اندازه سلول کوچک‌تر باشد، مسیرهای<sup>۸</sup> کوتاه تری برای ارتباط با سلول‌های مجاور نیاز است که در نتیجه آن کاهش توان دینامیکی را به دنبال دارد.

سلول ۶ ترانزیستوری SRAM دارای یک جفت معکوس‌کننده<sup>۹</sup> مقابل به هم است که حالت را نگه می‌دارند و یک جفت ترانزیستور که برای مشخص کردن وضعیت خواندن<sup>۱۰</sup> و یا نوشتن<sup>۱۱</sup> است.

فیدبک مثبت در این طراحی با اصلاح اختلالاتی که ناشی از نویز ممکن است ایجاد شود، اثر خود را ایجاد می‌کند.

برای نوشتن داده جدید در این سلول کافیت مقدار داده خود و مکمل<sup>۱۲</sup> آن را بر روی bit و bit\_b بگذاریم و خط word را که به گیت ترانزیستورهای هدایت‌کننده متصل است را ۱ کنیم. مقدار جدید جایگزین مقدار قبلی شده و تا زمانی که مجدد آن را تغییر ندهیم بر روی سلول ثبت<sup>۱۳</sup> می‌شود.

برای خواندن از سلول هم دقیقاً کاری مشابه با نوشتن را باید انجام دهیم، یعنی نیاز است که یک دفعه خط word را ۱ کنیم. با این تفاوت که مقدار جدیدی را روی خط‌های bit و bit\_b نمی‌گذاریم. و پس از یک کردن word مقدار موجود بر روی حافظه به bit داده می‌شود.

یکی دیگر از چالش‌های طراحی سلول SRAM در کنار کوچک کردن اندازه آن، این است که مداری که حالت را نگه می‌دارد، باید به اندازه کافی ضعیف باشد که در برابر تغییر حالت به هنگام write مشکلی ایجاد

<sup>۸</sup>Interconnect

<sup>۹</sup>Inverter

<sup>۱۰</sup>Read

<sup>۱۱</sup>Write

<sup>۱۲</sup>Complement

<sup>۱۳</sup>Register

نشود. از طرفی باید آنقدر قوی باشد که به هنگام خواندن، مقدار مطلوب<sup>۱۴</sup> به ما بدهد.

در فاز دوم این پروژه با چینش مناسب این سلول در کنار هم برای رجیسترفایلی  $۱۲۸ \times ۳۲$  را طراحی می‌کنیم.

## فصل ۳


### طراحی ارائه شده در فاز اول

در این فصل قدم به قدم به بررسی ۲ طراحی انجام شده، یعنی مدل RTL و Behavioral و بررسی کد های نوشته شده، بررسی عملکرد شبیه سازی و مقایسه ساختاری هر دو طرح می پردازیم.

#### ۱-۳ Behavioral مدل

در شبیه سازی مدل Behavioral و RTL حافظه، صرفا نحوه عملکرد حافظه، یعنی نوشتن در حافظه و خواندن از آن مهم است و در این فاز از پروژه SRAM و سایر حافظه ها برای ما یکسان هستند و صرفا رفتار آنها مهم است.

برای شبیه سازی مدل Behavioral از کد موجود «پیوست آ» کتاب [۱] استفاده کرده ایم. بلوک دیاگرام این حافظه در شکل «۱-۳» آورده شده است.



شکل ۱-۳: بلوک دیاگرام مدل رفتاری حافظه

در این مدل پورت we برای مشخص کردن وضعیت Read یا Write تعریف شده است. همچنین برای دیتا، باسی با اندازه ۳۲ بیت و برای آدرس یک باس ۷ بیتی در نظر گرفته شده است. مدل ما یک پورت clk هم دارد که کلاک مدار را تامین می‌کند.

### ۳-۱-۱ رفتار مدل

رفتار مدار بدین صورت است که با تعریف یک آرایه ۲ بعدی (ماتریس) با ابعاد  $2^7 \times 32$  در کد، عینا رفتار یک حافظه را شبیه‌سازی می‌کنیم.

در هر لبه بالارونده کلاک ابتدا وضعیت we را چک می‌کنیم. اگر مقدار آن برابر با ۱ بود یعنی در فاز write هستیم و مقدار موجود بر روی پورت din را درون adr که پورت آدرس است می‌نویسیم. به بیانی ساده تر با مشخص کردن یک سطر و ستون از ماتریس موجود و انتخاب آن، دیتا مورد نظر را در آن محل می‌نویسیم. در غیر این صورت (اگر we=0) باشد در فاز read قرار داریم و با انتخاب آدرس، محتوای موجود در آن آدرس (محتوای موجود در سطر و ستون متناظر ماتریس) را می‌خوانیم و بر روی پورت dout قرار می‌دهیم.

برای اینکه وضعیت dout در زمان write مشخص باشد، آن را High-impedance (Z) تعریف کرده ایم.

کد توصیف سخت‌افزار این مدل در ادامه آورده شده است.

همچنین فایل کد نیز در مسیر codes/behavioral/ram\_array قرار داده شده است.

```

1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.STD_LOGIC_UNSIGNED.ALL;
4
5 entity ram_array is
6     generic( N: integer := 7; -- 2^7 = 128 word
7             M: integer := 32 ); -- 32 bit data
8
9     port( clk: in std_logic;
10          we: in std_logic; -- write enable
11          adr: in std_logic_vector(N - 1 downto 0); -- address
12          din: in std_logic_vector(M - 1 downto 0); -- data in
13          dout: out std_logic_vector(M - 1 downto 0) ); -- data out
14 end ram_array;
15
16 architecture Behavioral of ram_array is
17     type mem_array is array((2 ** N-1) downto 0) of std_logic_vector(M - 1
18         downto 0); --create 2D array (matrix)
19     signal mem: mem_array;
```



```

19
20 begin
21     process(clk)
22     begin
23         if(rising_edge(clk)) then
24             if(we = '1') then
25                 mem(conv_integer(adr)) <= din; -- write phase
26                 dout <= (others => 'Z');
27             else
28                 dout <= mem(conv_integer(adr)); -- read phase
29             end if;
30         end if;
31     end process;
32 end Behavioral;

```

---

### ۲-۱-۳ شبیه‌سازی مدل

برای شبیه‌سازی حافظه نوشته شده یک Testbench که فایل آن در مسیر codes/behavioral/tb\_ram\_mem موجود است نوشته شده است.

در ابتدای شبیه‌سازی، تمامی خانه‌های حافظه را با صفر پر می‌کنیم. این کار را به این دلیل انجام می‌دهیم که عملکرد ریست خودکار مدار را در ابتدای روشن شدن شبیه‌سازی کنیم. این قسمت از شبیه‌سازی با قطعه کد زیر انجام شده است:

---

```


1 -- Stimulus process
2 stim_proc: process
3 begin
4     for i in 0 to (2 ** adr'length-1) loop
5         we <= '1';
6         adr <= std_logic_vector(to_unsigned(i, adr'length));
7         din <= std_logic_vector(to_unsigned(0, din'length));
8         wait for 100 ns;
9     end loop;
10    wait;
11 end process;

```

---

خروجی این قسمت در شکل «۲-۳» آورده شده است.

پس از ریست کردن مدار، عملکرد مدار را در دو فاز Write و Read با چند مقدار دلخواه آدرس و دیتا تست می‌کنیم:



شکل ۳-۲: حالت ریست حافظه

```

1  -- Stimulus process
2  stim_proc: process
3  begin
4      -- Write phase
5      we <= '1';
6      adr <= "0000000";
7      din <= X"FFFFFFF";
8      wait for 100 ns;
9
10     adr <= "1001101";
11     din <= X"0000000A";
12     wait for 100 ns;
13
14     adr <= "0000001";
15     din <= X"0000FFFF";
16     wait for 100 ns;
17
18     adr <= "0000111";
19     din <= X"00000A0F";
20     wait for 100 ns;
21
22     adr <= "1000001";
23     din <= X"F0000000";
24     wait for 100 ns;
25
26
27
28     -- Read phase
29     we <= '0';
30
31     adr <= "0000111";
32     wait for 100 ns;
33
34     adr <= "0000111";
35     wait for 100 ns;
36
37     adr <= "0000000";
38     wait for 100 ns;
39
40     adr <= "0000001";


```

```

41 wait for 100 ns;
42
43 adr <= "1000001";
44 wait for 100 ns;
45
46 adr <= "1001101";
47 wait for 100 ns;
48 end process;

```

خروجی این قسمت در شکل «۳-۳» آورده شده است. «برای مشاهده بهتر، Radix سیگنال ها از binary به unsigned decimal تغییر داده شده است»



شکل ۳-۳: تست حافظه با مقادیر دلخواه

همانطور که از خروجی سیگنال ها مشخص است، زمانی که  $we=1$  است در فاز نوشتن قرار داریم و دیتا در آدرس مورد نظر نوشته می شود.

زمانی که  $we=0$  می کنیم، مشاهده می شود با دادن آدرس هایی که در فاز قبل درون آنها نوشته بودیم، مقادیر آنها بر روی پورت dout قرار داده می شود.

ابزار سنتز نرم افزار ISE کد نوشته شده را با توجه به خانواده FPGA انتخاب شده به هنگام ساخت پروژه سنتز می کند و با دید کامل بر سخت افزار و Logic-block های هر FPGA بهینه<sup>۱</sup> ترین حالت ممکن برای پیاده سازی سخت افزاری کد را تولید می کند.


FPGA انتخاب شده در این پروژه از خانواده Xilinx Spartan 6، مدل XC6SLX4 و پکیج TQG144 است.

حال اگر به داخل مدار سنتز شده توسط ابزار سنتز<sup>۲</sup> نگاهی بی اندازیم، می بینیم که عینا یک بلوک RAM ساخته شده است. شکل «۴-۳»

\*\*\* به دلیل بزرگی مدار تولید شده، صرفا در شکل «۴-۳» بخشی از آن آورده شده است. \*\*\*

همچنین اگر Report های تولید شده پس از سنتز را مطالعه کنیم، در آن نوشته شده است که این مدار توصیف کننده حافظه ای  $۱۲۸ \times ۳۲$  کلمه ایست. شکل «۶-۳»

<sup>۱</sup>Optimum  
<sup>۲</sup>synthesizer tool



شکل ۳-۴: مدار ساخته شده توسط ابزار سنتز

```

=====
Advanced HDL Synthesis Report


Macro Statistics
# RAMs                                     : 1
128x32-bit single-port block RAM          : 1
# Registers                                : 1
Flip-Flops                                : 1
=====

```

شکل ۳-۵: خروجی ریپورت ابزار سنتز

## ۲-۳ مدل RTL

در مدل RTL شبیه به مدل Behavioral عمل کردیم یعنی بخش حافظه به صورت رفتاری همانند مدل Behavioral تعریف شده است. اما بخش جانبی (سخت‌افزاری) حافظه که شامل Decoder ها و MUX هاست، به صورت RTL نوشته شده است که در ادامه به توصیف هر بخش از کد می‌پردازیم. بلوک دیاگرام طراحی ما به صورت زیر است:



شکل ۳-۶: خروجی ریپورت ابزار سنتز

### ۱-۲-۳ رفتار مدل

مشابه به مدل Behavioral در این مدل هم یک پورت برای  $clk$  و  $we$  در نظر گرفته شده است که مشخص می‌کند می‌خواهیم در حافظه بنویسیم و یا از آن بخوانیم. یک پورت هم برای  $rest$  حافظه در نظر گرفته شده است. برای خواندن و نوشتن، ۴ پورت در نظر گرفته شده است. ۲ پورت  $w\_data$  و  $w\_addr$  به ترتیب برای نوشتن آدرس و دیتا و ۲ پورت  $r\_data$  و  $r\_addr$  برای خواندن آدرس و دیتا در نظر گرفته شده است.

\*\* در اینجا می‌بایست  $r\_data$  و  $r\_addr$  به تعداد ۳۲ عدد باشد اما به دلیل شلوغ شدن کد، صرفاً یکی از آنها آورده شده است \*\*\*

با استفاده از سیگنال‌های  $w\_addr$  و  $we$  می‌توان انتخاب کرد که کدام یک از DFF ها فعال شود و پس از انتخاب DFF مورد نظر، می‌توان با استفاده از پورت  $w\_data$  مقدار مورد نظر را در آن نوشت. تمامی عملیات

های گفته شده به صورت همزمان<sup>۳</sup> با هم و در لبه بالا رونده سیگنال clk انجام می‌شود.

در ادامه قسمت entity طراحی آورده شده است.

```
1 entity reg_file is
2   port( clk, rest: in std_logic;
3         we: in std_logic;
4         w_addr: in std_logic_vector(6 downto 0);
5         w_data: in std_logic_vector(31 downto 0);
6         r_addr: in std_logic_vector(6 downto 0);
7         r_data: out std_logic_vector(31 downto 0) );
8 end reg_file;
```

مدار خواندن دیتا از حافظه از ۳۲ عدد MUX تشکیل شده است که از r\_addr0 تا r\_addr32 می‌توان به عنوان سیگنال های کنترلی برای انتخاب خروجی های دلخواه استفاده کرد.

همانند مدل Behavioral ، رجیستر ها به صورت یک آرایه دوبعدی تعریف شده اند و چون در VHDL آرایه دو بعدی وجود ندارد آن را خودمان به عنوان سیگنالی جدید به صورت زیر تعریف می‌کنیم:

```
1 constant W: natural := 7; -- number of bits in address
2 constant B: natural := 32; -- number of bits in data
3
4 type reg_file_type is array(2 ** W-1 downto 0) of
5   std_logic_vector(B-1 downto 0);
6
7 signal array_reg: reg_file_type;
8 signal array_next: reg_file_type;
9 signal en: std_logic_vector(2 ** W-1 downto 0);
```

کد قسمت رجیستر و نوشتن در حافظه به صورت زیر نوشته شده است.

```
1 -- register
2 process(clk, rest)
3 begin
4
5   if(rest = '1') then
6     for i in W+1 downto 0 loop
7       array_reg(i) <= (others => '0');
8     end loop;
9
10    -- array_reg(3) <= (others => '0');
11    -- array_reg(2) <= (others => '0');
12    -- array_reg(1) <= (others => '0');
13    -- array_reg(0) <= (others => '0');
14
15    elsif(rising_edge(clk)) then
```

Synchronize<sup>۳</sup>

```

15     for i in W+1 downto 0 loop
16         array_reg(i) <= array_next(i);
17     end loop;
18     --     array_reg(3) <= array_next(3);
19     --     array_reg(2) <= array_next(2);
20     --     array_reg(1) <= array_next(1);
21     --     array_reg(0) <= array_next(0);
22 end if;
23 end process;

```

---

به طور کلی برای قسمت هایی از کد که می بایست عمل تکراری را انجام می دادیم از دستورات for loop در محیط concurrent و از دستور generate for در محیط parallel استفاده کرده ایم.

در process دوم، enable برای هر رجیستر بررسی می شود:

```

1  -- enable logic for register
2  process(array_reg, en, w_data)
3  begin
4      for i in W+1 downto 0 loop
5          array_next(i) <= array_reg(i);
6      end loop;
7
8
9      for i in W+1 downto 0 loop
10         if(en(i) = '1') then
11             array_next(i) <= w_data;
12         end if;
13     end loop;
14 end process;

```

---

برای دیگر آدرس می توانستیم به صورت زیر عمل کنیم:

```

1  -- decoding for write address
2  process(we, w_addr)
3  begin
4      if(we = '0') then
5          en <= (others => '0');
6      else
7
8          case w_addr is
9              when "00" => en <= "0001";
10             when "01" => en <= "0010";
11             when "10" => en <= "0100";
12             when others => en <= "1000";
13         end case;
14     end if;
15 end process;

```

---

اما به دلیل آنکه تعداد حالات زیادی باید نوشته می‌شد (۱۲۸ حالت)، از دستور for loop استفاده کرده ایم که نمود سخت‌افزاری آن دقیقاً معادل است با پیاده سازی یک دیگر، کد دیگر آدرس در ادامه آورده شده است:

---

```

1  -- decoding for write address
2  process(we, w_addr)
3  begin
4      if(we = '0') then
5          en <= (others => '0');
6      else
7          for i in 0 to 2**W-1 loop
8              if(w_addr = std_logic_vector(to_unsigned(i, w_addr'length))) then
9                  en(i) <= '1';
10             else
11                 en(i) <= '0';
12             end if;
13         end loop;
14     end if;
15 end process;

```

---

قسمت MUX طراحی نیز به صورت زیر نوشته شده است که به دلیل تعداد حالات بالا، صرفاً یکی از خروجی‌ها و چند حالت آن را در گزارش آورده ایم:

---

```

1  -- read multiplexing
2  with r_addr select
3      r_data <= array_reg(0) when "0000000",
4                  array_reg(1) when "0000001",
5                  array_reg(2) when "0000010",
6                  array_reg(3) when "0000011",
7                  array_reg(4) when "0000100",
8                  array_reg(5) when "0000101",
9                  .
10                 .
11                 .
12                 array_reg(127) when others;

```


---

تصویری از Technology schematic طراحی انجام شده در شکل «۷-۳» آورده شده است.


همچنین مدار درونی طراحی شده توسط ابزار سنتز ISE نیز در شکل «۸-۳» آورده شده است. اما به دلیل بزرگی مدار، تنها قسمتی از آن در شکل «۸-۳» آورده شده است.

خروجی شکل «۸-۳» برای حالتی از synthesizer است که Design-goal را بر روی Balanced تنظیم کرده ایم. سایر گزینه‌های ابزار سنتز به صورت زیر است که بسته به کاربرد می‌توان آن‌ها را انتخاب کرد و ابزار سنتز بر اساس همان، بهینه‌سازی‌های طراحی‌مان را انجام دهد.





شکل ۳-۷: تکنولوژی شماتیک طراحی RTL



شکل ۳-۸: مدار درونی طراحی شده

• Area reduction

• Minimum runtime

• Power optimization

• Timing performance

برای مثال زمانی که Design-goal بر روی Balanced تنظیم شده است، پارامترهای زمانی و تاخیرهای مدار به صورت زیر در خروجی گزارش می‌شود:

اما اگر حالت Optimization را به Timing performance تغییر دهیم و یک بار دیگر طراحی را سنتز کنیم، مشاهده می‌شود که پارامترهای زمانی همچون تاخیر مسیر<sup>۴</sup> کاهش می‌یابد. شکل «۳-۱۰»

<sup>۴</sup>Path delay

```
Timing Summary:
```

```
-----  
Speed Grade: -2
```

```
Minimum period: No path found  
Minimum input arrival time before clock: 5.879ns  
Maximum output required time after clock: 7.669ns  
Maximum combinational path delay: 10.389ns
```

شکل ۳-۹: پارامترهای زمانی گزارش شده برای حالت Balanced

```
Timing Summary:
```

```
-----  
Speed Grade: -2
```

```
Minimum period: No path found  
Minimum input arrival time before clock: 5.591ns  
Maximum output required time after clock: 6.542ns  
Maximum combinational path delay: 9.316ns
```

شکل ۳-۱۰: پارامترهای زمانی گزارش شده برای حالت Timing performance

## ۲-۲-۳ شبیه‌سازی مدل

برای شبیه‌سازی طراحی انجام شده، مشابه با مدل قبل، برنامه Test-bench ای می‌نویسیم که در ادامه حالت های شبیه سازی شده در آن را آورده ایم:


```
1  -- Stimulus process  
2  stim_proc: process  
3  begin  
4      rest <= '1';  
5      wait for 100 ns;  
6  
7      rest <= '0';  
8      we <= '1';  
9      w_addr <= "0000000";  
10     w_data <= X"00000001";  
11     wait for 100 ns;  
12  
13     w_addr <= "0000001";  
14     w_data <= X"00000004";  
15     wait for 100 ns;  
16  
17     w_addr <= "0000010";  
18     w_data <= X"00000014";  
19     wait for 100 ns;  
20
```

```

21  w_addr <= "0000011";
22  w_data <= X"0000000F";
23  wait for 100 ns;
24
25  we <= '0';
26  r_addr <= "0000000";
27  wait for 100 ns;
28
29  r_addr <= "0000001";
30  wait for 100 ns;
31
32  r_addr <= "0000010";
33  wait for 100 ns;
34
35  r_addr <= "0000011";
36  wait for 100 ns;
37  wait;
38  end process;

```

خروجی شبیه سازی به صورت زیر گزارش می شود:



شکل ۳-۱۱: خروجی شبیه سازی طراحی RTL

همانطور که مشاهده می شود، در ابتدای کار مدار که سیگنال rest فعال می شود، خروجی حافظه ۰ می شود. پس از صفر شدن rest و فعال شدن we وارد فاز نوشتن درون حافظه می شویم. و دیتایی که بر روی باس w\_data می گذاریم را درون آدرس موجود بر روی باس w\_addr می نویسیم. زمانی که we=0 می شود، وارد فاز Read می شویم و دیتاهایی که در فاز Write نوشته ایم را از همان آدرس ها می خوانیم.


## فصل ۴

# طراحی ارائه شده در فاز دوم

در این فاز از پروژه به طراحی و شبیه‌سازی در سطح ترانزیستور یک SRAM با اندازه ۱۲۸ کلمه ۳۲ بیتی با استفاده از نرم‌افزار HSPICE می‌پردازیم.

## ۱-۴ سلول SRAM

یک سلول SRAM باید بتواند دیتا را بخواند و بنویسد و تا زمانی که تغذیه آن قطع نشده است، دیتا را ذخیره<sup>۱</sup> کند. یک ثبات<sup>۲</sup> معمولی می‌تواند این کار را انجام دهد. اما اندازه آن بسیار بزرگ است. در «شکل ۴-۱» نمونه ای از یک ثبات با ترانزیستورهای CMOS آورده شده است.




شکل ۴-۱: مدار ثبات نوع D [لینک]

همانطور که مشاهده می‌شود در این طراحی ۱۲ ترانزیستور MOSFET استفاده شده است و اگر بخواهیم

<sup>۱</sup> Register  
<sup>۲</sup> Flip Flop

حافظه ای مبتنی بر ثبات‌ها طراحی کنیم، تعداد ترانزیستورهای بسیار زیادی مصرف می‌شود و سطح سلیکون مصرفی برای ساخت تراشه ای از این جنس بسیار زیاد خواهد شد.

بنابراین تمایلی برای ساخت حافظه ای مبتنی بر این مدل نداریم. و به همین دلیل به سراغ مدلی مبتنی بر ۶ ترانزیستور می‌رویم که به مراتب اندازه بسیار کوچک‌تری از فلیپ‌فلاپ دارد. «شکل ۴-۲»



شکل ۴-۲: سلول ۶ ترانزیستوری SRAM

با کوچک شدن ابعاد طراحی طول مسیر سیم‌ها نیز کوتاه‌تر می‌شود پس در نتیجه توان دینامیکی این طراحی نیز به نسبت فلیپ‌فلاپ کمتر است.

نواحی کاری یک سلول حافظه، به صورت زیر تقسیم بندی می‌شوند:


- حالت نوشتن
- حالت خواندن

#### ۴-۱-۱ حالت خواندن


شکل «۴-۳» یک سلول SRAM را در حالت خواندن نشان می‌دهد. در ابتدای کار، بیت‌لاین‌ها بدون از دست دادن انرژی، شناور هستند. فرض شود Q در ابتدا ۰ است، پس Q\_b مقدار ۱ دارد و باید ۱ باقی بماند. وقتی مقدار Word line یک می‌شود، مقدار Bit از طریق ترانزیستور A۱ صفر می‌شود.

#### ۴-۱-۲ حالت نوشتن

شکل «۴-۴» نیز، یک سلول SRAM را برای حالت نوشتن نشان می‌دهد.



شکل ۴-۳: نمودار حالت خواندن برای سلول ۶ ترانزیستوری SRAM



شکل ۴-۴: نمودار حالت نوشتن برای سلول ۶ ترانزیستوری SRAM

## ۲-۴ سایز ترانزیستورها


مهم‌ترین بخش این طراحی، تعیین ابعاد<sup>۳</sup> ترانزیستورهاست.

اگر یک سلول SRAM به صورت «شکل ۴-۵» در نظر گرفته شود، با اعمال ولتاژهای  $V_1$  و  $V_2$  نمودار  $V_2$  برحسب  $V_1$  باید به صورت «شکل ۴-۶» شود و الزاما ابعاد ترانزیستورها به نسبت ۲ به ۱ اینورتر واحد نیست.


## ۳-۴ ساختار طراحی

در این پروژه دو طراحی انجام شده است. یک SRAM با ابعاد  $128 \times 32$  و SRAM دیگر با ابعاد  $8 \times 4$  این کار به این دلیل انجام شده است که، به خاطر تعداد حالات بالا، انتخاب سایز ترانزیستورها و تست طراحی

$$\frac{W}{L}^3$$



شکل ۴-۵: شمای جدید سلول SRAM بر حسب گیت Inverter




شکل ۴-۶: نمودار پروانه ای

انجام شده دشوار بود. بنابر این در ادامه به بررسی ساختار هر دو کد می‌پردازیم. طراحی ساختاری که دنبال کردیم، به صورت «شکل ۴-۷» است. که در ادامه به تعریف و بررسی کدهای نوشته شده برای هر بخش می‌پردازیم.

## ۴-۴ تعریف سلول SRAM در HSPICE

یک سلول SRAM را می‌توان به صورت زیر تعریف کرد:

در این طراحی ابعاد ترانزیستورهای NMOS،  $\frac{W}{L} = \frac{1}{4}$  و ابعاد PMOS ها،  $\frac{W}{L} = \frac{1}{4}$  در نظر گرفته شده است. این مقادیر را با سعی و خطا بدست آورده ایم.



شکل ۴-۷: شماتیک طراحی انجام شده

```

1 .SUBCKT SRAM wl bl blnot q qnot
2 * D G S
3 M1 Qnot Q gnd gnd nmos L='2*lambda' W='8*lambda' ==>strong
4 M2 Qnot Q Vdd Vdd pmos L='2*lambda' W='10*lambda'
5 M3 Q Qnot gnd gnd nmos L='2*lambda' W='8*lambda' ==>strong
6 M4 Q Qnot Vdd Vdd pmos L='2*lambda' W='10*lambda'
7 M5 qnot WL blnot gnd nmos L='2*lambda' W='4*lambda'
8 M6 BL WL Q gnd nmos L='2*lambda' W='4*lambda'
9 .ends
10
11 XSRAM WL1 bl1 blnot1 Q1 Qnot1 SRAM

```

برای مدل ترانزیستورها نیز از کتابخانه mosistsmc180.lib و فناوری ۱۸۰nm استفاده کرده ایم که می‌توان آن را از مسیر Code/Sram\_Cell/mosistsmc180.lib دریافت کرد.

در ادامه یک ماژول اینورتر نیز تعریف می‌کنیم که کد آن آورده شده است:

```

1 *-- Inverter ---
2 * D G S BODY
3 .SUBCKT NOT A A!
4 MP A! A VDD VDD PMOS L='2*lambda' W='10*lambda' *-- inverter ==> 2

```



```


barabare nmos
5 MN A! A 0 0 NMOS L='2*lambda' W='4*lambda'
6 .ENDS

```

برای مدار جانبی SRAM می‌بایست یک دیکدر نیز تعریف کنیم که به علت طولانی بودن کد در گزارش آن را نیاورده ایم.

پس از تعریف پیش‌نیازهای طراحی، نوبت به آن می‌رسد که اتصالات سلول و مدارات جانبی را به طوری برقرار کنیم که به ابعاد مورد نظر پروژه برسیم. این بخش از کدها ام به دلیل طولانی بودن در گزارش نیاورده شده است.

پس از آنکه شبیه‌سازی را انجام دادیم، فاز خواندن و نوشتن را برای ۲ بیت انجام می‌دهیم. برای مشاهده شکل موج‌های خروجی، از نرم‌افزار Cscope استفاده کردیم. «شکل ۴-۸»



شکل ۴-۸: خروجی شبیه‌سازی

همانطور که در شکل موج خروجی نیز مشاهده می‌شود، زمانی که مقدار سیگنال Write صفر است، در فاز خواندن قرار داریم و مقدار بیت‌های  $O_0$  و  $O_7$  مقادیری است که در فاز قبلی نوشته شده است.

هنگامی که سیگنال Write یک است، در فاز نوشتن قرار داریم و مقادیر سیگنال‌های  $i_0$  و  $i_7$  را در آدرس مشخص شده «در اینجا آدرس ۰۰۰۰» می‌نویسیم.

## فصل ۵

### مقایسه مدل ها و نتیجه گیری

به طور عمده تفاوت مدل Behavioral و مدل RTL در نحوه نوشتن کدهای بخش سخت افزار (دیکدر های آدرس و مالتی پلکسر های دیتاست) به گونه ای که در مدل Behavioral دسترسی به سطر ها و ستون های حافظه به صورت  $s[i]$  و  $s[i][j]$  انجام شده است اما در مدل RTL با استفاده از دیکدری که برای دسترسی به هر سطر و ستون نوشته ایم، این دسترسی انجام می شود.

همانطور که از شکل های «۳-۴» و «۳-۸» مشخص است، تفاوت دیگری که این دو مدل با هم دارند، مربوط به نحوه پیاده سازی<sup>۱</sup> آن ها توسط ابزار سنتز می شود. به طوری که مدار تولید شده در طراحی RTL بسیار از نظر مساحت<sup>۲</sup> بزرگ و از نظر گیت های مصرفی هم بیشتر است.

تفاوت دیگری که این دو مدار دارند، از جهت پارامترهای زمانی سیگنال هاست. اگر حالت Optimization را برای هر دو طراحی بر روی Timing performance قرار دهیم، مشاهده می شود که طراحی Behavioral بهتر عمل می کند و تاخیرهای آن به نسبت طراحی RTL کمتر است. شکل «۵-۱» و «۳-۱۰»

```
Timing Summary:
-----
Speed Grade: -2

Minimum period: No path found
Minimum input arrival time before clock: 3.373ns
Maximum output required time after clock: 5.693ns
Maximum combinational path delay: No path found
```

شکل ۵-۱: پارامترهای زمانی گزارش شده برای حالت Timing performance در طراحی Behavioral طبق خروجی های گرفته شده از شبیه سازی سطح بالای هر دو طرح، مشاهده می شود که طراحی ای که در

Implement<sup>۱</sup>  
Area<sup>۲</sup>

سطح Behavioral انجام شده است، از نظر مساحت، تاخیر، تعداد گیت های مصرفی و توان بهینه تر است. و دلیل این امر، همانطور که قبلا هم مطرح شد، به خاطر آن است که ابزار سنتز ISE طراحی های انجام شده را بر اساس مدل و خانواده FPGA مشخص شده و همچنین Logic-block های اساسی موجود در هر FPGA سنتز و پیاده سازی می کند و چون در مدل RTL خودمان قسمت دیکدر و مالتی پلکسر را نوشتیم، ابزار سنتز نتوانسته است همانند مدل Behavioral طراحی را به صورت بهینه Implement کند. اما برای اطمینان از صحت عملکرد قسمت حافظه و سخت افزار SRAM می بایست مدل RTL حافظه را در ابتدا شبیه سازی می کردیم تا با اطمینان خاطر از عملکرد آن وارد فاز دوم پروژه که پیاده سازی و ترانزیستوری آن در HSpice است، شویم.

در فاز دوم پروژه، دو تحلیل tran. که تحلیل زمانی مدار، تحلیل op. که تحلیلی ست برای پیدا کردن نقطه کار<sup>۳</sup> «ولتاژ و جریان تمام گره های مدار» را انجام داده ایم که نتایج این دو تحلیل در فایل finalram.lic موجود است.

همچنین توان مصرفی مدار را هم با استفاده از دستور `.PRINT PTOTAL=PAR('V(VDD)*I(VDD)')` اندازه گیری کرده ایم که در خروجی مقدار ۵۱.۲۷۱۶ میلی وات گزارش شده است. جریان کل مصرفی SRAM طراحی شده نیز با استفاده از دستور `.PRINT ITOTAL=I(VDD)` محاسبه شده است که مقدار آن ۲۸.۴۸۴۲ میلی آمپر گزارش شده است.

# Bibliography

- [1] D. M. H. Neil H. E. Weste. *CMOS VLSI Design A Circuits and Systems Perspective*. Addison-Wesley, 2011.
- [2] V. A. Pedroni. *Circuit Design With VHDL*. Massachusetts Institute of Technology, 2004.
- [3] P. P. CHU. *FPGA Prototyping By VHDL Examples*. Wiley-Interscience, 2008.
- [4] P. P. CHU. *RTL Hardware Design Using VHDL Coding for Efficiency, Portability, and Scalability*. Wiley-Interscience, 2006.