# طراحی سیستمهای قابل بازپیکربندی دکتر صاحبالزمانی



دانشگاه صنعتی امیر کبیر ( پلی تکنیک تهران ) دانشکده مهندسی کامپیوتر

رضا آدینه پور ۴۰۲۱۳۱۰۵۵

تمرین سری اول

۴ آبان ۱۴۰۳

# طراحی سیستمهای قابل بازپیکربندی



مرین سری اول

رضا آدینه پور ۴۰۲۱۳۱۰۵۵

# \_\_\_\_\_ melb leb

با ذكر دليل بيان كنيد جملات زير صحيح هستند يا خير.

۱. در یک پروژه با زمان محدود بهترین راه جهت پیادهسازی الگوریتم پردازشی استفاده از تراشههای قابل بازپیکربندی است.

## باسخ

#### نادرست.

زیرا در زمان محدود بهترین راه برای پیادهسازی یک الگوریتم پردازشی استفاده از پردازندههای مرسوم موجود در بازار مانند CPU است. چون معمولا زمان طراحی و برنامهریزی برای تراشههای قابلبازپیکربندی مانند FPGA بشتر از CPU های مرسوم است.

۲. طراحیهای مبتنی بر پردازندههای همه منظوره و تراشههای خاص منظوره، دو انتهای بردار کارآیی و انعطافپذیری هستند.

## پاسخ

#### نادرست.

به ترتیب نامبرده شده، دو انتهای بردار انعطافپذیری و کارآیی هستند.

۳. معماری قابل بازپیکربندی جهت حل مشکل دسترسی حافظه در کامپیوتر فون نیومن ارائه شده است.

# پاسخ

#### نادرست.

این دلیل هم در کنار مصرف انرژی زیاد کامپیوترهای فن نیومن درست است اما دلیل اصلی ارائه معماری بازپیکربندی نزدیک کردن میزان انعطاف پذیری ASIC ها با مصرف انرژی به مراتب کمتر نسبت به کامپیوتر فن نیومن به این نوع کامپیوترها بوده است.

۴. در کاربردهای فضایی و محیطهای دارای تشعشعات زیاد، تراشههای مبتنی بر FLASH بهترین گزینه انتخابی هستند.

# پاسخ

#### نادرست.

استفاده از حافظه فلش در یک محیط پر تشعشع به دلیل ویژگیهای غیر فرار بودن و چگالی بالای ذخیرهسازی میتواند گزینه مناسبی برای ذخیرهسازی طولانیمدت دادههای حجیم باشد. این حافظهها با حفظ دادهها در مواقع قطع برق، به ویژه در فضاپیماها و ماهوارهها که منابع انرژی محدود است، بسیار مفید هستند. همچنین، نسخههای مقاوم در برابر تابش فلش، با وجود هزینه بیشتر، میتوانند تابشهای محیطی را تحمل کرده و عملکرد پایدار و

صفحه ۱ از ۱۱

# ادامه پاسخ

مطمئنی در شرایط سخت فراهم کنند، که آن را به انتخابی اقتصادی و کارآمد برای ذخیرهسازی دادههای غیر حساس تبدیل میکند.

۵. از تراشههای مبتنی بر آنتیفیوز به دلیل مقاومت مناسب در برابر دمای بالا در کاربردهای صنعتی استفاده میشود.

#### ياسخ

رست.

تراشههای مبتنی بر آنتیفیوز به دلیل معماری ای که دارند، در برابر شرایط سخت، از جمله دمای بالا، مقاومت بهتری دارند. این تراشهها به دلیل ماهیت فیزیکی فرآیند آنتیفیوز که شامل ایجاد یک اتصال دائم و غیرقابل تغییر است، در برابر تغییرات محیطی مانند دما یا تشعشعات نسبت به سایر تکنولوژیها پایدارتر هستند. البته این سوال با این فرض درست است که در آن کاربرد صنعتی مورد استفاده نیازی به بازپیکرهبندی نداشته باشیم.

۶. تراشههای CGRA با دارابودن واحدهای خاص منظوره بیشتر، توان کمتری نسبت به FPGAها دارند.

## پاسخ

درست.

CGRA ها به دلیل Granularity بزرگتر، معمولاً شامل واحدهای پردازشی بزرگتر و خاصمنظورهتر هستند که میتوانند برای انجام وظایف خاص بازپیکرهبندی شوند. اما یکی از مزایای هاCGRA نسبت به هاFPGA نسبت به هاکه میتوانند برای انجام وظایف مشخص بهینه شدهاند و نیازی به این است که مصرف توان کمتری دارند، زیرا این واحدها برای انجام وظایف مشخص بهینه شدهاند و نیازی به بازپیکرهبندی در سطح بسیار ریز ((Boolean level (Fine Grain)) ندارند.

۷. استفاده از FPGAها در مقایسه با تولید یک تراشه خاص باعث کاهش هزینه تولید محصول خواهد شد.

# پاسخ

نادرست.

بستگی به مقدار Cross-over volume دارد. اگر ساخت تعداد زیادی آیسی مدنظر باشد، هزینههای ساخت ASIC در تیراژ بالاکمتر از FPGA در میآید.

۸. یک ASIC همواره سریعتر از یک FPGA دستورات پردازشی سطح بالا را انجام خواهد داد.

# پاسخ

درست.

FPGA ها به دلیل ساختار Reconfigurable ای که دارند، برای آنکه بتوانند پیادهسازی طیف وسیعتری از الگوریتم ها و کاربردها را پوشش دهند، از سرعت پردازش کمتری نسبت به ASIC ها که بهطور ویژه و خاص برای انجام یک کار مشخص بهصورت Un-Recunfigurable دیزاین شده اند دارند.

٩. افزایش تعداد ورودی یک LUT همواره باعث افزایش سرعت مدار پیادهسازی شده با استفاده از آن خواهد شد.

صفحه ۲ از ۱۱

## پاسخ

درست.

تاخیر کل FPGA به عنوان تابعی از اندازه LUT ها معرفی می شود. با افزایش تعداد ورودی های LUT ها، تعداد حالات پیاده سازی یک Logic یکسان زیاد می شود و احتمال آنکه Placement بهتری برای آن نسبت به LUT های کوچکتر پیدا بشود بیشتر است. بنابر این تاخیر همواره کمتر و درنتیجه سرعت بیشتر می شود. کل تأخیر FPGA به عنوان تابعی از اندازه LUT شامل تأخیر مسیریابی است

۱۰. بلوکهای UltraRAM در کنار بلوکهای DSP برای پیادهسازی الگوریتمهای هوش مصنوعی به کمک FPGA خانواده Zyng بسیار مناسب هستند.

# پاسخ

درست.

بلوکهای UltraRAM به عنوان حافظههایی با ظرفیت بالا و دسترسی سریع در FPGA های خانواده بلوکهای عمل میکنند که میتوانند حجم زیادی از دادهها و وزنها را به سرعت خوانده و برای پردازش توسط بلوکهای DSP آماده کنند. UltraRAM ها با ارائه حافظه ای با ظرفیت زیاد و تأخیر کم، نقش کلیدی در ذخیرهسازی و دسترسی سریع به دادههای مورد نیاز الگوریتمهای یادگیری ماشین و شبکههای عصبی ایفا میکند. همچنین بلوکهای DSP نیز برای انجام عملیات های محاسباتی پیچیده مثل ضرب و جمع که در الگوریتمهای هوش مصنوعی به وفور استفاده میشوند، بهینه شدهاند. بنابر این در کنار یک حافظه سریع برای انجام محاسبات بسیار مناسب هستند.


صفحه ۳ از ۱۱

# سوال دوم

در یک سیستم ایمنی مرتبط با خودرو نیاز به طراحی یک سیستم ایمنی با قابلیت اطمینان بالا میباشد که بایستی دارای امکان بهروزرسانی الگوریتم ایمنی نیز باشد. همچنین زمان عملکرد سیستم نیز بایستی به صورت Hard Real-time باشد. برای طراحی این سیستم در صورت نمونهسازی و در صورتی که ۱ میلیون نسخه از آن نیاز باشد استفاده از چه نوع بستر پردازشی را پیشنهاد مینمایید؟ برای انجام محاسبات، هزینه های مربوط به ساخت معماری پیشنهادهای خود را از اینترنت استخراج نمایید.

## پاسخ

همیشه یکی از مهمترین پاسخها در ابتدای هر طراحی انتخاب پلتفرم برای آن است. به طوری که آقای Rajeev همیشه یکی از مهمترین پاسخهای ایشان استفاده Jayaraman در [۱] توضیحات مفصلی در این مورد میدهد که مطابق با این سوال از برخی از پاسخهای ایشان استفاده میکنیم.




شكل FPGA : 1 يا ASIC ؟

از آنجایی که میخواهیم عملکرد سیستم بهصورت Hard Real-Time باشد، در ابتدای کار که نیازمند آن هستیم الگوریتم موردنظرمان را چندین بار تست کنیم تا بهترین نتیجه را در خروجی بگیریم، تراشه های FPGA بهدلیل Reconfigurable بودن و سرعت بالا و اجرای موازی الگوریتمها میتواند بهترین انتخاب برای طراحی سیستم مورد نظر داشد.

پس از اطمینان از عملکرد الگوریتم و طراحی نهایی، بهتر است که طراحی مورد نظر در تیراژ بالا بر روی ASIC انجام شود. تراشههای ASICس به دلیل اینکه Reconfigurable نیستند و مستقیما برای یک کاربرد خاص طراحی شده اند، به مراتب سرعت بیشتر، توان مصرفی کمتری نسبت به FPGA ها دارند. هزینه اولیه طراحی و توسعه ASIC بالاست (میتواند در مقیاس میلیون دلار باشد)، اما در تولید انبوه، هزینه هر واحد بسیار پایین میآید، که آن را گزینهای مناسب برای تولیدات بزرگ مقیاس میکند.

طبق گفته Rajeev Jayaraman نمودار تحلیل هزینه های ASIC در مقایسه با FPGA به شکل زیر است.

صفحه ۴ از ۱۱



شكل ٢: نمودار هزينه هاى FPGA و ASIC

مقادیر هزینه و واحدها از نمودار حذف شدهاند زیرا این مقادیر بسته به فناوری پردازش استفاده شده و با گذشت زمان متفاوت هستند. ASICها دارای هزینههای مهندسی غیرقابل تکرار (NRE) بسیار بالایی هستند که ممکن است به میلیونها دلار برسند، در حالی که هزینه واقعی هر تراشه ممکن است تنها چند سنت باشد. در مورد FPGAها، هیچ میلیونها دلار برسند، در حالی که هزینه واقعی هر تراشه ممکن است تنها چند سنت باشد. در مورد PPGAها، هیچ هزینه BASIC وجود ندارد. ما فقط هزینه تراشه ASIC را پرداخت میکنیم و پولی هم بابت استفاده از نرمافزارهای مربوطه آن نمی پردازیم :))) بنابراین، هزینه کل برای ASICها به دلیل هزینه های بالا شروع می شود، اما شیب آن کمتر است. به این معنی که نمونه سازی ASICها در مقادیر کم بسیار پرهزینه است، اما در حجمهای بالا، هزینه هر واحد بسیار کاهش می یابد. در مورد FPGAها، هزینه تراشه نسبتاً بالاتر است، بنابراین در حجمهای زیاد، نسبت به ASICها هزینه بیشتری دارد.

بنابر این می توان محاسبات تخمینی زیر را نیز برای یک طراحی مشابه بر روی FPGA و ASIC انجام داد.

#### ۱. برای FPGA:

- فرض شود یک FPGA به قیمت ۵۰ دلار برای هر واحد داریم و قصد تولید ۱ میلیون نسخه را داریم
  - هزينه كل = تعداد نسخهها × هزينه هرواحد
  - $50 \times 1000000 = 50000000 = 50000000$  هزينه کل
    - هزينه NRE = صفر

#### : **ASIC** برای .۲

- فرض شود هزینه NRE برای ASIC دو میلیون دلار باشد و هزینهی تولید هر واحد ASIC پس از پرداخت هزینههای NRE، ۵ دلار باشد.
  - هزینه کل = هزینه NRE + (تعداد نسخهها  $\times$  هزینه هرواحد)
    - $2000000 + (5 \times 1000000) = 7000000 = 3000000$  هزينه کل

بنابر این برای ۱ میلیون نسخه، هزینه FPGA حدود ۷ برابر بیشتر از هزینه تمام شده ASIC است.

صفحه ۵ از ۱۱




References

[1] Rajeev Jayaraman, Xilinx Inc, 2001 https://www.doc.ic.ac.uk/ wl/teachlocal/arch/killasic.pdf

صفحه ۶ از ۱۱

# 

میخواهیم مدار زیر را یک بار با LUTهای ۳ ورودی و بار دیگر با LUTهای ۴ ورودی پیادهسازی کنیم به طوری که در هر حالت تعداد LUTهای مورد استفاده کمینه باشد.



شکل ۳: مدار مورد نظر

## پاسخ

تابع بولی خروجی بهصورت زیر محاسبه میشود:

f = (A'CD') + (AB'CD) + (A'BD) + (ABC')


همچنین جدول درستی این تابع نیز بهصورت زیر محاسبه میشود:

صفحه ۷ از ۱۱


## باسخ

| A | B | C | D | $A' \cdot C \cdot D'$ | $A \cdot B' \cdot C \cdot D$ | $A' \cdot B \cdot D$ | $A \cdot B \cdot C'$ | f |
|---|---|---|---|-----------------------|------------------------------|----------------------|----------------------|---|
| 0 | 0 | 0 | 0 | 0                     | 0                            | 0                    | 0                    | 0 |
| 0 | 0 | 0 | 1 | 0                     | 0                            | 0                    | 0                    | 0 |
| 0 | 0 | 1 | 0 | 1                     | 0                            | 0                    | 0                    | 1 |
| 0 | 0 | 1 | 1 | 0                     | 0                            | 0                    | 0                    | 0 |
| 0 | 1 | 0 | 0 | 0                     | 0                            | 0                    | 0                    | 0 |
| 0 | 1 | 0 | 1 | 0                     | 0                            | 1                    | 0                    | 1 |
| 0 | 1 | 1 | 0 | 1                     | 0                            | 0                    | 0                    | 1 |
| 0 | 1 | 1 | 1 | 0                     | 0                            | 1                    | 0                    | 1 |
| 1 | 0 | 0 | 0 | 0                     | 0                            | 0                    | 0                    | 0 |
| 1 | 0 | 0 | 1 | 0                     | 0                            | 0                    | 0                    | 0 |
| 1 | 0 | 1 | 0 | 0                     | 0                            | 0                    | 0                    | 0 |
| 1 | 0 | 1 | 1 | 0                     | 1                            | 0                    | 0                    | 1 |
| 1 | 1 | 0 | 0 | 0                     | 0                            | 0                    | 1                    | 1 |
| 1 | 1 | 0 | 1 | 0                     | 0                            | 0                    | 1                    | 1 |
| 1 | 1 | 1 | 0 | 0                     | 0                            | 0                    | 0                    | 0 |
| 1 | 1 | 1 | 1 | 0                     | 0                            | 0                    | 0                    | 0 |

از آنجایی که تابع \* ورودی است، برای پیادهسازی آن با استفاده از LUT، به یک LUT، \* ورودی نیاز داریم. مقادیر خروجی f در سلولهای SRAM ذخیره میشوند و به ازای ورودیهای مختلف، خروجی های متناظر با آن ورودی را مطابق با جدول درستی نوشته شده میدهند. مدار طراحی شده بهصورت زیر است:



صفحه ۸ از ۱۱



صفحه ۹ از ۱۱

# سوال چهارم

معماری سوئیچهای Wilton و Disjoint را توضیح داده و میزان  $F_s$  را در هر یک گزارش نمایید. آیا معماری دیگری برای اتصال سوئیچها می شناسید؟

پاسخ

صفحه ۱۰ از ۱۱

# ---- سوال پنجم

آشنایی اولیه با ابزار ویوادو: در این درس دانشجویان با استفاده از ابزار ویوادو از شرکت زایلینکس به انجام پروژهها خواهند پرداخت. هدف از انجام پروژهها، آشنایی عملی با طراحی توأم بر روی سیستمهای قابل بازپیکربندی است. برای این منظور در این بخش در ابتدا دانشجویان میبایست نرمافزار ویوادو را بر روی سیستم خود نصب کنند. سپس با بررسی لینک زیر در ارتباط با نحوه طراحی توأمان و نحوه کار با ابزار آشنایی لازم را کسب کرده و توضیحات موردنیاز را در ارتباط با این نوع طراحی ارائه دهند.

- Link (I)
- Link (II)

پروژه مشابه موارد یاد شده در دو ویدئو نیز بایستی به همراه پاسخ تمرینها بارگذاری شود. جهت دانلود نرمافزار ویوادو از این لینک استفاده نمایید. نسخه پیشنهادی ۲.۲۰۲۰ به بعد میباشد. به دلیل مشکل احتمالی در فعالساز بهتر است از نسخه ۲۰۲۴ استفاده نشود.

صفحه ۱۱ از ۱۱