


طراحی سیستم‌های قابل بازیگربندی
دکتر صاحب‌الزمانی



دانشگاه صنعتی امیرکبیر
(پلی تکنیک تهران)
دانشکده مهندسی کامپیوتر

رضا آدینه پور ۴۰۲۱۳۱۰۵۵

تمرین سری چهارم

۳۰ آذر ۱۴۰۳



دانشکده مهندسی کامپیوتر

طراحی سیستم‌های قابل بازپیکربندی

تمرین سری چهارم

رضا آدینه پور ۴۰۲۱۳۱۰۵۵

سوال اول

با ذکر دلیل بیان کنید جملات زیر صحیح هستند یا خیر.

- نگاشت فناوری (technology mapping) می‌تواند بر اساس نوع شبکه ورودی به دو دسته ترکیبی یا ترتیبی طبقه‌بندی شود.

پاسخ

درست.

این گزاره درست است. بر اساس آنکه شبکه ورودی چه باشد نیاز است تا مشخص شود که فرایند نگاشت قرار است از چه نوعی باشد تا بر اساس آن منابع را اختصاص دهد.

- هدف اصلی نگاشت فناوری FPGA فقط کمینه‌سازی مساحت اشغال شده توسط جداول جستجو است.

پاسخ

نادرست.

علاوه بر کمینه‌سازی مساحت (یا تعداد LUT) های مصرفی، کمینه‌سازی تاخیر سیگنال‌ها (افزایش سرعت)، افزایش قابلیت مسیریابی (Routability) و کاهش توان مصرفی نیز جزء اهداف نگاشت فناوری است.

- نگاشت فناوری FPGA عمدتاً از جداول جستجو (LUT) برای عملیات خود استفاده می‌کند و فقط شامل نگاشت LUT است.

پاسخ

درست.

چون در FPGA ها Logic Element ها متشکل است از LUT ها، بنابراین در فرایند نگاشت فناوری در FPGA ها فقط از LUT ها استفاده می‌شود.

- شبیه‌سازی پس از چیدمان (post-layout) اطلاعات کمتری نسبت به شبیه‌سازی قبل از سنتز ارائه می‌دهد.

پاسخ

نادرست.

در شبیه‌سازی پس از چیدمان، اطلاعات کامل طرح (شامل طول سیم‌ها، تعداد سویچ‌های موجود در مسیر)، تأخیرهای دقیق (حداکثر فرکانس کلاک) در نظر گرفته می‌شوند. این اطلاعات در شبیه‌سازی قبل از سنتز وجود ندارد، زیرا شبیه‌سازی قبل از سنتز مبتنی بر توصیف منطقی مدار (RTL) است و فاقد اطلاعات فیزیکی دقیق است.

- Chortle-d برای بهینه‌سازی مساحت طراحی شده است.

پاسخ

نادرست.

این الگوریتم با هدف بهینه‌سازی و مینیم کردن تاخیر ارائه شده است.

- الگوریتم نگاشت ترتیبی می‌تواند فلیپ‌فلاپ‌ها را در طول فرآیند نگاشت جابجا کند.

پاسخ

درست.

قابلیت جابجایی فلیپ‌فلاپ‌ها در نگاشت ترتیبی (با استفاده از Retiming) یکی از ابزارهای اصلی بهینه‌سازی است و امکان طراحی‌های کاراتر و بهینه‌تر را فراهم می‌آورد.

- الگوریتم FlowMap تأخیر سیگنال‌ها را در طراحی‌های نگاشت شده حداقل می‌کند.

پاسخ

درست.

FlowMap گره‌های یک مدار منطقی را به گره‌های کوچک‌تر (مانند LUT‌ها در FPGA) تقسیم می‌کند، به گونه‌ای که طولانی‌ترین مسیر بحرانی (Critical Path) کمترین تأخیر ممکن را داشته باشد.

- بهینه‌سازی برای مساحت در نگاشت منجر به کاهش تأخیر نیز می‌شود.

پاسخ

نادرست.

این گزاره هم می‌تواند درست باشد و هم نادرست. اگر بهینه‌سازی برای مساحت به معنای کاهش تعداد منابع سخت‌افزاری مورد استفاده (مانند تعداد LUT‌ها یا گیت‌ها) باشد گزاره **نادرست** است. اما اگر کاهش مساحت به معنای حذف منطق غیرضروری یا ساده‌تر کردن مدار باشد، مسیرهای بحرانی نیز ممکن است کوتاه‌تر شوند، که منجر به کاهش تأخیر می‌شود و گزاره **درست** است.

- کارایی مسیریابی مستقل از جایابی در طراحی‌های FPGA است.

پاسخ

نادرست.

طراحی‌ها درون FPGA به شدت به Placement وابسته است. تصمیمات مربوط به جایابی می‌توانند تأثیر زیادی بر کارایی مسیریابی داشته باشند.

- در شبیه‌سازی تبرید (simulated annealing)، کاهش هزینه همیشه منجر به پذیرش یک حرکت می‌شود.

پاسخ

درست.

در شبیه‌سازی تبرید، کاهش هزینه ($\Delta cost < 0$) همیشه منجر به پذیرش حرکت می‌شود، زیرا هدف الگوریتم یافتن نقطه بهینه با کمترین هزینه است. این ویژگی یکی از اصول اساسی این الگوریتم است که به آن اجازه می‌دهد به تدریج به سمت بهینه‌سازی حرکت کند.

- تابع هزینه در VPR بر اساس طول مسیر و تراکم می‌باشد.


پاسخ

درست.

تابع هزینه در VPR یک ترکیب وزن‌دار از طول مسیر و تراکم است. این ترکیب به طراح اجازه می‌دهد که بسته به نیاز، روی کاهش تأخیر یا جلوگیری از تراکم بیشتر تمرکز کند.


سوال دوم

در کلاس درس، مدار زیر را با هدف حداقل کردن تأخیر به صورت دستی روی LUT های ۴ ورودی نگاشت کرده‌اید. الگوریتم FlowMap را روی این گراف اجرا کنید و مراحل آن را نشان دهید و نتیجه نگاشت را رسم کنید. هر مستطیل نماینده یک گیت است.




شکل ۱: شکل سوال ۲

پاسخ




ابتدا به Primary Input ها Label=0 می‌دهیم. سپس به Node ها مرحله به مرحله برسی می‌کنیم و Label آنها را تعیین می‌کنیم. ترتیب برسی Node ها: $\{a, b, c, d, e, f, g, h, i\}$


① Node $\frac{a}{p}$:



Collapsing



input LUT size



$X_b = \{a\}$

$L(a) = p+1 = 1$ پس $K=4$ یا نه

edge cut size ای نداریم که کوچکتر یا مساوی $K=4$ باشد

$X_b = \{b\}$





$L(b) = 1$

$X_b = \{c\}$

$L(c) = 1$

Node های 'a' به 'c' هم دقیقاً مانند 'a' محاسبه می‌شوند




پاسخ



پاسخ

Phase 2 :


Node	Label	cluster
a	1	{a}
b	1	{b}
c	1	{c}
d	1	{a,d}
e	1	{b,e}
f	1	{c,f}
g	1	{g,d,a}
h	2	{h}
I	2	{h,I}

Primary output = $L = \{I\}$ step ① : $L = \{I\} \rightarrow \text{cluster} = \{h, I\}$ Input $\{I'\} = \{f, e, g\}$ $L = \emptyset \cup \{f, e, g\} = \{f, e, g\}$ step ② : $L = \{f, e, g\} \rightarrow \text{cluster} = \{c, f\} \rightarrow L = \{\cancel{f}, e, g\} = \{e, g\}$ step ③ : $L = \{e, g\} \rightarrow \text{cluster} = \{b, e\} \rightarrow L = \{\cancel{e}, g\} = \{g\}$ step ④ : $L = \{g\} \rightarrow \text{cluster} = \{g, d, a\} \rightarrow \begin{cases} \text{Input } \{G'\} = \{\} \\ L = \emptyset \cup \emptyset = \emptyset \end{cases}$ 

پاسخ

⇒ Final Result :

Root	Element
I	{I, h}
f	{c, f}
c	{b, e}
g	{a, d, g}



Max Delay = 2

سوال سوم

سه نمونه مختلف از الگوریتم‌های مورد استفاده در نگاشت تکنولوژی FPGA (غیر از الگوریتم‌های تدریس شده) را به طور خلاصه توضیح دهید (برای هر کدام یک پاراگراف) و سپس بررسی کنید که چگونه می‌توان آنها را بر اساس توابع هدف و انواع شبکه‌های ورودی طبقه‌بندی کرد.

پاسخ

الگوریتم‌های مورد بررسی به صورت زیر است:

۱. Performance driven technology mapping for lookup-table based FPGAs using the general delay model [۱]

در این مقاله، الگوریتمی کارآمد برای نگاشت فناوری مبتنی بر عملکرد برای معماری‌های FPGA مبتنی بر lookup-table با استفاده از مدل تأخیر عمومی ارائه داده شده است. از آنجا که این الگوریتم هیچ محدودیتی بر مقادیر مجاز تأخیر لبه‌ها اعمال نمی‌کند، می‌تواند از اطلاعات تأخیری که در مرحله جایابی تولید می‌شود استفاده کرده و فرآیند نگاشت فناوری را در یک حلقه تکراری به صورت هوشمند هدایت کند.

این الگوریتم از مجموعه‌ای از وزن‌های گره برای اندازه‌گیری میزان بحرانی بودن گره‌ها در یک شبکه بولین استفاده می‌کند. سپس یک جستجوی عمق اول هدایت‌شده به کار می‌رود تا یک ترتیب توپولوژیکی از گره‌ها تولید شود و این ترتیب برای هدایت مرحله خوشه‌بندی استفاده می‌شود. یکی از ویژگی‌های مهم این الگوریتم این است که به‌طور خودکار از مسیرهای همگرا در شبکه استفاده می‌کند.

۲. Placement-Driven Technology Mapping for LUT-Based FPGAs [۲]

این مقاله به مطالعه مسئله نگاشت فناوری مبتنی بر جایابی برای معماری‌های FPGA مبتنی بر Table-Lookup به منظور بهینه‌سازی عملکرد مدار پرداخته شده است. کارهای اولیه در حوزه نگاشت فناوری برای FPGAها مانند Chortle-d و Flowmap بر بهینه‌سازی عمق راه‌حل نگاشت‌شده تمرکز داشتند، بدون اینکه تأخیر اتصالات بین‌گره‌ای را در نظر بگیرند. کارهای بعدی مانند Flowmap-d، Bias-Clus و EdgeMap تأخیر اتصالات را حین نگاشت مد نظر قرار دادند، اما اثرات راه‌حل نگاشت آن‌ها بر جایابی نهایی را لحاظ نکردند. این مقاله به تعامل بین مراحل نگاشت و جایابی تمرکز دارد. ابتدا، اطلاعات مربوط به تأخیر اتصالات از جایابی تخمین زده می‌شود و در فرآیند برجسب‌گذاری استفاده می‌گردد. سپس یک راه‌حل نگاشت مبتنی بر جایابی که هم تراکم سلول‌های Global و هم تراکم سلول‌های Local را در نظر می‌گیرد، توسعه داده می‌شود. در نهایت، یک مرحله Legalization و جایابی دقیق برای پیاده‌سازی طراحی انجام می‌شود.

۳. LUT-based FPGA technology mapping under arbitrary net-delay models [۳]

در این مقاله، مسئله نگاشت فناوری مبتنی بر LUT در FPGA تحت مدل تأخیر شبکه دلخواه بررسی شده است. ایده موجود در FlowMap را تعمیم داده شده و الگوریتمی کارآمد توسعه داده شده است که تضمین می‌کند راه‌حل نگاشت بهینه از نظر تأخیر برای شبکه‌های عمومی ارائه شود، به شرط آنکه تأخیر هر شبکه قبل از فرآیند نگاشت مشخص باشد. با محاسبه کارآمد k -Feasible Cut با حداقل ارتفاع برای هر گره در شبکه، می‌توان نگاشت بهینه برای هر گره را محاسبه کرد و در نتیجه، راه‌حل نگاشت بهینه برای کل شبکه را با استفاده از برنامه‌ریزی پویا به دست آورد.

۱. طبقه‌بندی بر اساس توابع هدف:

(آ) کاهش تأخیر (Delay Minimization):

- الگوریتم ۱: Performance Driven Technology Mapping for Lookup-Table Based FPGAs

این الگوریتم به طور خاص برای بهبود عملکرد شبکه و کاهش تأخیر طراحی شده است. از اطلاعات تأخیری استفاده می‌کند و تأخیر مسیرهای بحرانی را در فرآیند نگاشت به حداقل می‌رساند.

- الگوریتم ۳: LUT-Based FPGA Technology Mapping under Arbitrary Net-Delay Models

تمرکز اصلی این الگوریتم نیز بر کاهش تأخیر کلی است و تضمین می‌کند که تأخیر مسیرهای بحرانی حداقل شود.

(ب) بهینه‌سازی جایابی و نگاشت همزمان (Placement-Aware Mapping):

- الگوریتم ۲: Placement-Driven Technology Mapping for LUT-Based FPGAs

این الگوریتم علاوه بر کاهش تأخیر، بهینه‌سازی جایابی را در نظر می‌گیرد. تعامل میان جایابی و نگاشت، از ویژگی‌های کلیدی آن است.

۲. طبقه‌بندی بر اساس انواع شبکه‌های ورودی:

(آ) شبکه‌های بولین (Boolean Networks):

- الگوریتم ۱:

این الگوریتم با استفاده از یک گراف بولین (Boolean Network) برای محاسبه وزن گره‌ها و مسیرهای بحرانی استفاده می‌کند.

(ب) شبکه‌های عمومی (General Networks):

- الگوریتم ۳:

این الگوریتم برای شبکه‌های عمومی طراحی شده است و مدل‌های تأخیر دلخواه را پشتیبانی می‌کند.

(ج) شبکه‌های مبتنی بر جدول جستجو (LUT Networks):

- الگوریتم ۲:

به طور خاص برای شبکه‌هایی طراحی شده که مبتنی بر LUT هستند و تعامل میان جایابی و نگاشت در آنها اهمیت دارد.

✱

References

- [1] Anmol Mathur and C. L. Liu, "Performance driven technology mapping for lookup-table based FPGAs using the general delay model," *ACM/SIGDA Workshop on Field Programmable Gate Arrays*, 1994. [\[Link\]](#)
- [2] Joey Y. Lin, Ashok Jagannathan, and Jason Cong, "Placement-driven technology mapping for LUT-based FPGAs," *Proceedings of the 2003 ACM/SIGDA Eleventh International Symposium on Field-Programmable Gate Arrays*, pp. 121–126, 2003. [\[Link\]](#)

- [3] Jason Cong, Yuzheng Ding, Tong Gao, and Kuang-Chien Chen, "LUT-based FPGA technology mapping under arbitrary net-delay models," *Computers & Graphics*, vol. 18, no. 4, pp. 507–516, 1994. Published by Elsevier. [\[Link\]](#)

سوال چهارم


یک مثال از مداری را بزنید که برای مرحله اول Chortle-crf، روش first-fit جواب بهتری نسبت به best-fit می‌دهد.

پاسخ

برای مثال تابع زیر در نظر گرفته شده است:


$$f(A, B, C, D) = AB'C + A'BC + A'C' + AD'$$

شکل کلی تابع به صورت زیر رسم می‌شود:



شکل ۲: شکل کلی مدار


در الگوریتم First Fit تنها می‌توان b و c را باهم ترکیب کرد:



شکل ۳: First Fit

تعداد LUT ها در First Fit، ۴ عدد به دست می‌آید. همچنین تعداد Pack ها نیز ۲-۵-۳ به دست آمده است. در ادامه مسئله را برای حالت Best Fit بررسی می‌کنیم. در این حالت می‌توان گیت‌های a و c را باهم و b و d را نیز باهم ترکیب نمود:

پاسخ



شکل ۴: Best Fit

در این حالت تعداد LUT ها به ۳ عدد کاهش پیدا می‌کنند. همچنین مقدار Pack ها نیز به صورت ۵-۵ می‌شود.

سوال پنجم

مفهوم برش k -feasible در نگاشت فناوری FPGA را توضیح دهید و مزایای استفاده از آن در بهینه‌سازی طراحی را در یک پاراگراف شرح دهید.

پاسخ

برش k -feasible cut در نگاشت فناوری FPGA به مفهومی اشاره دارد که در آن یک گره در شبکه بولین به همراه تمام گره‌های پیشین آن به یک برش تقسیم می‌شود، به طوری که تعداد گره‌های موجود در این برش حداکثر k باشد. این مفهوم زمانی کاربرد دارد که طراحی مدار برای FPGAهای مبتنی بر LUT انجام می‌شود، جایی که هر LUT می‌تواند حداکثر k -ورودی داشته باشد. در این روش، گره‌های موجود در برش به ورودی‌های یک LUT نگاشت می‌شوند. از مزایای مفهوم می‌توان به موارد زیر اشاره نمود:

استفاده از برش k -قابل قبول در نگاشت فناوری موجب بهینه‌سازی تأخیر و کاهش عمق مدار می‌شود، زیرا الگوریتم می‌تواند به طور موثری مسیرهای بحرانی را شناسایی و نگاشت کند. این روش همچنین به دلیل محدود کردن تعداد گره‌ها در برش، بهره‌وری منابع FPGA را افزایش می‌دهد و استفاده بهینه از LUTها را ممکن می‌سازد. به علاوه، الگوریتم‌های مبتنی بر k -feasible cut مانند FlowMap به طور کارآمد و در زمان چندجمله‌ای عمل کرده و راه‌حل‌های بهینه را با تضمین درستی و عملکرد تولید می‌کنند.

سوال ششم - پروژه عملی

در ادامه پروژه قبلی دو لایه مخفی کاملاً متصل را به سیستم خود متصل کنید. علاوه بر این یک لایه خروجی با ۱۰ نورون نیز برای خروجی شبکه در نظر گرفته و به شبکه متصل شود.

۱. عملکرد شبکه کاملاً متصل را به صورت مستقل بررسی کنید.

۲. در صورتی که شبکه مشابه در پایتون آموزش داده شده و وزن‌های آن برای تست شبکه در نظر گرفته شود، ۱۰٪ امتیاز بیشتر برای بخش پروژه در نظر گرفته می‌شود.

۳. در صورتی که کل شبکه (شامل لایه‌های کانولوشن و کاملاً متصل) در پایتون آموزش داده شده و وزن‌های آن برای تست شبکه در نظر گرفته شود ۲۰٪ امتیاز بیشتر برای بخش پروژه در نظر گرفته می‌شود.

در صورت انجام «۲» یا «۳» نیازی به انجام بخش «۱» نمی‌باشد.


پاسخ

در این پروژه قصد داریم تا پروژه‌های قبلی را با اضافه نمودن یک لایه Fully Connected به آن تکمیل کرده و یک شبکه عصبی CNN را پیاده‌سازی کنیم. بدین منظور پروژه را به دو فاز تقسیم می‌کنیم:

۱. فاز نرم‌افزاری

۲. فاز سخت‌افزاری

فاز نرم‌افزاری: در مرحله اول ابتدا به صورت نرم‌افزاری شبکه مورد نظر را تعریف کرده و آن را با داده‌های مجموعه داده MNIST آموزش می‌دهیم تا از وزن‌های آن در فاز سخت‌افزاری استفاده کنیم. بدین منظور شبکه ای با معماری زیر را تعریف می‌کنیم:



شکل ۵: معماری شبکه مورد نظر

کد نوشته شده برای پیاده سازی شبکه به صورت زیر است:

Listing 1: Model Definition

```

1
2 def define_model() -> Sequential:
3     # Define model.
4     model = Sequential()
5     model.add(ZeroPadding2D(padding=pad, input_shape=(input_size[0],
6         input_size[1], 1), name="padding_layer"))
7     model.add(Conv2D(conv_filter_num, conv_kernel_size, activation="relu",
8         padding="valid", kernel_initializer="he_uniform",
9         input_shape=(30, 30, 1), name="convolution_layer"))
10    model.add(MaxPooling2D(pool_size, name="max_pooling_layer"))
11    model.add(Flatten(name="flatten_layer"))
12    model.add(Dense(10, activation="softmax", name="dense_layer"))
13    # Compile model.
14    model.compile(optimizer=Adam(), loss="categorical_crossentropy",
15        metrics=["accuracy"])
16    # Return model.
17    return model
18

```

پاسخ

با کامپایل کردن مدل نوشته شده خروجی شبکه تعریف شده به صورت زیر می‌شود:

Model: "sequential"

Layer (type)	Output Shape	Param #
padding_layer (ZeroPadding2D)	(None, 34, 34, 1)	0
convolution_layer (Conv2D)	(None, 28, 28, 4)	200
max_pooling_layer (MaxPooling2D)	(None, 14, 14, 4)	0
flatten_layer (Flatten)	(None, 784)	0
dense_layer (Dense)	(None, 10)	7,850


Total params: 8,050 (31.45 KB)

Trainable params: 8,050 (31.45 KB)

Non-trainable params: 0 (0.00 B)

شکل ۶: ساختار شبکه تعریف شده

پس از تعریف ساختار شبکه، شبکه را با استفاده از دیتاست MNIST در ۵ Epoch آموزش می‌دهیم. که نمودار Loss و Accuracy شبکه برای داده‌های Train و Validation به صورت زیر به دست می‌آید:



شکل ۷: نمودارهای Accuracy و Loss

دقت شبکه بر روی داده‌های آموزش و تست به ترتیب ۰/۹۸۱۷ و ۰/۹۸۰۱ به دست آمده است. همچنین زمان انجام فاز Inference نرم‌افزاری برای ۱۰۰ داده از مجموعه داده MNIST، ۴۶/۸۰۷۲ میلی‌ثانیه به دست آمده است.

در نهایت تمامی وزن‌ها و پارامترهای مورد نیاز شبکه برای فاز سخت‌افزاری را در ۳ فایل با نام‌های:

- conv_weights.h
- dense_weights.h
- definitions.h

ذخیره می‌کنیم. فایل conv_weights.h شامل وزن‌های به دست آمده از لایه‌های کانولوشن، فایل dense_weights.h نیز شامل وزن‌های لایه Fully Connected و فایل definitions.h شامل برخی از ضرایب ثابت مورد استفاده در فاز سخت‌افزاری است. در ادامه تمامی داده‌های تست MNIST شامل تصاویر و Label‌های مربوط به آن را در دو فایل in.dat و out.dat ذخیره می‌کنیم. مراحل انجام به طور کامل در فایل gen_data.ipynb مشخص شده است.

پاسخ

فاز سخت‌افزاری: در این فاز نیاز است کد لایه Fully Connected را نوشته و به کد کانولوشن قبلی اضافه می‌کنیم و همان ساختار ارائه شده در فاز نرم‌افزاری را در اینجا پیاده‌سازی می‌کنیم. کد لایه Fully Connected به صورت زیر ارائه می‌شود:

Listing 2: HLS Implementation of Dense Layer

```

1 void dense(hls::stream<float> & flat_to_dense_stream, int filter,
2           hls::stream<float> & dense_to_softmax_stream)
3 {
4     float flat_value;
5     float dense_array[DENSE_SIZE] = { 0 };
6
7     dense_for_flat:
8     for (int i = 0; i < FLAT_SIZE / FILTERS; ++i)
9     {
10         flat_value = flat_to_dense_stream.read();
11
12         for (int d = 0; d < DENSE_SIZE; ++d)
13         {
14             int index = filter * (FLAT_SIZE / FILTERS) + i;
15             dense_array[d] += dense_weights[index][d] * flat_value;
16         }
17     }
18
19     for (int j = 0; j < DENSE_SIZE; ++j)
20     {
21         dense_to_softmax_stream.write(dense_array[j]);
22     }
23 }
24

```

پاسخ

در این طراحی از ۴ لایه کانولوشن به صورت زیر استفاده شده است:

Listing 3: HLS Implementation of Convolution Layers

```

1 void convolutional_layer(
2     float pad_img0 [PAD_IMG_ROWS][PAD_IMG_COLS],
3     float pad_img1 [PAD_IMG_ROWS][PAD_IMG_COLS],
4     float pad_img2 [PAD_IMG_ROWS][PAD_IMG_COLS],
5     float pad_img3 [PAD_IMG_ROWS][PAD_IMG_COLS],
6     hls::stream<float> conv_to_pool_streams [FILTERS] )
7 {
8     convolution(pad_img0, 0, conv_to_pool_streams[0]);
9     convolution(pad_img1, 1, conv_to_pool_streams[1]);
10    convolution(pad_img2, 2, conv_to_pool_streams[2]);
11    convolution(pad_img3, 3, conv_to_pool_streams[3]);
12 }
13
14

```

پاسخ

همچنین برای Flat کردن Feature Map های به دست آمده از خروجی لایه‌های کانولوشنی، ماژولی به نام flattening به صورت زیر تعریف شده است:

Listing 4: HLS Implementation of Flatten Layers

```

1
2 void flattening(hls::stream<float> & pool_to_flat_stream,
3               hls::stream<float> & flat_to_dense_stream)
4 {
5     flat_for_rows:
6     for(int r = 0; r < POOL_IMG_ROWS; ++r)
7     {
8         flat_for_cols:
9         for(int c = 0; c < POOL_IMG_COLS; ++c)
10        {
11            flat_to_dense_stream.write(pool_to_flat_stream.read());
12        }
13    }
14 }
```

پاسخ

همچنین ماژول‌های دیگری برای انجام عملیات‌هایی مانند Zero Padding، Pooling، Normalization و ... تعریف شده است که به علت طولانی نشدن گزارش آورده نشده است. در نهایت تاپ ماژول طراحی به نام CNN به صورت زیر تعریف شده است:

Listing 5: HLS Implementation of CNN Top Module

```

1
2 void cnn(float img_in[IMG_ROWS][IMG_COLS], float prediction[DIGITS])
3 {
4     /***** Pre-processing data. *****/
5
6     float pad_img0 [PAD_IMG_ROWS][PAD_IMG_COLS] = { 0 };
7     normalization_and_padding(img_in, pad_img0);
8
9     #if 0
10    #ifndef __SYNTHESIS__
11        printf("Padded image.\n");
12        print_pad_img(pad_img);
13    #endif
14 #endif
15
16    /* Allow parallelism cloning the padded image. */
17    float pad_img1 [PAD_IMG_ROWS][PAD_IMG_COLS];
18    float pad_img2 [PAD_IMG_ROWS][PAD_IMG_COLS];
19    float pad_img3 [PAD_IMG_ROWS][PAD_IMG_COLS];
20
21    float value;
22
23    clone_for_rows:
24    for (int i = 0; i < PAD_IMG_ROWS; ++i)
25        clone_for_cols:
26        for (int j = 0; j < PAD_IMG_COLS; ++j)
27        {
28            pad_img1[i][j] = pad_img0[i][j];
29            pad_img2[i][j] = pad_img0[i][j];
```

```

30     pad_img3[i][j] = pad_img0[i][j];
31 }
32
33 /* Parallel executions start here. */
34 dataflow_section(pad_img0, pad_img1, pad_img2, pad_img3, prediction);
35 }

```

پاسخ

در نهایت ماژول CNN را سنتز می‌کنیم. گزارشات سنتز شبکه به صورت زیر ارائه می‌شود:

Performance & Resource Estimates

Modules & Loops	Issue Type	Violation Type	Distance	Slack	Latency(cycles)	Latency(ns)	Iteration Latency	Interval	Trip Count	Pipelined	BRAM	DSP	FF	LUT
cnn				-0.68	46403	4.640E5	-	46404	-	no	116	300	53635	79001
cnn_Pipeline_1				-	1158	1.158E4	-	1158	-	no	0	0	13	63
cnn_Pipeline_pad_for_rows_pad_for_cols				-	800	8.000E3	-	800	-	no	0	0	253	289
cnn_Pipeline_clone_for_rows_clone_for_cols				-	1166	1.166E4	-	1166	-	no	0	0	490	502
dataflow_section	II Violation			-0.68	43272	4.330E5	-	43272	-	no	104	300	51299	75554

شکل ۸: منابع مصرفی پس از سنتز (الف)

Performance & Resource Estimates

Modules & Loops	Issue Type	Violation Type	Distance	Slack	Latency(cycles)	Latency(ns)	Iteration Latency	Interval	Trip Count	Pipelined	BRAM	DSP	FF	LUT	URAM
cnn_Pipeline_1				-0.68	46403	4.640E5	-	46404	-	no	116	300	53635	79001	0
cnn_Pipeline_pad_for_rows_pad_for_cols				-	1158	1.158E4	-	1158	-	no	0	0	13	63	0
cnn_Pipeline_clone_for_rows_clone_for_cols				-	800	8.000E3	-	800	-	no	0	0	253	289	0
dataflow_section	II Violation			-0.68	43272	4.330E5	-	43272	-	no	104	300	51299	75554	0

شکل ۹: منابع مصرفی پس از سنتز (ب)

Cosimulation Report for 'cnn'

General Information

Date: Mon Dec 16 01:32:37 PM +0330 2024
 Version: 2023.2 (Build 4023990 on Oct 11 2023)
 Project: CNN
 Status: Pass

Solution: solution1 (Vivado IP Flow Target)
 Product family: zynq
 Target device: xc7z010-clg400-3

Cosim Options

Tool: Vivado XSIM
 RTL: VHDL

Performance Estimates

Modules & Loops	Avg II	Max II	Min II	Avg Latency	Max Latency	Min Latency	Total Execution Time
cnn	46390	46390	46390	46389	46389	46389	463899
cnn_Pipeline_1							
cnn_Pipeline_pad_for_rows_pad_for_cols							
cnn_Pipeline_clone_for_rows_clone_for_cols							
dataflow_section							

شکل ۱۰: منابع مصرفی پس از سنتز (ج)

در نهایت فایل test bench ای برای طراحی نوشته شده است که ۱۰۰ تصویر ابتدایی را از فایل تصاویر تولید شده در فاز قبل را بخواند و برای پردازش به شبکه بدهد. و خروجی شبکه میزان دقت تشخیص اعداد و زمان مصرف شده به ازای تمام فرایندها باشد.

پاسخ

برای مثال، شبکه ما ۱۰۰ تصویر ابتدایی از مجموعه داده‌های تست دیتاست MNIST را با دقت ۱۰۰٪ تشخیص می‌دهد:

```
1 INFO: [SIM 2] ***** CSIM start *****
2 INFO: [SIM 4] CSIM will launch GCC as the compiler.
3 make: 'csim.exe' is up to date.
4
5 Total predictions: 100
6 Correct predictions: 100.00 %
7 Average latency: 4.450780 (ms)
8
9 INFO [HLS SIM]: The maximum depth reached by any hls::stream() instance in the design is 784
10 INFO: [SIM 1] CSim done with 0 errors.
11 INFO: [SIM 3] ***** CSIM finish *****
12
```

شکل ۱۱: Accuracy پیش‌بینی به‌ازای ۱۰۰ تصویر

شبکه ما فاز Inference را به ازای ۱۰۰ تصویر در ۴/۴۵ میلی‌ثانیه انجام داده است. در صورتی که در فاز نرم‌افزاری همین تعداد تصویر در مدت زمان ۴۶/۸۰ میلی‌ثانیه انجام شده است. هرچه تعداد تصاویر را زیاد کنیم دقت شبکه کم می‌شود. برای مثال به ازای ۵۰۰ تصویر دقت تشخیص شبکه ۹۹ درصد به‌دست می‌آید.

```
244
245
246 Total predictions: 500
247 Correct predictions: 99.00 %
248 Average latency: 4.207222 (ms)
249
250 INFO [HLS SIM]: The maximum depth reached by any hls::stream() instance in the design is 784
251 INFO: [SIM 1] CSim done with 0 errors.
252 INFO: [SIM 3] ***** CSIM finish *****
253
```

شکل ۱۲: Accuracy پیش‌بینی به‌ازای ۵۰۰ تصویر

در این حالت شبکه ۵ تصویر زیر را به اشتباه تشخیص داده است:

[illegible]

(ج) تشخیص اشتباه عدد ۲

[illegible]

(ه) تشخیص اشتباه عدد ۵

پاسخ

Prediction for A:

0: 0.000014

1: 0.000002

2: 0.000000

3: 0.806685

4: 0.001617

5: 0.037086

6: 0.0000001

7: 0.000960

8: 0.003560

9: 0.150075

پاسخ

Prediction for E:

0: 0.000000
1: 0.000000
2: 0.137538
3: 0.003166
4: 0.000000
5: 0.000000
6: 0.000000
7: 0.000023
8: 0.859272
9: 0.000001

Prediction for D:

0: 0.000006
1: 0.005681
2: 0.000050
3: 0.955743
4: 0.000271
5: 0.037680
6: 0.000232
7: 0.000000
8: 0.000259
9: 0.000077