

دانشگاه صنعتی امیرکبیر (پلی تکنیک تهران) دانشکده مهندسی کامپیوتر

گزارش پایانی پروژه درس VLSI پیشرفته

# طراحی و شبیهسازی رجیسترفایل ۱۲۸ کلمهای ۳۲ بیتی

نگارش رضا آدینه پور

استاد درس جناب آقای دکتر صدیقی

بهمن ۲ ۱۴۰

#### چکیده

حافظه ها بخش عمده ای از مساحت و ترانزیستورهای مصرفی یک تراشه را تشکیل می دهند. حافظه ها عمدتا به سه دسته کلی تقسیم می شوند. RAM ها،  $^{1}$  RAM سه دسته کلی حافظه ها هستند. هر کدام از این  $^{1}$  دسته نیز به زیربخش های دیگری تقسیم م شوند که در فصل  $^{1}$  به آنها خواهیم پرداخت. هدف و تمرکز این پروژه بر روی خانواده RAM ها و به ویژه  $^{1}$  است. در فاز اول پروژه ابتدا مدل  $^{1}$  یک فایل حافظه  $^{2}$  با ابعاد  $^{1}$  کلمه  $^{1}$  بیتی را شبیه سازی کردیم و در فاز دوم همان مدل شبیه سازی شده در فاز اول را این بار در سطح ترانزیستور شبیه سازی کرده ایم.

كليدواژهها: حافظه، مدل رفتاري، فايل حافظه

Random Access Memory

Serial Access Memory<sup>7</sup>

Content Addressable Memory<sup>\*</sup>

Static RAM\*

Register Transfer Level $^{\vartriangle}$ 

Register file

 $<sup>\</sup>operatorname{Word}^{\gamma}$ 

# فهرست مطالب

١	مقدمه	١
١	۱-۱ تعریف مسئله	
۲	۱-۲ مراحل انجام پروژه	
۲	۱-۲-۱ فاز اول	
٣	۲-۲-۱ فاز دوم	
۴	مفاهيم اوليه	۲
ķ	۱-۲ پورتهای ورودی/خروجی	
۴	SRAM \-\-Y	
۵	۲-۱-۲ سلول SRAM سلول	
٨	طراحی ارائه شده در فاز اول	٣
٨	۱-۳ مدل Behavioral مدل	
٩	۱-۱-۳ رفتار مدل	
١.	۳-۱-۳ شبیه سازی مدل ۲-۱۰۰۰ میلیه سازی مدل ۲-۱۰۰۰ میلیه سازی مدل ۲-۱۰۰۰ میلیه سازی مدل ۲-۱۰۰۰ میلیه سازی مدل	
۱۳	۲-۳ مدل RTL مدل	
14	۳-۲-۳ رفتار مدل	
١.۵		

۲۱	طراحی ارائه شده در فاز دوم	١
۲۱	۱-۴ سلول SRAM سلول ۱-۴	
77	۴-۱-۱ حالت خواندن	
77	۲-۱-۴ حالت نوشتن	
74	۲-۲ سایز ترانزیستورها	
74	۳-۴ ساختار طراحی ۲-۱۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰	
74	۴-۴ تعریف سلول SRAM در SRAM در HSPICE در	
**	مقایسه مدل ها و نتیجه گیری	۵
49	<u>ا</u> جع	مر

# فهرست جداول

# فهرست تصاوير

٢	ساختار کلی حافظهها	1-1
۵	معماری یک حافظه	1-7
۶	سلول SRAM ۶ ترانزیستوری ۲۰۰۰، ۲۰۰۰، SRAM و ترانزیستوری	7-7
٨	بلوک دیاگرام مدل رفتاری حافظه	1-4
١١	حالت ريست حافظه	
١٢	تست حافظه با مقادير دلخواه ٠٠٠٠٠٠٠٠٠٠٠٠٠٠٠٠٠٠٠٠٠٠٠٠٠٠٠٠٠٠٠٠٠٠٠٠	٣-٣
۱۳	مدار ساخته شده توسط ابزار سنتز	۴-۳
١٣	خروجی ریپورت ابزار سنتز	۵-۳
14	خروجی ریپورت ابزار سنتز	۶-۳
	تكنولوژی شماتیک طراحی RTL	
	مدار درونی طراحی شده	
۱۹	پارامترهای زمانی گزارش شده برای حالت Balanced پارامترهای زمانی گزارش	9-4
۱۹	پارامترهای زمانی گزارش شده برای حالت Timing performance پارامترهای	
۲۰	خروجي شبيه سازي طراحي RTL	11-4
۲۱	مدار ثبات نوع D [لينك]	
77	سلول ۶ ترانزیستوری SRAM	7-4
74	نمودار حالت خواندن برای سلول ۶ ترانزیستوری SRAM	٣-۴

74	نمودار حالت نوشتن برای سلول ۶ ترانزیستوری SRAM	4-4
74	شمای جدید سلول SRAM بر حسب گیت Inverter بر	۵-۴
74	نمودار پروانه ای	9-4
۲۵	شماتیک طراحی انجام شده	٧-۴
78	خروجي شبيهسازي	۸-۴
۲٧	Behavioral در طراحی Timing performance پارامترهای زمانی گزارش شده برای حالت	۱-۵

# فصل ۱

#### مقدمه

همانطور که در قسمت چکیده گفته شد، حافظهها انواع مختلفی دارند که به صورت کلی به سه دسته RAM و SAM و CAM و CAM تقسیم میشوند. به دلیل آنکه در این پروژه یکی از زیر مجموعههای خانواده RAM طراحی و شبیه سازی شده است، عمده توضیحات ما بر روی این خانواده خواهد بود.

RAM ها به دو دسته حافظه های فرار و غیر فرار تقسیم می شوند. فرار بدین معنی است که با قطع ولتاژ تغذیه حافظه، محتوای آن پاک خواهد شد.

حافظه های فرار به دو زیربخش حافظه های پویا "و ایستا "تقسیم می شوند که در این پروژه حافظه ایستا را شبیه سازی کرده ایم.

در شكل «۱-۱» ساختار سلسلهمراتبي حافظهها آورده شده است.

#### ۱-۱ تعریف مسئله


در این پروژه هدف طراحی و شبیهسازی Register file ای با اندازه ۱۲۸ کلمه ۳۲ بیت است. هدف از انجام این پروژه آشنایی و انواع حافظه و نحوه شبیهسازی و پیادهسازی آنهاست. حافظه معمولا از دو بخش تشکیل می شوند:

Volatile\

Non-volatile<sup>7</sup>

Dynamic<sup>\*</sup>

Static\*



- بخش حافظه
- بخش سختافزار

بخش حافظه مبتنیست بر تکرار یک طراحی مشخص از یک سلول حافظه با چینشی مشخص. بخش سخت افزار آن متشکل است از دیکدر  $^{7}$  آدرس و مالتی پلکسر  $^{7}$  داده ها.

## ۱-۲ مراحل انجام پروژه

برای اطمینان از انجام پروژه و مقایسه بین مدل RTL و مدل سطح ترانزیستوری، این پروژه به دو بخش تقسیم شده است.

#### **۱-۲-۱** فاز اول

در فاز اول با استفاده از زبان توصیف سختافزار^ VHDL کد RTL حافظه SRAM نوشته و شبیهسازی شده است.

 $<sup>\</sup>overline{\operatorname{Cell}^{\vartriangle}}$ 

Decoder<sup>9</sup>

 $<sup>\</sup>operatorname{Multiplaxer}^{\vee}$ 

Hardware describtion language<sup>∧</sup>

برای مقایسه بین دو مدل RTL و رفتاری ٔ حافظه، یک کد مجزا هم برای شبیهسازی مدل رفتاری نوشته شده است.

## **۲-۲-۱** فاز دوم

در فاز دوم پروژه مقیاس طراحی را به سطح ترانزیستور میآوریم و به کمک نرمافزار HSpice مدل شبیهسازی شده در فاز اول را در سطح ترانزیستور شبیهسازی میکنیم.

برای طراحی این فاز، از نرم افزار ۱۰ م HSPICE ۲۰۱۰ و سلول ۶ ترانزیستوری SRAM استفاده شده است. که در فصل های بعد به بررسی طراحی و خروجی شبیه سازی شده و درنهایت به مقایسه مدل طراحی شده در سطح ترانزیستور و مدل RTL فازیک می پردازیم.

Behavioral<sup>4</sup>

# فصل ۲

# مفاهيم اوليه

در این فصل به بررسی جزئی تر ساختار حافظه SRAM خواهیم پرداخت و پورتهای ورودی/خروجی آن و نحوه مشخص کردن بیتهای آدرس و دیتا را بررسی خواهیم کرد.

### ۱-۲ پورتهای ورودی/خروجی

سلولهای حافظه می توانند یک یا چند پورت برای دسترسی داشته باشند. در حافظه های خواندنی/نوشتنی هر پورت می تواند فقط خواندنی و یا فقط نوشتنی و یا دو جهته باشد.

یک حافظه، دارای  $^{7n}$  کلمه  $^{m}$  بیتی است که هر بیت در یک سلول حافظه ذخیره می شود. شکل  $^{(1-1)}$  دو نمونه پیاده سازی مختلف از یک حافظه  $^{(1+1)}$  کلمه ای  $^{(1+1)}$  بیتی  $^{(1+1)}$  را نشان می دهد.

#### SRAM \-\-Y

حافظه ایستا ٔ از یک سلول حافظه با با فیدبک ٔ داخلی استفاده میکنند که تا زمانی که تغذیه آن متصل است مقدار خود را حفظ میکند. SRAM ها دارای خاصیتهای زیر هستند:

#### • متراکم تر از فلیپفلاپ ها مستند


Read only

Write only

Bidirectional<sup>\*</sup> Static RAM<sup>\*</sup>

tatic RAM
Feedback<sup>δ</sup>

Flip flop<sup>9</sup>



شكل ٢-١: معماري يك حافظه


- با تکنولوژی ساخت CMOS استاندارد سازگار هستند
  - سریعتر از DRAM ها هستند
  - استفاده از آنها راحت تر از DRAM هاست

#### ۲-۱-۲ سلول SRAM

یک سلول SRAM باید توان خواندن و نوشتن دادهها را داشته باشد و تا زمانی که تغذیه متصل است آنها را بدون تغییر نگه دارد. یک فلیپفلاپ معمولی میتواند این نیاز را براورده کند اما اندازه آن بسیار بزرگ است. برای آنکه مشکل بزرگ بودن مساحت فلیپفلاپ برطرف شود، سلول SRAM ای متشکل از ۶ ترانزیستور CMOS به صورت شکل «۲-۲» پیشنهاد شده است.

در مسائل مهندسی همیشه پس آنکه مشکلی را رفع کردیم باید به دنبال آن باشیم که کجا هزینه دادیم. هزینه ای که در کوچک کردن مساحت سلول دادیم آن است که مدارهای جانبی برای نوشتن و خواندن از حافظه را پیچیده کرده ایم. اما در مجموع این یک مبادله $^{\rm V}$  خوب است. چرا که در حافظه هایی با حجم بالا، مساحت

Trade off<sup>V</sup>



شكل ٢-٢: سلول SRAM ۶ ترانزيستوري

بسیار زیادی از تراشه را، بخش حافظه اشغال میکنند و کاهش مساحت حافظه حتی با پذیرفتن پیچیده شدن طراحی مدارهای واسط آن برای ما مطلوب است.

از طرفی هرچقدر اندازه سلول کوچکتر باشد، مسیر های کوتاه تری برای ارتباط با سلولهای مجاور نیاز است که در نتیجه آن کاهش توان دینامیکی را به دنبال دارد.

سلول ۶ ترانزیستوری SRAM دارای یک جفت معکوسکننده ۹ مقابل به هم است که حالت را نگه میدارند و یک جفت ترانزیستور که برای مشخص کردن وضعیت خواندن ۱۰ و یا نوشتن ۱۱ است.

فیدبک مثبت در این طراحی با اصلاح اختلالاتی که ناشی از نویز ممکن است ایجاد شود، اثر خود را ایجاد میکند.

برای نوشتن داده جدید در این سلول کافیست مقدار داده خود و مکمل<sup>۱۲</sup> آن را بر روی bit و bit\_b بگذاریم و خط word را که به گیت ترانزیستور های هدایت کننده متصل است را ۱ کنیم. مقدار جدید جایگزین مقدار قبلی شده و تا زمانی که مجدد آن را تغییر ندهیم بر روی سلول ثبت<sup>۱۳</sup> میشود.

برای خواندن از سلول هم دقیقا کاری مشابه با نوشتن را باید انجام دهیم، یعنی نیاز است که یک دفعه خط word را ۱ کنیم. با این تفاوت که مقدار جدیدی را روی خطهای bit و bit نمیگذاریم. و پس از یک کردن word مقدار موجود بر روی حافظه به bit داده می شود.

یکی دیگر از چالشهای طراحی سلول SRAM در کنار کوچک کردن اندازه آن، این است که مداری که حالت را نگه میدارد، باید به اندازه کافی ضعیف باشد که در برابر تغییر حالت به هنگام write مشکلی ایجاد

Interconnect<sup>A</sup>

Inverter<sup>9</sup>

 $<sup>\</sup>mathrm{Read}^{\, \backslash \, \circ}$ 

Write '

Complement 17

Register 17

نشود. از طرفی باید آنقدر قوی باشد که به هنگام خواندن، مقدار مطلوب۱۴ به ما بدهد.

در فاز دوم این پروژه با چینش مناسب این سلول در کنار هم برای رجیسترفایلی ۱۲۸ × ۳۲ را طراحی میکنیم.

# فصل ۳


# طراحی ارائه شده در فاز اول

در این فصل قدم به قدم به بررسی ۲ طراحی انجام شده، یعنی مدل RTL و Behavioral و بررسی کد های نوشته شده، بررسی عملکرد شبیه سازی و مقایه ساختاری هر دو طرح می پردازیم.

#### المدل Behavioral المدل ۱-۳

در شبیه سازی مدل Behavioral و RTL حافظه، صرفا نحوه عملکرد حافظه، یعنی نوشتن در حافظه و خواندن از آن مهم است و در این فاز از پروژه SRAM و سایر حافظه ها برای ما یکسان هستند و صرفا رفتار آنها مهم است.

برای شبیه سازی مدل Behavioral از کد موجود «پیوست آ» کتاب [۱] استفاده کرده ایم. بلوک دیاگرام این حافظه در شکل «۲-۳» آورده شده است.



شكل ٣-١: بلوك ديا گرام مدل رفتاري حافظه

در این مدل پورت we برای مشخص کردن وضعیت Read یا Write تعریف شده است. همچنین برای دیتا، باسی با اندازه ۳۲ بیت و برای آدرس یک باس ۷ بیتی درنظر گرفته شده است. مدل ما یک پورت clk هم دارد که کلاک مدار را تامین میکند.

#### **۱−۱−۳** رفتار مدل

رفتار مدار بدین صورت است که با تعریف یک آرایه ۲ بعدی (ماتریس) با ابعاد  $^{2}$  در کد، عینا رفتار یک حافظه را شبیه سازی میکنیم.

در هر لبه بالارونده کلاک ابتدا وضعیت we را چک میکنیم. اگر مقدار آن برابر با ۱ بود یعنی در فاز write هستیم و مقدار موجود بر روی پورت شاه را درون adr که پورت آدرس است است مینویسیم. به بیانی ساده تر با مشخص کردن یک سطر و ستون از ماتریس موجود و انتخاب آن، دیتا مورد نظر را در آن محل مینویسیم. در غیر این صورت (اگر we=0) باشد در فاز read قرار داریم و با انتخاب آدرس، محتوای موجود در آن آدرس (محتوای موجود در سطر و ستون متناظر ماتریس) را میخوانیم و بر روی پورت dout قرار میدهیم.

برای اینکه وضعیت dout در زمان write مشخص باشد، آن را dout تعریف کرده ایم.

کد توصیف سختافزار این مدل در ادامه آورده شده است.

همچنین فایل کد نیز در مسیر codes/behavioral/ram\_array قرار داده شده است.

```
1 library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  use IEEE.STD_LOGIC_UNSIGNED.ALL;
  entity ram_array is
     generic( N: integer := 7; -- 2^7 = 128 word
             M: integer := 32 ); -- 32 bit data
     port( clk: in std_logic;
9
          we: in std_logic; -- write enable
10
          adr: in std_logic_vector(N - 1 downto 0); -- address
          din: in std_logic_vector(M - 1 downto 0); -- data in
          dout: out std_logic_vector(M - 1 downto 0) ); -- data out
  end ram_array;
14
  architecture Behavioral of ram_array is
16
     type mem_array is array((2 ** N-1) downto 0) of std_logic_vector(M - 1
         downto 0); --create 2D array (matrix)
     signal mem: mem_array;
18
```

```
19
   begin
20
      process(clk)
21
      begin
         if(rising_edge(clk)) then
            if(we = '1') then
              mem(conv_integer(adr)) <= din; -- write phase</pre>
               dout <= (others => 'Z');
26
               dout <= mem(conv_integer(adr)); -- read phase</pre>
            end if;
         end if;
30
      end process;
31
   end Behavioral;
```

#### **۲-۱-۳** شبیه سازی مدل

برای شبیه سازی حافظه نوشته شده یک Testbench که فایل آن در مسیر codes/behavioral/tb\_ram\_mem برای شبیه سازی حافظه نوشته شده یک موجود است نوشته شده است.

در ابتدای شبیه سازی، تمامی خانه های حافظه را با صفر پر میکنیم. این کار را به این دلیل انجام می دهیم که عملکرد ریست خودکار مدار را در ابتدای روشن شدن شبیه سازی کنیم.

این قسمت از شبیه سازی با قطعه کد زیر انجام شده است:

خروجی این قسمت در شکل «۲-۲» آورده شده است.

پس از ریست کردن مدار، عملکرد مدار را در دو فاز Write و Read با چند مقدار دلخواه آدرس و دیتا تست میکنیم:



شكل ٣-٢: حالت ريست حافظه

```
-- Stimulus process
   stim_proc: process
   begin
      -- Write phase
      we <= '1';
      adr <= "0000000";
     din <= X"FFFFFFF;</pre>
     wait for 100 ns;
      adr <= "1001101";
10
      din <= X"0000000A";</pre>
      wait for 100 ns;
12
      adr <= "0000001";
14
      din <= X"0000FFFF";</pre>
      wait for 100 ns;
16
      adr <= "0000111";
18
      din <= X"00000A0F";</pre>
19
      wait for 100 ns;
20
21
      adr <= "1000001";
22
      din <= X"F0000000";
23
      wait for 100 ns;
24
25
26
27
      -- Read phase
      we <= '0';
29
30
      adr <= "0000111";
31
      wait for 100 ns;
32
33
      adr <= "0000111";
34
      wait for 100 ns;
35
      adr <= "0000000";
37
      wait for 100 ns;
39
     adr <= "0000001";
```

```
wait for 100 ns;

adr <= "1000001";

wait for 100 ns;

adr <= "1001101";

adr <= "1001101";

wait for 100 ns;

end process;</pre>
```

خروجی این قسمت در شکل «۳-۳» آورده شده است. «برای مشاهده بهتر، Radix سیگنال ها از tunsigned decimal تغییر داده شده است»

											1,000.000 ns
Name	Value	0 ns		200 ns		400 ns		600 ns		800 ns	
l∳g cik l∳g we	0	$\frac{1}{1}$	wwww		wwww	m	MAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAA		mmmm		
▶ ■ adr[6:0]	77	0	77		X7	65			0	1	65
din[31:0]	4026531840	4294967295	10	65535	2575	K		40265			
▶ <b>ા</b> dout[31:0]	4026531840	R		Z			X2	575	4294967295	65535	4026531840

شكل ٣-٣: تست حافظه با مقادير دلخواه

همانطور که از خروجی سیگنالها مشخص است، زمانی که we=1 است در فاز نوشتن قرار داریم و دیتا در آدرس مورد نظر نوشته می شود.

زمانی که we=0 میکنیم، مشاهده میشود با دادن آدرس هایی که در فاز قبل درون آنها نوشته بودیم، مقادیر آنها بر روی پورت dout قرار داده میشود.

ابزار سنتز نرم افزار ISE کد نوشته شده را با توجه به خانواده FPGA انتخاب شده به هنگام ساخت پروژه سنتز میکند و با دید کامل بر سخت افزار و Logic-block های هر FPGA بهینه ترین حالت ممکن برای پیاده سازی سخت افزاری کد را تولید میکند.

TQG144 و پکیج XC6SLX4 انتخاب شده در این پروژه از خانواده Spartan 6 مدل XC6SLX4 و پکیج PGA است.


حال اگر به داخل مدار سنتز شده توسط ابزار سنتر نگاهی بیاندازیم، میبینیم که عینا یک بلوک RAM ساخته شده است. شکل «۳-۲»

\*\*\* به دلیل بزرگی مدار تولید شده، صرفا در شکل «۲-۳» بخشی از آن آورده شده است. \*\*\*

همچنین اگر Report های تولید شده پس از سنتز را مطالعه کنیم، در آن نوشته شده است که این مدار توصیف کننده حافظه ای  $77 \times 174$  کلمه ایست. شکل (7-8)»

Optimum'

synthesizer tool<sup>7</sup>



شكل ٣-٣: مدار ساخته شده توسط ابزار سنتز


```
Advanced HDL Synthesis Report

Macro Statistics
# RAMs : 1
128x32-bit single-port block RAM : 1
# Registers : 1
Flip-Flops : 1
```

شکل ۳-۵: خروجی ریپورت ابزار سنتز

## ۳–۳ مدل RTL

در مدل RTL شبیه به مدل Behavioral عمل کردیم یعنی بخش حافظه به صورت رفتاری همانند مدل MUX شبیه به مده است. اما بخش جانبی (سختافزاری) حافظه که شامل Decoder ها و Behavioral هاست، به صورت RTL نوشته شده است که در ادامه به توصیف هر بخش از کد میپردازیم. بلوک دیاگرام طراحی ما به صورت زیر است:



شکل ۳-۶: خروجی ریپورت ابزار سنتز

#### **۳-۲-۳** رفتار مدل

مشابه به مدل Behavioral در این مدل هم یک پورت برای clk و we و clk در نظر گرفته شده است که مشخص میکند میخواهیم در حافظه بنویسیم و یا از آن بخوانیم. یک پورت هم برای rest حافظه در نظر گرفته شده است. ۲ پورت  $w_a$  و w\_addr است. ۲ پورت درنظر گرفته شده است. ۲ پورت  $w_a$  و نوشتن، ۴ پورت درنظر گرفته شده است. ۲ پورت  $w_a$  و دیتا در نظر گرفته شده است. نوشتن آدرس و دیتا در نظر گرفته شده است.

\*\* در اینجا میبایست  $r_{addr}$  و  $r_{addr}$  به تعداد \*\* عدد باشد اما به دلیل شلوغ شدن کد، صرفا یکی از آنها آورده شده است \*\*\*

با استفاده از سیگنال های  $w_addr$  و  $w_addr$  و میتوان انتخاب کرد که کدام یک از  $w_addr$  ها فعال شود و پس از انتخاب  $w_addr$  مورد نظر، میتوان با استفاده از پورت  $w_addr$  مقدار مورد نظر را در آن نوشت. تمامی عملیات

های گفته شده به صورت همزمان با هم و در لبه بالا رونده سیگنال clk انجام می شود. در ادامه قسمت entity طراحی آورده شده است.

```
entity reg_file is

port(clk, rest: in std_logic;

we: in std_logic;

w_addr: in std_logic_vector(6 downto 0);

w_data: in std_logic_vector(31 downto 0);

r_addr: in std_logic_vector(6 downto 0);

r_data: out std_logic_vector(31 downto 0));

end reg_file;
```

میتوان  $r_{addr0}$  تا  $r_{addr0}$  تشکیل شده است که از  $r_{addr0}$  تا  $r_{addr3}$  میتوان به عنوان سیگنال های کنترلی برای انتخاب خروجی های دلخواه استفاده کرد.

همانند مدل Behavioral ، رجیستر ها به صورت یک آرایه دوبعدی تعریف شده اند و چون در VHDL آرایه دو بعدی وجود ندارد آن را خودمان به عنوان سیگنالی جدید به صورت زیر تعریف میکنیم:

```
constant W: natural := 7; -- number of bits in address
constant B: natural := 32; -- number of bits in data

type reg_file_type is array(2 ** W-1 downto 0) of
    std_logic_vector(B-1 downto 0);

signal array_reg: reg_file_type;
signal array_next: reg_file_type;
signal en: std_logic_vector(2 ** W-1 downto 0);
```

#### كد قسمت رجيستر و نوشتن در حافظه به صورت زير نوشته شده است.

```
1  -- register
2  process(clk, rest)
3  begin
4
5    if(rest = '1') then
6        for i in W+1 downto 0 loop
7             array_reg(i) <= (others => '0');
8        end loop;
9        -- array_reg(3) <= (others => '0');
10        -- array_reg(2) <= (others => '0');
11        -- array_reg(1) <= (others => '0');
12        -- array_reg(0) <= (others => '0');
13        elsif(rising_edge(clk)) then
```

Synchronize<sup>r</sup>

به طور کلی برای قسمت هایی از کد که میبایست عمل تکراری را انجام میدادیم از دستورات loop در محیط concurrent استفاده کرده ایم.

در process دوم، enable برای هر رجیستر بررسی می شود:

```
-- enable logic for register

process(array_reg, en, w_data)

begin

for i in W+1 downto 0 loop

array_next(i) <= array_reg(i);

end loop;

for i in W+1 downto 0 loop

if(en(i) = '1') then

array_next(i) <= w_data;

end if;

end loop;

end process;
```

### برای دیکدر آدرس میتوانستیم به صورت زیر عمل کنیم:

اما به دلیل آنکه تعداد حالات زیادی باید نوشته میشد (۱۲۸ حالت)، از دستور for loop استفاده کرده ایم که نمود سختافزاری آن دقیقا معادل است با پیاده سازی یک دیکدر، کد دیکدر آدرس در ادامه آورده شده است:


```
1 -- decoding for write address
2 process(we, w_addr)
3 begin
4   if(we = '0') then
5    en <= (others => '0');
6   else
7   for i in 0 to 2**W-1 loop
8    if(w_addr = std_logic_vector(to_unsigned(i, w_addr'length))) then
9        en(i) <= '1';
10    else
11        en(i) <= '0';
12    end if;
13   end loop;
14  end if;
15  end process;</pre>
```

قسمت MUX طراحی نیز به صورت زیر نوشته شده است که به دلیل تعداد حالات بالا، صرفا یکی از خروجی ها و چند حالت آن را در گزارش آورده ایم:


تصویری از Technology schematic طراحی انجام شده در شکل «۷-۷» آورده شده است.

همچنین مدار درونی طراحی شده توسط ابزار سنتز ISE نیز در شکل « $\Upsilon$ - $\Lambda$ » آورده شده است. اما به دلیل بزرگی مدار، تنها قسمتی از آن در شکل « $\Upsilon$ - $\Lambda$ » آورده شده است.

خروجی شکل «۸-۳» برای حالتی از synthesizer است که Design-goal را بر روی Balanced تنظیم کرده ایم. سایر گزینه های ابزار سنتز به صورت زیر است که بسته به کاربرد میتوان آنها را انتخاب کرد و ابزار سنتز بر اساس همان، بهینه سازی های طراحی مان را انجام دهد.



شکل ۳-۷: تکنولوژی شماتیک طراحی RTL



شکل ۳-۸: مدار درونی طراحی شده

- Area reduction •
- Minimum runtime •
- Power optimization •
- Timing performance •

برای مثال زمانی که Design-goal بر روی Balanced تنظیم شده است، پارامترهای زمانی و تاخیر های مدار به صورت زیر در خروجی گزارش میشود:

اما اگر حالت Optimization را به Timing performance تغییر دهیم و یک بار دیگر طراحی را سنتز کنیم، مشاهده می شود که پارامتر های زمانی همچون تاخیر مسیر ٔ کاهش می یابد. شکل «۳-۰۱» Path delay ٔ

شکل ۳-۹: پارامترهای زمانی گزارش شده برای حالت Balanced

```
Timing Summary:
------
Speed Grade: -2

Minimum period: No path found
Minimum input arrival time before clock: 5.591ns
Maximum output required time after clock: 6.542ns
Maximum combinational path delay: 9.316ns
```

شکل ۳-۰۱: یارامترهای زمانی گزارش شده برای حالت Timing performance


۳-۲-۳ شبیهسازی مدل

برای شبیه سازی طراحی انجام شده، مشابه با مدل قبل، برنامه Test-bench ای مینویسیم که در ادامه حالت های شبیه سازی شده در آن را آورده ایم:

```
1 -- Stimulus process
2 stim_proc: process
3 begin
      rest <= '1';
      wait for 100 ns;
      rest <= '0';
      we <= '1';
      w_addr <= "0000000";</pre>
      w_data <= X"00000001";</pre>
      wait for 100 ns;
11
      w_addr <= "0000001";</pre>
13
      w_data <= X"00000004";</pre>
14
      wait for 100 ns;
15
16
      w_addr <= "0000010";</pre>
17
      w_data <= X"00000014";</pre>
18
      wait for 100 ns;
19
20
```

```
w_addr <= "0000011";</pre>
      w_data <= X"0000000F";</pre>
      wait for 100 ns;
23
24
      we <= '0';
25
      r addr <= "0000000";
26
      wait for 100 ns;
27
28
      r addr <= "0000001";
29
      wait for 100 ns;
30
31
      r_addr <= "0000010";
32
      wait for 100 ns;
33
34
      r_addr <= "0000011";
      wait for 100 ns;
36
   wait;
37
   end process;
```

#### خروجی شبیه سازی به صورت زیر گزارش میشود:



شكل ۳-۱۱: خروجي شبيه سازي طراحي RTL

همانطور که مشاهده می شود، در ابتدای کار مدار که سیگنال rest فعال می شود، خروجی حافظه ۰ می شود. پس از صفر شدن rest و فعال شدن we وارد فاز نوشتن درون حافظه می شویم. و دیتایی که بر روی باس س\_data می گذاریم را درون آدرس موجود بر روی باس addr می نویسیم.

زمانی که we=0 می شود، وارد فاز Read می شویم و دیتاهایی که در فاز Write نوشته ایم را از همان آدرس ها میخوانیم.


# فصل ۴

# طراحی ارائه شده در فاز دوم

در این فاز از پروژه به طراحی و شبیهسازی در سطح ترانزیستور یک SRAM با اندازه ۱۲۸ کلمه ۳۲ بیتی با استفاده از نرمافزار HSPICE میپردازیم.

### ۱-۴ سلول SRAM

یک سلول SRAM باید بتواند دیتا را بخواند و بنویسد و تا زمانی که تغذیه آن قطع نشده است، دیتا را ذخیره کند. یک ثبات معمولی میتواند این کار را انجام دهد. اما اندازه آن بسیار بزرگ است. در «شکل ۴-۱» نمونه ای از یک ثبات با ترانزیستورهای CMOS آورده شده است.




همانطور که مشاهده میشود در این طراحی ۱۲ ترانزیستور MOSFET استفاده شده است و اگر بخواهیم

Register\frac{1}{Flip Flop}

حافظه ای مبتنی بر ثباتها طراحی کنیم، تعداد ترانزیستورهای بسیار زیادی مصرف میشود و سطح سلیکون مصرفی برای ساخت تراشه ای از این جنس بسیار زیاد خواهد شد.

بنابراین تمایلی برای ساخت حافظه ای مبتنی بر این مدل نداریم. و به همین دلیل به سراغ مدلی مبتنی بر ۶ ترانزیستور میرویم که به مراتب اندازه بسیار کوچکتری از فلیپفلاپ دارد. «شکل ۲-۲»



شکل ۴-۲: سلول ۶ ترانزیستوری SRAM

با کوچک شدن ابعاد طراحی طول مسیر سیمها نیز کوتاهتر می شود پس در نتیجه توان دینامیکی این طراحی نیز به نسبت فلیپفلاپ کمتر است.

نواحی کاری یک سلول حافظه، به صورت زیر تقسیم بندی میشوند:


- حالت نوشتن
- حالت خواندن

#### ۴-۱-۱ حالت خواندن


شکل «Y-Y» یک سلول SRAM را در حالت خواندن نشان می دهد. در ابتدای کار، بیتلاین ها بدون از دست دادن انرژی، شناور هستند. فرض شود Q در ابتدا Q است، پس Q مقدار Q در ابتدا وقتی مقدار Bit از طریق ترانزیستور Q صفر می شود.

### **۲-۱-۴** حالت نوشتن

شکل «۴-۴» نیز، یک سلول SRAM را برای حالت نوشتن نشان میدهد.



شکل ۴-۳: نمودار حالت خواندن برای سلول ۶ ترانزیستوری SRAM



شکل ۴-۴: نمودار حالت نوشتن برای سلول ۶ ترانزیستوری SRAM


## ۲-۴ سایز ترانزیستورها

مهمترین بخش این طراحی، تعیین ابعاد ترانزیستورهاست.


اگریک سلول SRAM به صورت «شکل  $^+$ ۵» در نظر گرفته شود، با اعمال ولتاژهای  $^+$ ۷ و  $^+$ ۷ نمودار  $^+$ ۷ برحسب  $^+$ ۷ باید به صورت «شکل  $^+$ 9» شود و الزاما ابعاد ترانزیستور ها به نسبت  $^+$ ۲ به  $^+$ ۱ اینورتر واحد نیست.

## ۴-۳ ساختار طراحی

در این پروژه دو طراحی انجام شده است. یک SRAM با ابعاد ۱۲۸  $\times$  ۳۲ و SRAM دیگر با ابعاد  $\wedge$  ۸ این کار به این دلیل انجام شده است که، به خاطر تعداد حالات بالا، انتخاب سایز ترانزیستور ها و تست طراحی



شکل ۴-۵: شمای جدید سلول SRAM بر حسب گیت




انجام شده دشوار بود. بنابر این در ادامه به بررسی ساختار هر دو کد میپردازیم.

طراحی ساختاری که دنبال کردیم، به صورت «شکل ۲-۷» است. که در ادامه به تعریف و بررسی کدهای نوشته شده برای هر بخش میپردازیم.

## ۴-۴ تعریف سلول SRAM در HSPICE

یک سلول SRAM را میتوان به صورت زیر تعریف کرد:

در این طراحی ابعاد ترانزیستورهای NMOS ،  $\frac{W}{t} = \frac{N}{t}$  و ابعاد PMOS ها،  $\frac{W}{t} = \frac{W}{t}$  درنظر گرفته شده است. این مقادیر را با سعی و خطا بدست آورده ایم.



```
.SUBCKT SRAM wl bl blnot q qnot
     Qnot Q
               gnd gnd
                          nmos
                                L= '2*lambda' W= '8*lambda' *==>strong
     Qnot Q Vdd Vdd pmos
                              L='2*lambda' W='10*lambda'
M2
                                 L= '2*lambda' W= '8*lambda' *==>strong
МЗ
         Qnot gnd gnd nmos
                                L='2*lambda' W='10*lambda'
M4
         Qnot Vdd Vdd pmos
M5
     qnot WL
               blnot gnd nmos
                                  L= '2*lambda' W= '4*lambda'
                                 L= '2*lambda' W= '4*lambda'
M6
     BL
           WL Q
                    gnd nmos
.ends
XSRAM WL1 bl1 blnot1 Q1 Qnot1 SRAM
```

برای مدل ترانزیستورها نیز از کتابخانه mosistsmc180.1ib و فناوری ۱۸۰nm استفاده کرده ایم که میتوان آن را از مسیر Code/Sram\_Cell/mosistsmc180.1ib در یافت کرد.

در ادامه یک ماژول اینورتر نیز تعریف میکنیم که کد آن آورده شده است:

```
*-- Inverter ---

** D G S BODY

SUBCKT NOT A A!

MP A! A VDD VDD PMOS L='2*lambda' W='10*lambda' *-- inverter ==> 2
```


MN A! A 0 0 NMOS L='2\*lambda' W='4\*lambda'

.ENDS

برای مدار جانبی SRAM میبایست یک دیکدر نیز تعریف کنیم که به علت طولانی بودن کد در گزارش آن را نیاورده ایم.

پس از تعریف پیشنیاز های طراحی، نوبت به آن میرسد که اتصالات سلول و مدارات جانبی را به طوری برقرار کنیم که به ابعاد مورد نظر پروژه برسیم. این بخش از کد ها ام به دلیل طولانی بودن در گزارش نیاورده شده است.

پس از آنکه شبیهسازی را انجام دادیم، فاز خواندن و نوشتن را برای ۲ بیت انجام میدهیم. برای مشاهده شکل موجهای خروجی، از نرمافزار Cscope استفاده کردیم. «شکل ۴-۸»



شكل ۴-۸: خروجي شبيهسازي

همانطور که در شکل موج خروجی نیز مشاهده میشود، زمانی که مقدار سیگنال Write صفر است، در فاز خواندن قرار داریم و مقدار بیتهای O۰ و O۷ مقادیری است که در فاز قبلی نوشته شده است.

هنگامی که سیگنال Write یک است، در فاز نوشتن قرار داریم و مقادیر سیگنالهای i و Vi را در آدرس مشخص شده «در اینجا آدرس ۰۰۰۰» مینویسیم.

## فصل ۵

# مقایسه مدل ها و نتیجه گیری

به طور عمده تفاوت مدل Behavioral و مدل RTL در نحوه نوشتن کدهای بخش سختافزار (دیکدر های Behavioral و مالتیپلکسر های دیتاست) به گونه ای که در مدل Behavioral دسترسی به سطر ها و ستون های حافظه به صورت s[i] و s[i] انجام شده است اما در مدل RTL با استفاده از دیکدری که برای دسترسی به هر سطر و ستون نوشته ایم، این دسترسی انجام می شود.

همانطور که از شکلهای «۲-۲» و «۲-۸» مشخص است، تفاوت دیگری که این دو مدل با هم دارند، مربوط به نحوه پیادهسازی آنها توسط ابزار سنتز می شود. به طوری که مدار تولید شده در طراحی RTL بسیار از نظر مساحت بزرگ و ازنظر گیتهای مصرفی هم بیشتر است.

Optimization تفاوت دیگری که این دو مدار دارند، از جهت پارامترهای زمانی سیگنال هاست. اگر حالت Behavioral را برای هر دو طراحی بر روی Timing performance قرار دهیم، مشاهده می شود که طراحی بهتر عمل می کند و تاخیرهای آن به نسبت طراحی RTL کمتر است. شکل  $(-1)^{-1}$  و  $(-1)^{-1}$ 

شکل ۱-۵: پارامترهای زمانی گزارش شده برای حالت Timing performance در طراحی Behavioral طبق خروجیهای گرفته شده از شبیهسازی سطح بالای هر دو طرح، مشاهده می شود که طراحی ای که در

Implement \\Area^{\gamma}

سطح Behavioral انجام شده است، از نظر مساحت، تاخیر، تعداد گیت های مصرفی و توان بهینه تر است. و دلیل این امر، همانطور که قبلا هم مطرح شد، به خاطر آن است که ابزار سنتز ISE طراحی های انجام شده را بر اساس مدل و خانواده FPGA مشخص شده و همچنین Logic-block های اساسی موجود در هر FPGA سنتز و پیاده سازی میکند و چون در مدل RTL خودمان قسمت دیکدر و مالتی پلکسر را نوشتیم، ابزار سنتز نتوانسته است همانند مدل Behavioral طراحی را به صورت بهینه Implement کند. اما برای اطمینان از صحت عملکرد قسمت حافظه و سخت افزار SRAM می بایست مدل RTL حافظه را در ابتدا شبیه سازی المی می کردیم تا با اطمینان خاطر از عملکرد آن وارد فاز دوم پروژه که پیاده سازی و ترانزیستوری آن در PSpice است، شویم.

در فاز دوم پروژه، دو تحلیل tran. که تحلیل زمانی مدار، تحلیل op. که تحلیلیست برای پیدا کردن نقطه کار<sup>۳</sup> «ولتاژ و جریان تمام گرههای مدار» را انجام داده ایم که نتایج این دو تحلیل در فایل finalsram.lic موجود است.

همچنین توان مصرفی مدار را هم با استفاده از دستور (۱ (VDD) \*I(VDD) با PRINT PTOTAL=PAR. اندازه گیری کرده ایم که در خروجی مقدار ۵۱۰۲۷۱۶ میلی وات گزارش شده است.

جریان کل مصرفی SRAM طراحی شده نیز با استفاده از دستور PRINT ITOTAL=I(VDD). محاسبه شده است. شده است که مقدار آن ۲۸۰۴۸۴۲ میلی آمیر گزارش شده است.

Bias Point $^{r}$ 

## **Bibliography**

- [1] D. M. H. Neil H. E. Weste. CMOS VLSI Design A Circuits and Systems Perspective. Addison-Wesley, 2011.
- [2] V. A. Pedroni. Circuit Design With VHDL. Massachusetts Institute of Technology, 2004.
- [3] P. P. CHU. FPGA Prototyping By VHDL Examples. Wiley-Interscience, 2008.
- [4] P. P. CHU. RTL Hardware Design Using VHDL Coding for Efficiency, Portability, and Scalability. Wiley-Interscience, 2006.