

پروژه درس UART receiver - VHDL پروژه

استاد درس: دكتر سياوش اسحقى

مرضیه غیور نجف آبادی - بهار معدلی

98242138 - 98242112

UART

فرستنده سریال غیرهمزمان جهانی(UART)، روش انتقال سریال است که در هر لحظه فقط یک بیت را ارسال میکند، سرعت کمتری نسبت به روش انتقال سری دارد اما هزینه کمتری دارد و برای انتقال در فواصل طولانی بهتر است. همچنین فقط در هرلحظه باید پردازش روی یک بیت صورت بگیرد و این موضوع میتواند یکی از فواید این ارتباط شمرده شود.


این ارتباط می تواند 8 بیت را به صورت سریال دریافت کند که 8 بیت سریال، یک start بیت و یک stop بیت و یک parity درنظر گرفته نشده و وقتی دیتا به طور کامل دریافت شد، بیت valid به مدت یک clock cycle مقدار 1 را تحویل می دهد.

UART receiver: در حالتی که هیچ ارسالی صورت نگرفته باشد، خط انتقال در حالت بیکار قرار دارد. (clock و سطح ولتاژ 1 منطقی بر روی خط قرار میگیرد. تغییر وضعیت از 1 به صفر به مدت یک cycle) و سطح ولتاژ 1 منطقی بر روی خط قرار میگیرد. تغییر وضعیت از 1 به صفر به مدت یک cycle به معنای شروع ارسال است و گیرنده آماده دریافت اطلاعات می شود. سپس 8 بیت اطلاعات را دریافت کرده و منتظر بیت valid می ماند.

Parallelization: پس از دریافت 8 بیت، داده سریالی به موازی تبدیل میشود.

FSM

چون مدار ما به صورت ترتیبی(sequential) می باشد و نیاز به یک مدار کنترلی دارد، بنابراین می توانیم آن را به صورت FSM توصیف کنیم. برای انتقال دیتا ا=توسط سریال به state 5 احتیاج داریم:



S Idle .1

در این state هیچ عملیاتی صورت نمیگیرد و منتظر میماند تا بیت 0 را از فرستنده دریافت کند و در این صورت به state میرود، در غیر اینصورت در همین state منتظر میماند.

S RX Start Bit .2

S_RX_Data_Bits .3

در این مرحله دریافت دیتا شروع می شود. برای دریافت هر بیت از دیتا اطمینان حاصل می کند که یک داد را به آخر یک متغیر که یک clk_Per_Bit به طور کامل طی شده باشد، سپس هر بیت از دیتا را به آخر یک متغیر 8 بیتی اضافه می کند. و درنهایت این متغیر 8 بیتی را به سیگنال خروجی می دهد. به فرآیند تبدیل بیت های سریالی به یک دیتا چند بیتی parallelization می گویند. پس از دریافت هر 8 بیت به s_Stop_Bit میرویم.

S_RX_Stop_Bit .4

پس از دریافت 8 بیت در این state به اندازه یک clk_Per_Bit منتظر می ماند و سپس خروجی r_x را به معنای دریافت کامل 8 بیت، 1 کرده و به r_x می رود.

S_Cleanup .5

در این state، متغیر r_RX_Valid را 0 میکند تا بتواند برای دریافت دیتای جدید آماده باشد و به s_L میرود و مجددا برای شروع فرآیند دریافت دیتای بعدی منتظر می ماند.

References

- https://www.analog.com/en/analog-dialogue/articles/uart-a-hardware- .1 communication-protocol.html
 - https://nandland.com .2
 - https://www.quantil.com/content-delivery-insights/content- .3
 - acceleration/data-

transmission/#:~:text=There%20are%20two%20methods%20used,same% 20time%20over%20multiple%20channels