



UART receiver – VHDL پروژه درس

استاد درس: دکتر سیاوش اسحقى

مرضيه غيور نجف آبادى – بهار معدلى

98242138 – 98242112

UART

فرستنده سریال غیرهمزمان جهانی (UART)، روش انتقال سریال است که در هر لحظه فقط یک بیت را ارسال میکند، سرعت کمتری نسبت به روش انتقال سری دارد اما هزینه کمتری دارد و برای انتقال در فواصل طولانی بهتر است. همچنین فقط در هر لحظه باید پردازش روی یک بیت صورت بگیرد و این موضوع میتواند یکی از فواید این ارتباط شمرده شود.


این ارتباط می تواند 8 بیت را به صورت سریال دریافت کند که 8 بیت سریال، یک **start** بیت و یک **stop** بیت دارد. در این پروژه بیت **parity** در نظر گرفته نشده و وقتی دیتا به طور کامل دریافت شد، بیت **valid** به مدت یک **clock cycle** مقدار 1 را تحویل می دهد.

UART receiver: در حالتی که هیچ ارسالی صورت نگرفته باشد، خط انتقال در حالت بیکار قرار دارد. (**idle**) و سطح ولتاژ 1 منطقی بر روی خط قرار میگیرد. تغییر وضعیت از 1 به صفر به مدت یک **clock cycle** به معنای شروع ارسال است و گیرنده آماده دریافت اطلاعات می شود. سپس 8 بیت اطلاعات را دریافت کرده و منتظر بیت **valid** می ماند.

Parallelization: پس از دریافت 8 بیت، داده سریالی به موازی تبدیل می شود.

FSM

چون مدار ما به صورت ترتیبی (**sequential**) می باشد و نیاز به یک مدار کنترلی دارد، بنابراین می توانیم آن را به صورت **FSM** توصیف کنیم. برای انتقال دیتا 1 توسط سریال به 5 **state** احتیاج داریم:



1. S_Idle

در این state هیچ عملیاتی صورت نمیگیرد و منتظر می ماند تا بیت 0 را از فرستنده دریافت کند و در این صورت به s_RX_Start_Bit می رود، در غیر این صورت در همین state منتظر می ماند.

2. S_RX_Start_Bit

در این state صبر میکند تا به وسط شمارش clock در این مرحله برسد، در این صورت، ورودی سریال را مجددا چک میکند برای اطمینان از درست بودن بیت 0 فرستاده شده، اگر ورودی 0 اشتباه فرستاده شده باشد به s_Idle بر میگردد و اگر شمارش clock به وسط آن نرسیده بود به s_RX_Start_Bit برمیگردد و منتظر رسیدن به وسط clock می ماند. اگر به وسط clock برسد و 0 به درستی فرستاده شده باشد، به s_RX_Data_Bits می رود.

3. S_RX_Data_Bits

در این مرحله دریافت دیتا شروع می شود. برای دریافت هر بیت از دیتا اطمینان حاصل می کند که یک clk_Per_Bit به طور کامل طی شده باشد، سپس هر بیت از دیتا را به آخر یک متغیر 8 بیتی اضافه میکند. و در نهایت این متغیر 8 بیتی را به سیگنال خروجی می دهد. به فرآیند تبدیل بیت های سریالی به یک دیتا چند بیتی parallelization می گویند. پس از دریافت هر 8 بیت به s_Stop_Bit می رویم.

4. S_RX_Stop_Bit

پس از دریافت 8 بیت در این state به اندازه یک clk_Per_Bit منتظر می ماند و سپس خروجی r_RX_Valid را به معنای دریافت کامل 8 بیت، 1 کرده و به s_Cleanup می رود.

5. S_Cleanup

در این state، متغیر r_RX_Valid را 0 میکند تا بتواند برای دریافت دیتای جدید آماده باشد و به s_Idle می رود و مجددا برای شروع فرآیند دریافت دیتای بعدی منتظر می ماند.

References

<https://www.analog.com/en/analog-dialogue/articles/uart-a-hardware-communication-protocol.html> .1

<https://nandland.com> .2

<https://www.quantil.com/content-delivery-insights/content-acceleration/data-transmission/#:~:text=There%20are%20two%20methods%20used,same%20time%20over%20multiple%20channels> .3