

## Vivado Tool Synthesis Hanging Problem on Ubuntu.

你好，

在使用 Vivado 综合设计文件时，我遇到了系统挂起的问题。我的系统运行在 Linux 上，使用的 Vivado 版本是 2024.1。我在 Ubuntu 终端中使用的相关命令如下：

```
vivado -mode tcl
```

```
read_verilog rtl.v
```

```
synth_design -part xcvp1802-lsvc4072-2MP-e-S -top top -directive AreaMultThresholdDSP  
-fsm_extraction one_hot -resource_sharing on -control_set_opt_threshold 34 -shreg_min_size 8  
-incremental_mode off -assert
```

考虑到每次挂起的原因可能不一样，希望本次测试用例可以对挂起问题提供一定的参考。我已附上我们的设计文件 rtl.v 以及使用 Vivado 综合时生成的一些系统文件和日志。

我已经成功安装 Versal 器件，正如附件中的 log 日志文件所示，这次的 part 我选择了官方推荐的 xcvp1802-lsvc4072-2MP-e-S。