Matricola: 209397

È stato chiesto di realizzare Con l'ausilio del simulatore SPICE, progettare un Inverter CMOS che quando caricato da una capacità CL* abbia tpHL ~ tpLH~ 80ps

Il valore della capacità, in femto Farad, sul nodo **vout** è stata determinata come la somma delle cifre che compongono la mia matricola

Matricola 209397

C1 = 2+0+9+3+9+7 = 30 fF

- Per tutte le simulazioni si faccia riferimento alle seguenti condizioni operative.
- VDD=3.3V L=0.5um
- NMOS: Transconduttanza KP=1*10⁻⁴ A/V² Tensione Soglia VT0=0.7 V
- PMOS: Transconduttanza KP=5*10⁻⁵ A/V² Tensione Soglia VT0=-0.7 V
- C_{OX}=3.45 fF/mm²

Le formule utilizzate sono le seguenti

$$t_{pHL} = \frac{C1}{K_n' \cdot W_{n \perp} L} \cdot V_{DD}$$


$$t_{PLH} = \frac{C1}{K_p' \cdot \underline{W_p \cdot V_{DD}}}$$


Matricola: 209397

$$W$$
n = $C1 \cdot L$ =5.6818*10⁻⁷ m=0.56818um \sim 0.57um $t_{pHL} \cdot VDD \cdot Kn'$


$$Wp = C1 \cdot L$$
 =1.13636*10⁻⁶ m=1.13636um 1.14um $t_{pLH} \cdot VDD \cdot Kp'$

Sono andato ad inserire nei parametri dei 2 transistor, e avvio la simulazione Per misurare i tempi di propagazione si sceglie un punto di riferimento, è stato scelto il 50% della commutazione.





Matricola: 209397



 $t_{pLH} \approx 0.141$ ns

$$t_{pHL} \stackrel{\sim}{=} 0.141$$
ns


Inoltre dal diagramma si notano dei picchi improvvisi della vout in corrispondenza della commutazione del segnale d'ingresso, questi sono dovuti alla capacità parassita tra gate e drain dei transistor che compongono l'inverter.

Ovviamente i tempi non coincidono con la specifica richiesta, ciò che si può fare è aumentare le profondità dei transistor in modo che il mio tempo di propagazione si abbassi, dai risultati analitici noto che il rapporto Wp /Wn ~2, ciò che ho fatto è stato aumentare le dimensioni dei transistor mantenendo invariato questo rapporto, l'invarianza del rapporto mi garantisce l'uguaglianza dei 2 tempi di propagazione.


Dopo vari tentativi ho notato che la coppia di W che garantisce un *tpHL*~*tpLH*~8*0ps* è questa:


 $Wp = 2.28 \ um \ Wn = 1.14 \ um$ Quindi sono andato a sostituire le vecchie profondità all'interno del simulatore SPICE

Matricola: 209397



Vado a simulare il circuito:






Come secondo punto


Matricola: 209397

. Si determini il ritardo dell'inverter così progettato in presenza di FAN-OUT=4 (4 inverter dimensionati allo stesso modo del primo inverter)


Lo schema è il seguente:



Ora vado a determinare il ritardo dell'inverter a FAN_OUT_4 rispetto all'inverter progettato in precedenza:



Matricola: 209397



$$t_{pLH} \stackrel{\sim}{=} 0.056$$
ns

$$t_{pHL} \stackrel{\sim}{=} 0.052$$
ns

Rispetto a prima il ritardo è minore rispetto a quello di prima.