
Matricola: 209397

è stato chiesto di descrivere in codice VHDL il comportamento del seguente circuito:



la richiesta è che il reset deve essere sincrono, per cui deve agire se solo se abbiamo l'evento di salita del clock, inoltre c'è una costante che dipende dalla mia matricola che determina il modulo del contatore, cioè il contatore arrivato a (256-costante) deve tornare a 0. La mia costante è pari a 2+0+9+3+9+7=30 in binario a 8 bit "00011110", il modulo del contatore è quindi

(K=256-COSTANTE= 226) in binario "11100010". Il seguente circuito deve dare in uscita il conteggio del contatore se il numero del conteggio è pari oppure la somma tra il conteggio e la costante se il numero del conteggio è dispari.

Mux:

```
1 library IEEE;
 2 use IEEE.STD LOGIC 1164.ALL;
 30 entity mux is
       port(conta, somma: in std_logic_vector(7 downto 0);
 4
 5
       sel: in std logic;
         out mux: out std logic vector(7 downto 0));
 6
 7 🖨
         end entity;
 8 🖨
         architecture Behavioral of mux is
         signal X : std logic vector(7 downto 0);
 9
10
          begin
          with sel select
11
12
          out mux<= somma when '1',
13
                       conta when '0',
14
                       X when others;
150
          end architecture;
```

Matricola: 209397

ADDER 8 BIT:

Ho usato l'operatore '+'.

CONTATORE A 8 BIT:

```
1 library IEEE;
2 use IEEE.STD LOGIC 1164.ALL;
3 use IEEE.STD LOGIC UNSIGNED.ALL;
4 \, \dot{\circ} \, {\rm entity} \, {\rm CONTATORE} \, \, 8 \, \, {\rm BIT} \, \, {\rm is}
    port (Count_out : out std_logic_vector (0 to 7);
         clk : in std logic;
6
7
           reset : in std_logic);
80 end entity;
99 architecture Behavioral of CONTATORE 8 BIT is
   signal Qcount : std_logic_vector (0 to 7) := "00000000";
10
    begin
11
      process (clk)
12 🖯
13
      begin
14 🖣
       if (rising edge (clk)) then
15 9
               if reset ='1' then
16
                  Qcount <= "0000000";
17
                   elsif Qcount = "11100010" then
18
                   Qcount<= "00000000";
19:
                   else Qcount <= Qcount + 1;
200
                  end if;
21 0
                  end if;
            end process;
            Count out <= Qcount;
23
24 end architecture;
```

Ora manca solo di collegare tutti i circuiti ovvero fare i collegamenti interni per ottenere il circuito finale.


Matricola: 209397

CIRCUITO_FINALE:

```
1 library IEEE;
 2 use IEEE.STD_LOGIC_1164.ALL;
 3
 4 entity CIRCUITO FINALE is
 5 port( reset, clk: in std_logic;
          uscita: out std logic vector(7 downto 0));
 7 ė
           end entity;
 8 architecture Behavioral of CIRCUITO FINALE is
    signal costante: std_logic_vector(7 downto 0):="00011110";
 9
       signal count: std_logic_vector (7 downto 0);
      signal out_adder: std_logic_vector(7 downto 0);
12 component CONTATORE_8_BIT is
13
    port (Count_out : out std_logic_vector (0 to 7);
14
          clk : in std logic;
           reset : in std_logic);
16 end component;
17 component ADDER8_BIT is
port(k, count: in std_logic_vector(7 downto 0);
19
          out adder: out std logic vector(7 downto 0));
20 end component;
21 component mux is
       port(conta, somma: in std_logic_vector(7 downto 0);
               sel: in std_logic;
24
               out_mux: out std_logic_vector(7 downto 0));
         end component;
26
       begin
        dut: CONTATORE 8 BIT port map (count(7 downto 0), clk, reset);
        dut1: ADDER8 BIT port map (costante(7 downto 0), count(7 downto 0), out adder(7 downto 0));
28
29:
        dut2: mux port map (count(7 downto 0),out_adder(7 downto 0),count(0), uscita(7 downto 0));
30 è
         end Behavioral;
31
dut2: mux port map (count(7 downto 0), out adder(7 downto 0), count(0), uscita(7 downto 0));
```

il bit meno significativo dell'uscita del contatore indica la parità del numero ; se il bit meno significativo è 0 allora il numero è pari altrimenti se il bit è 1 allora il numero è dispari.

Come prima verifica tengo conto dello schema seguente:



Matricola: 209397

TEST_BENCH:

```
1 library IEEE;
 2 use IEEE.STD LOGIC 1164.ALL;
 3 entity TB_CIRCUITO is
 4 --port();
 5 end entity;
 69 architecture Behavioral of TB CIRCUITO is
 7 component CIRCUITO_FINALE is
8
    port( reset, clk: in std_logic;
9
                uscita: out std_logic_vector(7 downto 0));
9 uscita: out std_logic_vector(/ downto 0,
10 end component;
11 signal clk: std_logic := '0';
12 signal reset: std_logic := '0';
13 signal out_conta: std_logic_vector(7 downto 0);
14 begin
15 uut: CIRCUITO_FINALE port map (reset, clk, out_conta);
16 clock : process
17
                 begin
18
                   wait for 2 ns;
19
                   clk <= not clk;
           end process;
```

```
21 reset_conta: process
22
                     begin
23
                         wait for 40 ns;
24
                         reset <= '1';
25
                         wait for 10 ns;
                         reset <= '0';
26
27
                         wait;
280
                end process;
29¢ end architecture;
```

SIMULAZIONE:



Nei primi 40 ns ho fatto la verifica del funzionamento del circuito.



A 42 ns ovvero al fronte di salita ho resettato il circuito

Matricola: 209397



Dopo 8 ns ritorna a fare il suo lavoro di nuovo

Ora dovrei fare la verifica che conta fino a 226

		954.000 ns														
Name	Value	!	925 ns	930 ns	935 ns	940 n	s	945 ns	950 ns	955 ns	960 ns	965 ns	970 ns	975 ns	980 ns	985 ns
¹⊌ clk	1															
le reset	0															
> 16 out_c[7:	0	249	220	251	222	253	224	255	226	0 (31	33	4 X	35	6 37	(8

A 954 ns il contatore si resetta in automatico.

```
Codici:-
MUX:
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity mux is
  port(conta, somma: in std_logic_vector(7 downto 0);
  sel: in std_logic;
   out_mux: out std_logic_vector(7 downto 0));
   end entity;
   architecture Behavioral of mux is
   signal X : std_logic_vector(7 downto 0);
   begin
   with sel select
   out_mux<= somma when '1',
          conta when '0',
          X when others;
   end architecture;
```

ADDER 8_BIT:

library IEEE;

```
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity ADDER8_BIT is
   port(k, count: in std_logic_vector(7 downto 0);
     out_adder: out std_logic_vector(7 downto 0));
end ENTITY;
architecture Behavioral of ADDER8 BIT is
begin
 out_adder <= k + count;
 end architecture;
CONTATORE A 8 BIT:
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity CONTATORE_8_BIT is
  port (Count_out : out std_logic_vector (0 to 7);
    clk: in std_logic;
          reset : in std_logic);
end entity;
architecture Behavioral of CONTATORE_8_BIT is
signal Qcount : std_logic_vector (0 to 7) := "00000000";
        begin
        process (clk)
        begin
               if(rising_edge(clk)) then
                       if reset ='1' then
                              Qcount <= "00000000";
                               elsif Qcount = "11100010" then
                               Qcount<= "00000000";
```

```
else Qcount <= Qcount + 1;
                               end if;
               end if;
       end process;
        Count_out <= Qcount;
end architecture;
CIRCUITO_FINALE:
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity CIRCUITO_FINALE is
port( reset, clk: in std_logic;
    uscita: out std_logic_vector(7 downto 0));
    end entity;
architecture Behavioral of CIRCUITO_FINALE is
  signal costante: std_logic_vector(7 downto 0):="00011110";
  signal count: std_logic_vector (7 downto 0);
  signal out_adder: std_logic_vector(7 downto 0);
component CONTATORE_8_BIT is
  port (Count_out : out std_logic_vector (0 to 7);
    clk: in std_logic;
          reset : in std_logic);
end component;
component ADDER8_BIT is
   port(k, count: in std_logic_vector(7 downto 0);
     out_adder: out std_logic_vector(7 downto 0));
end component;
component mux is
  port(conta, somma: in std_logic_vector(7 downto 0);
      sel: in std_logic;
```

```
out_mux: out std_logic_vector(7 downto 0));
   end component;
  begin
  dut: CONTATORE_8_BIT port map (count(7 downto 0),clk,reset);
  dut1: ADDER8_BIT port map (costante(7 downto 0), count(7 downto 0), out_adder(7 downto 0));
  dut2: mux port map (count(7 downto 0),out_adder(7 downto 0),count(0), uscita(7 downto 0));
   end Behavioral;
TEST_BENCH:
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity TB_CIRCUITO is
--port();
end entity;
architecture Behavioral of TB_CIRCUITO is
  component CIRCUITO_FINALE is
  port( reset, clk: in std_logic;
      uscita: out std_logic_vector(7 downto 0));
  end component;
  signal clk: std_logic := '0';
  signal reset: std_logic := '0';
  signal out_conta: std_logic_vector(7 downto 0);
begin
uut: CIRCUITO_FINALE port map (reset,clk,out_conta);
clock: process
      begin
      wait for 2 ns;
       clk <= not clk;
    end process;
reset_conta: process
        begin
```

```
wait for 40 ns;
reset <= '1';
wait for 10 ns;
reset <= '0';
wait;
end process;
end architecture;</pre>
```