





اصول سیستمهای کامپیوتری

جلسه ششم: ادامه مدارات ترتیبی





مدرس: دکتر محمد حسن شیرعلی شهرضا





معرفی درس

اصول سیستمهای کامپیوتری جلسه ششم: ادامه مدارات ترتیبی

فهرست مطالب:

- معرفی مدارات ترتیبی
- جدول و نمودار حالت
- طراحی یک مدار ترتیبی
 - ثىات
 - ثبات انتقالی
 - شمارنده

هدف اصلی این جلسه آشنایی با انواع متداول مدارات ترتیبی است.

این جلسه مطابق با بخشهای ۱-۷ و ۲-۴ و ۲-۵ و ۲-۶ از کتاب مانو است.






مدارات ترتيبي

• مدارات منطقی ترتیبی (Sequential Circuit)

در مدارات ترتیبی در هر لحظه، خروجی علاوه بر ورودی در همان لحظه به ورودیهای قبلی نیز بستگی دارد.

به عبارت دیگر این مدارات حافظه دارند.

به عبارت دیگر، حالت یا وضعیت (state) سیستم نیز در خروجی تاثیر دارد. وضعیت بعدی مدار نیز بستگی به وضعیت فعلی و ورودی فعلی دارد.







انواع مدارات ترتيبي

- مدارات ترتیبی به دو دسته همزمان و غیرهمزمان تقسیم میشوند
 - مدارات ترتیبی همزمان یا سنکرون (Synchronous) تغییر حالت مدار توسط یک پالس ساعت هماهنگ می شود
 - مدارات ترتیبی غیرهمزمان یا آسنکرون (Asynchronous) با تغییر ورودی مدار، بلافاصله مدار تغییر حالت میدهد

در این درس فقط مدارات همزمان را مطالعه می کنیم





مثال برای مدارات ترتیبی (شکل ۱-۲۵ کتاب)


مثالی از یک مدار ترتیبی

(شکل ۱–۲۵ کتاب مانو با کمی تغییر)

 $\mathbf{x}(\mathbf{t})$ ورودی مدار

y(t) مدار خروجی

A(t) B(t) حالات مدار








مثال برای مدارات ترتیبی (ادامه)

مثالی از یک مدار ترتیبی






معادله فليب فلاب B

$$B(t+1) = \overline{A}(t)x(t)$$

معادله خروجی مدار (y(t

$$y(t) = \overline{x}(t)(B(t) + A(t))$$







جدول حالت (State Table)

- رفتار یک مدار ترتیبی را می توان با جدول حالت نشان داد
- این جدول خروجی مدار و حالت بعدی آن را با توجه به ورودی و حالت فعلی نشان میدهد
 - جدول حالت مربوط به شکل ۱–۲۵ کتاب


Present State	sent State Input Next State			Output
A(t) B(t)	$\mathbf{x}(\mathbf{t})$	A(t+1)	B (t+1)	y(t)
0 0	0	0	0	0
0 0	1	0	1	0
0 1	0	0	0	1
0 1	1	1	1	0
1 0	0	0	0	1
1 0	1	1	0	0
1 1	0	0	0	1
1 1	1	1	0	0





نمودار حالت (State Diagram)

جدول حالت یک مدار ترتیبی را میتوان با یک نمودار حالت نشان داد نمودار حالت مربوط به مثال کتاب (شکل ۱-۲۶ کتاب مانو با کمی تغییر)








دیاگرام زمانی یک مدار ترتیبی

عملکرد یک مدار ترتیبی را می توان با یک دیاگرام زمانی نشان داد دیاگرام زمانی مربوط به مدار شکل ۱-۲۵ به صورت زیر است این مدار در لبه مثبت پالس ساعت تغییر حالت می دهد







طراحی مدار ترتیبی همزمان


- مراحل طراحی یک مدار ترتیبی همزمان (سنکرون)
 - ۱ تعریف دقیق مساله
 - ۲ رسم جدول حالت
- ۳ اگر فقط ورودی-خروجی مدار اهمیت دارد، ساده کردن جدول حالت
 - ۴ تخصیص مقادیر باینری به هر حالت
 - Δ تعیین تعداد فلیپ فلاپ مورد نیاز و نام گذاری آنها
 - ۶ انتخاب نوع فلیپ فلاپ
- ۷ تعیین مدارهای تغییر وضعیت و جدول خروجی ازروی جدول حالت
 - ۸ ساده کردن توابع مربوط به ورودی فلیپ فلاپ ها و خروجی مدار
 - ۹ رسم دیاگرام مدار





مثال طراحی یک شمارنده

به عنوان مثال یک شمارنده دودوئی (باینری) دو بیتی را طراحی میکنیم نمودار حالت این شمارنده به شکل زیر است (شکل ۱-۲۷ کتاب)







مثال طراحی یک شمارنده (ادامه)

• جدول تحریک این شمارنده برای فلیپ فلاپ JK بصورت زیر است


Present State		Input	Next State		F/F Input Equ.				
	Α	В	X	А	В	J _A	K _A	J_B	K _B
	0	0	0	0	0	0	Χ	0	X
	0	0	1	0	1	0	X	1	X
	0	1	0	0	1	0	X	X	0
	0	1	1	1	0	1	X	X	1
	1	0	0	1	0	X	0	0	X
	1	0	1	1	1	X	0	1	X
	1	1	0	1	1	X	0	X	0
	1	1	1	0	0	X	1	X	1





مثال طراحی یک شمارنده (ادامه)

توابع مربوط به ورودی فلیپ فلاپ ها را ساده می کنیم








مثال طراحی یک شمارنده (ادامه)

نمودار منطقی این شمارنده به شکل زیر است (شکل ۱-۲۹ کتاب)







ثبات (Register)

گروهی از فلیپ فلاپها که هر فلیپ فلاپ یک بیت اطلاعات را ذخیره می کند مثال - یک ثبات ۴ بیتی (شکل ۲ - ۶ کتاب)





Fig. 2-6 4-bit register





ثبات با باردهی موازی (Register with parallel load)




- ثبات با امکان باردهی موازی
 - مثال یک ثبات ۴ بیتی
 با امکان باردهی موازی
 (شکل ۲ ۷ کتاب)





(Shift Register) ثبات انتقالی

ثباتی که قادر به انتقال اطلاعات به سمت چپ یا راست باشد مثال - یک ثبات انتقالی ۴ بیتی (شکل ۲ - ۸ کتاب)








ثبات انتقالی دوطرفه با امکان باردهی موازی

- ثباتی که قادر به انتقال اطلاعات به سمت چپ و راست باشد و امکان بارشدن موازی نیز داشته باشد
- در ورودی هر ثبات یک مالتی پلکسر (انتخاب کننده) چهار به یک قرار می گیرد





ثبات انتقالی دوطرفه با امکان باردهی موازی






شمارنده دودوئی (Binary Counter)

- یک مدار ترتیبی که دنبالهای از حالات را تکرار کند
 - شمارنده غير همزمان (Ripple counter)
 - شمارنده همزمان یا سنکرون






شمارنده غیر همزمان (Ripple counter)





شمارنده دودوئی (Binary Counter)


- شمارنده همزمان یا سنکرون ۴ بیتی با فلیپ فلاپ JK
 - شکل ۲-۱۰ کتاب مانو








شمارنده همزمان (Synchronous Counter)





شمارنده همزمان با امکان باردهی موازی






خودآزمایی

۱ – کنکور کارشناسی ارشد – ۱۳۸۶

۱۲ - شکل زیر یک شیفت رجیستر را نشان می دهد که در هر clock یک بیت محتوای خود را به راست شیفت می دهد. اگر مقدار اولیهٔ این شیفت رجیستر ۱ ۰ ۰ ۰ ۰ باشد، دورهٔ تناوب این شیفت رجیستر چند clock cycle است؟

- 7 ()
- ۲) ۸
- 10 (4
- 17 (4






خودآزمایی

۲- کنکور کارشناسی ارشد - ۱۳۸۷

برای ساخت یک شمارنده باینری up/down با ورودی u=0 یرای بالا شمردن و u=1 برای پایین شمردن)، دایرههای نـشان داده شده در مدار زیر چه باید باشند؟



$$D_{\mathbf{l}} = Q_{\mathbf{l}} \oplus \mathbf{u}$$

$$D_{\mathbf{o}} = Q_{\mathbf{o}} \oplus \mathbf{u}$$

$$(\mathbf{V})$$

$$D_{\mathbf{o}} = \overline{Q}_{\mathbf{l}} \oplus \mathbf{u}$$

$$D_{\mathbf{o}} = \overline{Q}_{\mathbf{o}}$$






خودآزمایی

۳- کنکور کارشناسی ارشد - ۱۳۸۸

ور مدار زیر، پس از Reset کامل مدارشمارش به چه گونه است؟ (تمامی اعداد بر اساس $\mathbf{Q}_{7}\mathbf{Q}_{3}$ میباشد) $\mathbf{Q}_{7}\mathbf{Q}_{8}$







منابع



در تهیه این پاورپوینت از منابع زیر استفاده شده است: ۱- امیر صادقی - معماری سیستمهای کامپیوتری — نوشته موریس مانو

- مرکز نشر دانشگاهی - چاپ اول ۱۳۷۴ - چاپ پنجم - ۱۳۸۴ - مرکز نشر دانشگاهی

/معماری-سیستمهای-کامپیوتری/https://iup.ac.ir/product

۲- مجموعه سوالات کنکور کارشناسی ارشد

http://sharif.edu/~ghodsi/grad-exams/index.html

