


اصول سیستمهای کامپیوتری

جلسه پنجم: مدارات ترتیبی – فلیپ فلاپ (Sequential Circuit - Flip Flop)



مدرس: دکتر محمد حسن شیرعلی شهرضا





معرفی درس

اصول سیستمهای کامپیوتری

جلسه پنجم: مدارات ترتیبی - فلیپ فلاپ

• فهرست مطالب:

- معرفی مدارات ترتیبی
 - (Latch) الچ
 - فلیپ فلاپ
- انواع مختلف فلیپ فلاپ

هدف اصلی این جلسه آشنایی با اجزای پایه مدارات ترتیبی است. این جلسه مطابق با بخش ۱-۶ از کتاب مانو است






مدارات ترکیبی

• مدارات منطقی ترکیبی (Combinational Circuit)

در مدارات ترکیبی در هر لحظه، خروجی فقط بستگی به ورودی در همان لحظه داشته و به ورودیهای قبلی بستگی ندارد.

به عبارت دیگر این مدارات فاقد حافظه هستند.








مدارات ترتيبي

• مدارات منطقی ترتیبی (Sequential Circuit)

در مدارات ترتیبی در هر لحظه، خروجی علاوه بر ورودی در همان لحظه به ورودیهای قبلی نیز بستگی دارد.

به عبارت دیگر این مدارات حافظه دارند.

به عبارت دیگر، حالت یا وضعیت (state) سیستم نیز در خروجی تاثیر دارد. وضعیت بعدی مدار نیز بستگی به وضعیت فعلی و ورودی فعلی دارد.







مثال براي مدارات ترتيبي

اکثر مدارات منطقی که با آنها سروکار داریم، مدارات ترتیبی هستند:

۱- چراغ راهنمایی

مدار کنترل کننده یک چراغ راهنمایی یک مدار ترتیبی است.

۲- آسانسور


مدار کنترل کننده یک آسانسور نیز یک مدار ترتیبی است.

یعنی در هر لحظه باید بداند که آسانسور در چه طبقه ای قرار دارد

و جهت حركت آن به طرف پايين يا بالا است

۳ – کامییوتر

هر کامپیوتر را می توان یک مدار ترتیبی پیچیده در نظر گرفت










مدار حافظه پایه

• مدار حافظه پایه (Basic Memory Circuit)

با دو عدد دروازه NOR می توان یک مدار حافظه پایه ساخت



اگر ورودی R برابر یک و S برابر صفر باشد، خروجی Q برابر صفر و خروجی Q برابر یک می شود.

حال اگر ورودی R و S هر دو صفر شوند، خروجیها بدون تغییر باقی میمانند.

اگر ورودی S برابر یک و R برابر صفر باشد، خروجی Q برابر یک و خروجی Q برابر صفر می شود.

حال اگر ورودی R و S هر دو صفر شوند، خروجیها بدون تغییر باقی می مانند. به این مدار لچ SR می گویند.





جدول درستی برای مدار حافظه پایه

S	R	Q
0	0	No change
0	1	0 (reset)
1	0	1 (set)

• جدول ساده برای لچ SR

یعنی فعال شدن ورودی R باعث صفر شدن (Reset)

و فعال شدن ورودی S باعث یک شدن (Set) خروجی S می شود.


اگر هر دو ورودی R و S غیر فعال باشند، خروجی Q وضعیت خود را حفظ می کند.





مدار لچ با NAND

• می توان با دو دروازه NAND نیز یک لچ ساخت:



جدول درستی برای این لچ


S	R	Q
1	1	No change
1	0	0 (reset)
0	1	1 (set)





مدار لچ با ورودی کنترل

در مدار لچ هر زمان که ورودی تغییر کند، خروجی نیز تغییر میکند ولی میتوان مدار را به شکلی طراحی کرد که فقط زمانی که ورودی کنترل آن یک باشد تغییر کند




در این مدار اگر ورودی C برابر یک باشد، مدار می تواند تغییر حالت دهد.





مدار لچ با ورودی کنترل

مدار لچ با ورودی کنترل را می توان با دروازه NAND نیز ساخت




С	S	R	S'	R'	Q
0	×	X	1	1	No change
1	0	0	1	1	No change
1	0	1	1	0	0 (reset)
1	1	0	0	1	1 (set)
1	1	1	0	0	Avoid!





مدار لچ داده (D Latch)

• مدار لچ داده یا D Latch به صورت زیر است:



С	D	Q
0	X	No change
1	0	0
1	1	1

اگر ورودی کنترل یک باشد، ورودی D وارد لچ میشود و با صفر شدن ورودی کنترل این داده در لچ باقی میماند






دیاگرام حالت

برای توصیف مدارات ترتیبی از دیاگرام حالت استفاده میشود.

در دیاگرام حالت (State Diagram)، هر حالت یا وضعیت مدار با یک دایره و انتقال از یک حالت به حالت دیگر با یک کمان برچسب دار نشان داده می شود.

مثلا دیاگرام حالت لچ داده (D Latch) به صورت زیر است:

برچسب هر یال در این دیاگرام نمایش دهنده ورودی و خروجی است. مثلا 0x/1 به معنای این است که ورودی C مقدار یک و ورودی D بدون اهمیت بوده و خروجی مقدار صفر دارد.







فليپ فلاپ

فلیپ فلاپ مانند لچ میباشد

با این تفاوت که فقط در زمانهای مشخصی که با سیگنال کلاک یا ساعت مشخص میشود، تغییر میکند.

فلیپ فلاپ می تواند فعال با سطح یا فعال با لبه سیگنال ساعت باشد.






فلیپ فلاپ Master-Slave

• فلیپ فلاپ Master-Slave

این فلیپ فلاپ که به تابع – متبوع یا حاکم – پیرو یا ارباب – برده معروف است، در زمانی که سیگنال کنترل یا پالس ساعت مقدار صفر دارد از ورودی نمونه برداری کرده و با یک شدن سیگنال کنترل، خروجی تغییر می کند.

پس خروجی فقط در لحظه تغییر حالت کلاک از صفر به یک تغییر می کند.








فليپ فلاپ فعال با لبه

- فلیپ فلاپ فعال با لبه (Edge Triggered) فقط در لبه پالس ساعت تغییر حالت دارد.
- اگر در لبه صفر به یک تغییر کند به آن لبه مثبت (Positive) می گویند
- اگر در لبه یک به صفر تغییر کند به آن لبه منفی (Negative) می گویند








فليپ فلاپ D فعال با لبه

• فلیپ فلاپ D فعال با لبه (Edge Triggered D Flip) در شکل زیر نشان داده شده است.








شكل مرسوم فليپ فلاپ D فعال با لبه

- معمولا فلیپ فلاپ D فعال با لبه (Edge Triggered D Flip) به شکل زیر نشان داده می شود.
 - در این شکل CP مخفف پالس ساعت (Clock Pulse) است








انواع فليپ فلاپ D فعال با لبه


• فليپ فلاپ D فعال با لبه مثبت

(Positive Edge Triggered D Flip Flop)



• فليپ فلاپ D فعال با لبه منفى

(Negative Edge Triggered D Flip Flop)








فليپ فلاپ JK

• فلیپ فلاپ JK مشابه RS میباشد با این تفاوت که فعال شدن همزمان IK باعث مکمل شدن فلیپ فلاپ می شود.



С	J	K	Q _{next}
0	X	X	No change
1	0	0	No change
1	0	1	0 (reset)
↑	1	0	1 (set)
↑	1	1	$Q'_{current}$






ورودي مستقيم در فليپ فلاپ

• معمولا در فلیپ فلاپ های موجود به صورت مدارات مجتمع ورودیهای مستقیمی برای صفر یا یک کردن فلیپ فلاپ به صورت مستقل از کلاک نیز وجود دارد.

این ورودیها معمولا Set و Clear نامیده میشوند.

مثلا مدار مجتمع 7476 به شکل زیر است ـ




Negative Edge Triggered JK Flip-FLop





فليپ فلاپ T

• در فلیپ فلاپ T فعال شدن ورودی T باعث مکمل شدن فلیپ فلاپ می شود.



С	Т	Qnext
0	X	No change
 	0	No change
↑	1	Q'current






جدول تحریک فلیپ فلاپ T

• جدول تحریک برای تغییر حالت فلیپ فلاپ T به صورت زیر است

حالت فعلی Q(t)	حالت بعدی Q(t+1)	ورود <i>ی</i> مورد نیاز T
0	0	0
0	1	1
1	0	1
1	1	0








ج**دول تحریک فلیپ فلاپ** D

• جدول تحریک برای تغییر حالت فلیپ فلاپ D به صورت زیر است

حالت فعلى Q(t)	حالت بعدی Q(t+1)	ورود <i>ی</i> مورد نیاز D
0	0	0
0	1	1
1	0	0
1	1	1








جدول تحریک فلیپ فلاپ SR

• جدول تحریک برای تغییر حالت فلیپ فلاپ SR به صورت زیر است




حالت فعلی Q(t)	حالت بعدی Q(t+1)	ورودی مورد نیاز S	ورودی مورد نیاز R
0	0	0	X
0	1	1	0
1	0	0	1
1	1	X	0





جدول تحریک فلیپ فلاپ JK

• جدول تحریک برای تغییر حالت فلیپ فلاپ JK به صورت زیر است




حالت	حالت	ورودی	ورودی
فعلى	بعدی	مورد نیاز	مورد نیاز
Q(t)	Q(t+1)	J	K
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0






۱ – کنکور کارشناسی ارشد – ۱۳۸۰

۱۴ – با در نظر گرفتن شکل موج نشان داده شده روی c , b , a و x، موج روی خروجی qکدام است؟









۱ - کنکور کارشناسی ارشد - ۱۳۹۹

۶۴ در یک مدار ترتیبی با سه فلیپفلاپ از نوع D ، معادلات ورودی فلیپفلاپها به صورت زیر است:

$$D_A = \overline{C}$$
, $D_B = A \oplus C$, $D_C = B$

اگر در شروع کار همه فلیپ فلاپ ها Clear شوند و خروجی مدار ABC باشد، این مدار چه سیکلی را میشمارد؟


- 0,4,8,7,1 (1
- 0, 4, 8, 7, 1, 7 (7
- 0, 4, 8, 1, 7, 7 (
- a, 4, 8, V, 1, Y, 0 (F






۱- کنکور کارشناسی ارشد - ۱۴۰۰

 $(Q_{7}Q_{1}Q_{0})$ مدار زیر را در نظر بگیرید که از سه فلیپ فلاپ T تشکیل شده است و دارای خروجی با ترتیب $(Q_{7}Q_{1}Q_{0})$ است. توالی تولید شده توسط این مدار در حالتی که شروع مدار از "۱۱۱" باشد، برابر کدام گزینه است؟









۱- کنکور کارشناسی ارشد - ۱۴۰۰

۸۶ مدار ترتیبی با معادلات حالت زیر را در نظر بگیرید. چند حالت در این مدار قابل دسترس نیستند؟ (به عبارتی نمی توان با بازنشانی (Reset) کردن فلیپفلاپها به حالت ٥٥٥ و چندین گذار به آنها رسید.)
(لازم به ذکر است حالت مدار با ABC مشخص می شود.)

next
$$A = A.\overline{B} + \overline{A}.B.C$$

$$next B = \overline{C}A + \overline{A}C$$

$$mext C = \overline{A}\overline{B} + A.B.C$$

1 (1

7 (7

٣ (٣

4 (4









در تهیه این پاورپوینت از منابع زیر استفاده شده است: ۱- امیر صادقی - معماری سیستمهای کامپیوتری — نوشته موریس مانو

مرکز نشر دانشگاهی – چاپ اول ۱۳۷۴ - چاپ پنجم – ۱۳۸۴

/معماری-سیستمهای-کامپیوتری/https://iup.ac.ir/product

۲- مجموعه سوالات کنکور کارشناسی ارشد

http://sharif.edu/~ghodsi/grad-exams/index.html

