北京邮电大学 2011 - 2012 学年第二学期

《数字电路与逻辑设计》期末考试试题

	—, <u>è</u>	学生参	加考试	须带	学生证	或学院	证明,	未带者	音不准进
	入考坛	汤。学	主必须:	按照」	监考教员	师指定,	座位就	坐。	
考 试	<u>_,</u> =	书本、	参考资	料、	书包等	与考试	无关的]东西-	一律放到
注 意	考场打	指定位员	置。监:	考教师	师要遵'	守时间	,不能	大概 8:	20发。
事项	三、喜	学生不行	导另行:	携带、	使用和	稿纸,	要遵守	《考场	规则》,
	有考块	<u></u> 汤违纪5	或作弊	行为	者,按	相应规	定严肃	处理。	
	四、兽	学生必须	页将答:	题内邻	容做在i	式卷上	,草稿	纸上一	律无效。
	地方不够时做在背面,并在前面标明。								
考试	数字	电路与	逻辑设	计	考试时	付间	2012	年 5月	13 日
课程	教学	学 QQ 群:	3643717	5			8	:00—10	0:00
题号			=			=	=		总分
满分	30	12	12	6	10	10	10	10	100
11/4 / J	30	12	12	U	10	10	10	10	100
得分									
阅卷									
教师									
4X711									

一、选择题 (30分)

请先在本试卷上答题,每道题选出一个最合适的答案,然后 将全部答案(只写英文字母)汇总到下面的表格中。

	题号	1	2	3	4	5	6	7	8
Ī	答案	В	D	A	В	В	D	В	В
Ī	题号	9	10	11	12	13	14	15	
Ī	答案	A	D	В	D	A	С	A	

1. 连续 36437175 (教学 QQ 群号)个:	1 的 异 或 结 果 为
-----------------------------	---------------


A. 0 B. 1 C. 2013 D. 无法确定

2. 逻辑表达式 A+BC=____。


A. AB

B. A+C C. B+C D. (A+B)(A+C)


在下图所示的组合逻辑电路中,输出F=____。












4. 下图是有两个 TTL 与非门构成的电路,该电路属于

A. 组合电路



C. 混合电路

D. 无法确定




5. 下图为主从 JK 触发器的输入时序, Q 端的初始状态为 0, 当时钟下降 沿到来后,Q端的输出为



B. 高电平

C. 高电阻状态

D. 无法确定



6. 由 5 位 D 触发器构成的扭环计数器,其计数模值为 ___

A
$$M=7$$

C.
$$M = 9$$

D.
$$M=10$$

7. 若某M序列发生器由 12 位D 触发器构成,反馈函数为 $Q_0 \oplus Q_3$,则所 产生的序列的长度为 _____。

A. 2048

B. 4095 C. 4096

D. 4097

8. 对于 JK 触发器,若 $J = \overline{K}$,则可实现 的逻辑功能。

- A. RS 触发器
- B.D触发器
- C.T 触发器
- D. 主从RS触发器

9. 分析异步时序电路时,因各触发器的时钟可能不同,需把时钟引入触 发器的特征方程,对于 JK 触发器,正确的是_____

A.
$$Q^{n+1} = (J\overline{Q^n} + \overline{K}Q^n)CP + Q^n\overline{CP}$$
 B. $Q^{n+1} = Q^n \cdot CP$

B.
$$Q^{n+1} = Q^n \cdot CP$$

C.
$$Q^{n+1} = (J\overline{Q^n} + \overline{K}Q^n) + CP$$
 D. $Q^{n+1} = (J\overline{Q^n} + \overline{K}Q^n)CP$


$$D O^{n+1} = (\overline{JO^n} + \overline{KO^n})CP$$

- 10. 下列说法正确的是
- A. 异步计数器没有稳定的状态,微信公众平台是 bupt2013。
- B. D/A 转换要经过取样、保持、量化、编码等步骤。
- C. ROM 的与阵列可编程,或阵列也可编程。
- D. 同步计数器比异步计数器工作速度快。
- 11. 若用 2K×8 位的 CMOS 静态 RAM 芯片 CDM6116 组成 8K×16 位的存 储器系统,共需_____片芯片。
 - A. 4 B. 8 C. 16
- 12. 用地址译码器可以构成: ______
 - A. 数据选择器
- B. 移位寄存器
- C. 计数器
- D. 数据分配器
- 13. 在下列几种模数转换器中,工作速度最快的是
 - A. 并行比较型 ADC B. 双积分型 ADC
 - C. 逐次渐进型 ADC
- 14. 状态编码中, 在确定初始状态后, 可以根据相邻法编码规则进行状态 分配,其中 规则不属于状态编码的相邻法编码规则。
- A. 行相邻 B. 列相邻 C. 输入相邻 D. 输出相邻
- 15. 四位权电阻网络 DAC 如下图所示,其中 A 为集成运放, $d_3d_2d_1d_0$ 为 输入的 4 位二进制数, 当 d=1 时模拟开关 S_i 拨向左边连接参考电压 V_{REF} ,

A.
$$-\frac{V_{\text{REF}}R_{\text{F}}}{2^{3}R}\sum_{i=0}^{3}(d_{i}\times 2^{i})$$
 B. $-\frac{V_{\text{REF}}R_{\text{F}}}{2^{3}R^{3}}\sum_{i=0}^{3}(d_{i}\times 2^{i})$

C.
$$+\frac{V_{\text{REF}}R_{\text{F}}}{2^{3}R^{3}}\sum_{i=0}^{3}(d_{i}\times2^{i})$$
 D. $+\frac{V_{\text{REF}}R_{\text{F}}}{2^{3}R}\sum_{i=0}^{3}(d_{i}\times2^{i})$

D.
$$+\frac{V_{\text{REF}}R_{\text{F}}}{2^{3}R}\sum_{i=0}^{3}(d_{i}\times2^{i})$$



二、分析题(共30分)

1. 分析图 2-1 所示的同步时序电路。(12分)





图 2-1

(1) 根据电路写出各触发器的激励方程和状态方程。

$$\begin{cases} J_{2} = \underline{Q_{1}^{n}} Q_{0}^{n} & K_{2} = \underline{Q_{0}^{n}} \\ J_{1} = \overline{Q_{2}^{n}} Q_{0}^{n} & K_{1} = \underline{Q_{0}^{n}} \\ J_{0} = K_{0} = 1 \end{cases} \begin{cases} Q_{2}^{n+1} = \overline{Q_{2}^{n}} Q_{1}^{n} Q_{0}^{n} + Q_{2}^{n} \overline{Q_{0}^{n}} \\ Q_{1}^{n+1} = \overline{Q_{2}^{n}} \overline{Q_{1}^{n}} Q_{0}^{n} + Q_{1}^{n} \overline{Q_{0}^{n}} \\ Q_{0}^{n+1} = \overline{Q_{0}^{n}} \end{cases}$$

(2) 做出状态转移表, 画出状图转移图

Q_2^n	Q_1^n	Q_0^n	$Q_2^{n+1} \ Q_1^{n+1} \ Q_0^{n+1}$
0	0	0	0 0 1
0	0	1	0 1 0
0	1	0	0 1 1
0	1	1	1 0 0
1	0	0	1 0 1
1	0	1	0 0 0
1	1	0	1 1 1
1	1	1	0 0 0



2. 十进制计数器 74LS160 的功能表 2-1 所示,试分析图 2-2 所示电路的逻

表 2-1 74LS160 的功能表

СР	\overline{R}_D	LOAD	ENP	ENT	工作状态
φ	0	φ	φ	φ	置零
↑	1	0	φ	φ	预置数
φ	1	1	0	φ	保持
φ	1	1	φ	0	保持(但C=0)
\uparrow	1	1	1	1	计数




图 2-2

(1) 根据功能表,74LS160 是异步复位,还是同步复位?是同步预置,还是异步预置?

异步复位,同步预置

(2) 与非门 G_2 和 G_3 构成 RS 触发器,说明当计数器从 0 开始计数到何值 时 \overline{Q} 端输出低电平,低电平持续多长时间?

计数到 0110 时输出低电平, 持续时间为时钟高电平时长


(3) 说明该计数器的模值。

M=6

(4) 请写出教学 QQ 群号和微信公众平台的微信号。

教学 QQ 群: 36437175, 微信号: bupt2013

(5) 在不增加逻辑门的情况下,在图 2-3 中通过适当的引线连接及同步预置的方式,实现模值 M=7的计数器。



3. 由计数器 74160 和八选一数据选择器 74151 组成的序列信号发生器如图 2-4 所示,(1) 计数器使用了哪几个状态(2) 分析并写出输出 F 端产生的序列信号(以计数器初始状态 0000 开始)。(6分)




图 2-4

74160 计数循环 0~6, 输出序列: 0000111

三、设计题(共40分)


1. 用 JK 触发器设计一个可自启动的五进制计数器,状态转移关系如表 3-1 所示,要求给出详细的设计过程,求出各触发器的激励函数,不用画 电路图。(10 分)


表 3-1

Q	n 2	Q_1^n	Q_0^n	Q	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
)	1	1		1	1	0
	1	1	0		0	0	1
()	0	1		0	1	0
()	1	0		1	0	1
	1	0	1		0	1	1

6

(1) 作出下一状态卡诺图,并写出触发器的状态转移方程





$$\begin{cases} Q_2^{n+1} = \overline{Q_2^n} Q_1^n \\ Q_1^{n+1} = \overline{Q_1^n} + Q_1^n Q_0^n \\ Q_0^{n+1} = \overline{Q_0^n} + Q_2^n Q_0^n \end{cases}$$

(3) 触发器的激励方程

http://q.weibo.com/1615436

$$\begin{cases} J_{2} = Q_{1}^{n} & K_{2} = 1 \\ J_{1} = 1 & K_{1} = \overline{Q_{0}^{n}} \\ J_{0} = 1 & K_{0} = \overline{Q_{2}^{n}} \end{cases}$$


(3) 检查自启动

$$000 \to 011$$

$$111 \rightarrow 011$$

$$100 \rightarrow 011$$

(4) 画出状态图



2. 设计一个同步时序电路, 当输入序列中出现 110 时输出为 1, 请补齐 状态图和状态表(分别在图 3-1 和表 3-2 上完成)。(10 分)

输入 X:

011011100110

输出 Z:

 $0\ 0\ 0\ 1\ 0\ 0\ 0\ 1\ 0\ 0\ 0\ 1$




表3-	2 状态转	移表			
S^n X	0	1			
A	A/0	B/0			
В	A/0	C/0			
С	A/1	C/0			
	S^{n+1}/Z				


图 3-1

3. 化简表 3-3 所示的始状态表为最简状态表 (10 分)

表 3-3

S ⁿ X	0	1		
A	A/0	B/0		
В	C/0	A/1		
С	B/0	D/1		
D	D/0	C/0		
Е	E/0	B/0		
	S^{n+1}/Z			

(1) 作隐含表



(2) 最大等价类集合

ADE BC

(3) 最简状态表

S^n X	0	1			
a	a/0	b/0			
b	b/0	a/1			
on+1 /c					

 $S^{n+1}\!/\!Z$

- 4. 用两片同步十进制计数器 74160 接成二十九进制计数器,请按照要求补齐图 3-2 及图 3-3 中连接线及必要的输入信号电平标注。(10分)
 - (1) 采用同步级联,设门 G1 的输出的复位信号能使 74160 可靠复位。




图 3-2

(2) 采用异步级联,设门 G1 的输出的预置信号能使 74160 可靠预置。




图 3-3

5. 二维码使用若干个与二进制相对应的几何形体来表示文字和数值信息,下列二维码代表什么信息?

