
# 本科试题(一)

# 一、选择题(每小题2分,共20分。)

- 1.  $F = A \oplus B \oplus C$ , A、B、C 取何值时, F=1A.011 B.100 C.101
- 2. 下列三个数对应的十进制数最大的是(
  - A. (30)<sub>8</sub> B. (10110)<sub>2</sub> C. (00101000)<sub>8421</sub> D.27
- 3. 图 1 所示电路中描述错误的是(
  - B.  $Q^{n+1} = Q^n$ A. 状态变化发生在 CP 脉冲下降沿
  - C.  $Q^{n+1} = \overline{Q}^n$ 
    - D. CP 脉冲下降沿输出状态翻转



- 4. 二进制加法器自身()。


  - A. 只能做二进制数加运算 B. 只能做 8421BCD 码加运算
  - C. A 和 B 均可
- D. 只能做补码加法运算
- 5. 用方程式表示时序电路的逻辑功能,需(
- A. 一个方程 B. 二个方程 C. 三个方程 D. 四个方程
- 6. 五个 D 触发器构成的扭环计数器, 计数器的模是(
  - A. 10
- B.  $2^{5}$
- C. 5 D.25
- 7. 八路数据选择器如图 2 所示,该电路所实现的逻辑函数是(
- A.  $F = \sum_{m} (6.8,13.14)$  B.  $F = \sum_{m} (6.8,9.13)$
- $F = \sum_{m} (6.7.8.9.13.14)_{\text{D}} F = \sum_{m} (0.1.2.5)$



- A.  $z \le not X$  and not Y;  $\pi z \le not (X \text{ or } Y)$ ;
- B.  $z \le not(X \text{ or } Y)$ ;  $\not \exists z \le not X \text{ or not } Y$ ;
- C.  $z \le not X$  and Y;  $notation Z \le not (X and Y)$ ;
- D.  $z \le not X$  and not Y;  $\pi z \le not (X \text{ and } Y)$ ;




- A. 双向的 B. 单向的 C. A 和 B 都对



- 10. 断电之后, 能够将存储内容保存下来的存储器是 ( )。
- A. 只读存储器 ROM; B. 随机存取存储器 RAM; C. 动态存取存储器 DRAM D. SDRAM

# 二、简答题(每小题5分,共15分)

- 1、化简  $F = \overline{AC + \overline{ABC} + \overline{BC}} + AB\overline{C}$  (5分)
- 2、分析如图 3 所示的逻辑电路图,写出输出逻辑函数表达式。(5 分)。



3、画出 01011 序列检测器的状态转移图, X 为序列输入, Z 为检测输出。(序列不重叠)(5 分)

# 三、综合分析题(15 分)

四位二进制同步计数器 74LS163 与 3:8 译码器 74LS138 的连接电路如图 4。

回答如下问题:

- 1.描述 74LS138 工作过程:
- 2.描述 74LS163 的清零功能;
- 3.图 4 构成模几计数器?
- 4.画出图 4 计数器状态变化图;
- 5.图 4 采用了中规模集成计数器构成 任意进制计数器的什么方法? (复位法、预置法)

| 74LS163 功能表  |   |   |   |    |                |                |                |                |                |                |                |       |
|--------------|---|---|---|----|----------------|----------------|----------------|----------------|----------------|----------------|----------------|-------|
| 输入           |   |   |   |    |                |                |                | 输出             |                |                |                |       |
| Cr           | LD                                      | Р | Т | ср | D <sub>3</sub> | D <sub>2</sub> | D <sub>1</sub> | D <sub>0</sub> | $Q_D$          | Qc             | Q <sub>B</sub> | QA    |
| L            | ×                                       | × | × | 1  | ×              | ×              | ×              | ×              | Ш              | L              | L              | Ш     |
| Η            | L                                       | × | × | 1  | d <sub>3</sub> | d <sub>2</sub> | $d_1$          | d <sub>0</sub> | d <sub>3</sub> | d <sub>2</sub> | d <sub>1</sub> | $d_0$ |
| Н            | H H   H   + + + + + + + + + + + + + + + |   |   |    |                |                |                | 数              |                |                |                |       |
| 74LS163<br>T |   |   |   |    |                |                |                |                |                |                |                |       |

#### 四、组合电路设计(10分)

旅客列车分为特快 A, 直快 B 同一时间内,只能有一趟列车从车站 开车信号控制电路。 图 4

- 1. 定义输入和输出逻辑变量;
- 2. 列出真值表:
- 3. 根据卡诺图写出输出最简"与或"表达式;
- 4. 用适当门电路设计该电路。

#### 五、时序电路设计(15分)

设计一个计数器,在 CLK 脉冲作用下 O<sub>3</sub>O<sub>2</sub>O<sub>1</sub> 及输出 Z 的波形如图 5 所示。


- 1. 确定边沿触发的形式;
- 2. 画状态转移图;
- 3. 写状态转移表;
- 4. 写状态方程、激励方程(D触发器)、输出<sup>Z</sup>,程;
- 5. 画出电路图。

# 图 5

#### 六、硬件描述语言设计(15 分)

用 VHDL 语言设计一个如图 6 所示六段显示的驱动译码器。它是为了显示图 6 所示的六 个符号中的一个, 实线表示亮, 虚线表示不亮 (图中 e 是垂直线, f 是水平线)。设计的器 件有三个输入 A、B、C 及六个输出 a、b、c、d、e、f。图中表示的三位数是输入码,即译 码器接收三位码,使适当的段亮。每一段的驱动电位是高电平。

写出完整的设计源程序。



# 七、分析题(10分)


某数字系统的结构如图 7 所示。 1.列出全部控制信号: 2.A、B、C 为何种器件?

3.门 1、2、3、4 为何种门

X-> I A-> I B-> I C-> I CLR. LDG LDA LDB LDC

**4.**描述 A+B→C 的工作过程及控制信号 的顺序;

**5.**画出 A+B→C 的 ASM 图。




# トマン 明イバイ

|   | at two mass of the transfer   |  | 式尟( <i>二)</i>                    |  |   |  |  |  |  |  |
|---|---|--|----------------------------------|--|---|--|--|--|--|--|
| 一、选择题(每小题 2 分,共 20 分。)<br><sub>1. F = A(Ā+B)+B(B+C+D)<sub>=(</sub> )</sub>  |   |  |                                  |  |   |  |  |  |  |  |
| 1. <b>A</b> .   |   | $ + C + D)_{=(} $ $ B. A+B $                                 |                                  | <b>D</b> .AB                                     |   |  |  |  |  |  |
| 2.同步<br><b>A</b> . 注  | 5时序电路和异步<br>没有稳定状态  | 时序电路比较,其<br><b>B</b> . 没有约<br><b>D</b> . 输出数                 | 其差异在于后者(<br>统一的时钟脉冲控             |  |   |  |  |  |  |  |
| 3. (100<br><b>A</b> .(10  | 000011) <sub>8421BCD</sub> $\beta$ 0000011) <sub>2</sub> <b>B</b> . | 为二进制码为(<br>(10100100) <sub>2</sub>                           | )。<br>C. (1010011) <sub>2</sub>  | <b>D</b> . (11001011) <sub>2</sub>               |   |  |  |  |  |  |
| a>b、a=<br>A. a <b< th=""><th>·b 应为(  )。<br/>接地,a&gt;b 接地,<br/>妾高电平,a&gt;b 接<br/>妾高电平,a&gt;b 接<br/>妾地, a&gt;b 接地,</th><th>。<br/>a=b 接地<br/>6高电平,a=b 接高<br/>6高电平,a=b 接地</th><th>5电平</th><th>比较,那么三个级联输入端 <math>a &lt; b</math><br/>的寄存器。<br/><b>D.</b> <math>N^2</math></th><th>•</th></b<> | ·b 应为(  )。<br>接地,a>b 接地,<br>妾高电平,a>b 接<br>妾高电平,a>b 接<br>妾地, a>b 接地, | 。<br>a=b 接地<br>6高电平,a=b 接高<br>6高电平,a=b 接地                    | 5电平                              | 比较,那么三个级联输入端 $a < b$<br>的寄存器。<br><b>D.</b> $N^2$ | • |  |  |  |  |  |
| A. ラ<br>B. ラ<br>C. 有  | 无效状态自动进 <i>)</i><br>无效状态在时钟版<br>有效状态在时钟版                            | 动能力的描述是(<br>人有效循环,称为:<br>k冲作用下进入有多<br>k冲作用下进入有多<br>人有效循环,称为: | 具有自启动能力。<br>效循环,称为具存<br>效循环,称为具存 | 百自启动能力。<br>百自启动能力。                               |   |  |  |  |  |  |
|   |   | 用到 ASM 图,它<br><b>B</b> . 寄存器                                 |                                  |  |   |  |  |  |  |  |
| A. 各  | 位的进位是快速   | 74LS283 提高了]<br>传递的<br>器                                     | B. 它是四位串                         | 行进位加法器   |   |  |  |  |  |  |
| A. 基  |   | )的高密度 P<br>B. 妻<br>D. 妻                                      |                                  | F关   |   |  |  |  |  |  |
|   |   | 集地址线有 14 条 (<br>确定正确方案为                                      |                                  | 线有 D <sub>0</sub> ~D <sub>7</sub> 。现有芯片 32K×8。   | ` |  |  |  |  |  |
|   |   | っている。<br><b>8K×2</b> 八片 <b>C</b> .                           |                                  | <b>D</b> . 16K×4 四片                              |   |  |  |  |  |  |
|   |   |  |                                  |  |   |  |  |  |  |  |

# 二、组合逻辑分析(10分)

可控函数发生器如图 1 所示,其中 C<sub>1</sub>、C<sub>2</sub> 为控制端,A和B为输入变量,F为输出变量。

- 1. 写出输出函数 F(A,B,C<sub>1</sub>,C<sub>2</sub>)的逻辑表达式;
- 2. 当 C<sub>1</sub>、C<sub>2</sub>的取值如表 4, 写出 F 与 A、B 的逻辑关系填入表4中。



| C1 | C2 | F=f(A,B) |
|----|----|----------|
| 0  | 0  |          |
| 0  | 1  |          |
| 1  | 0  |          |
| 1  | 1  |          |


# 三、时序电路分析(10分)

十进制同步计数器 74LS162 改变模值的连接电路如图 2。CO 是进位输出信号,当  $Q_DQ_CQ_BQ_A=1001$  时,CO=1。

回答如下问题:

- 1. 图 3 构成模几计数器?
- 2. 状态变化过程是什么?
- 3. 图 3 采用了中规模集成计数器 构成任意进制计数器的什么方法? (复位法、预置法)

| 输入 |    |   |   |    |   |   |   | 输出 |                |    |                |    |
|----|----|---|---|----|---|---|---|----|----------------|----|----------------|----|
| Cr | LD | Р | Т | ср | D | С | В | Α  | Q <sub>D</sub> | Qc | Q <sub>B</sub> | QA |
| L  | ×  | × | × | 1  | × | × | × | ×  | L              | L  | L              | L  |
| Н  | L  | × | × | 1  | d | С | b | а  | d              | С  | b              | а  |
| Н  | Н  | Η | Н | 1  | × | × | × | ×  |                | 计  | 数              |    |



#### 四、组合电路设计(10分)

设计一个能判断某同学是否结业的逻辑电路,参加四门考试,规定如下:

☆政治 及格得1分 不及格得0分

☆理化 及格得 2 分 不及格得 0 分

☆英语 及格得3分 不及格得0分

☆数学 及格得4分 不及格得0分

若总得分为6分以上(包括6分)就可结业。要求:

- 1. 定义输入和输出逻辑变量;
- 2. 列出真值表;
- 3. 根据卡诺图写出输出最简"与或"表达式;
- 4. 用适当门电路设计该电路。


#### 五、时序电路设计(12分)

设计一个 1011 序列检测器(序列不重叠), X 为输入信号, Z 为输出信号。

- 1. 画状态转移图;
- 2. 确定最少用几个 D 触发器;
- 3. 写状态转移表;
- 4. 写状态方程、激励方程、输出方程。

### 六、硬件描述语言设计(14分)

采用 VHDL 语言设计一个计数监视电路图 3 所示。 8421BCD 码十进制计数器处于计数状态,当其计数值 能被 2 整除时,该监视电路输出 1,否则输出 0。



写出完整的设计源程序。

# 八、小型控制器设计(14分)

某数字系统的 ASM 图如图 4 所示,设计多路选择器型控制器电路。

- 1.列出状态转移真值表;
- 2.写出多路选择器 MUX 的 输入表达式;
- 3.写出控制命令 Z1、
- Z2、Z3 的表达式;
- 4.画出控制电路图。

