

UNIVERSIDADE ESTADUAL DO NORTE FLUMINENSE DARCY RIBEIRO CENTRO DE CIÊNCIA E TECNOLOGIA – CCT LABORATÓRIO DE CIÊNCIAS MATEMÁTICAS – LCMAT

Arquitetura de Computadores Lista 1

- 1) Explique cada um dos termos seguintes com suas próprias palavras.
 - a) Tradutor

R: O tradutor converte o programa original em um outro programa com a nova linguagem, ou seja, na tradução um programa em um nível acima substitui cada instrução escrita por uma equivalente do nível a baixo, então o computador executa este novo programa (totalmente traduzido) e descarta o antigo.

b) Interpretador

R: Já a interpretação consiste em buscar a primeira instrução, executar, buscar a próxima, executar, e assim por diante. esta técnica não requer a geração prévia de um novo programa.

c) Máquina real

R: Uma máquina virtual é uma máquina conceitual, porém não existe.

2) Qual a diferença entre interpretação e tradução?

R: Um interpretador executa um programa buscando a primeira instrução, executando-a, então buscando a próxima, e assim por diante. Já um tradutor primeiro converte o programa original em um programa equivalente em outro idioma e então executa o novo programa.

3) É concebível um compilador gerar saída para o nível de microarquitetura em vez de para o nível ISA? Quais os pós e contras dessa proposta?

R: É possível, mas há problemas. Uma dificuldade é a grande quantidade de código produzida. Como uma instrução ISA faz o trabalho de muitas microinstruções, o programa resultante será muito maior. Outro problema é que o compilador terá que lidar com uma linguagem de saída mais primitiva, portanto, ele próprio se tornará mais complexo. Além disso, em muitas máquinas, o microprograma está na ROM. Torná-lo alterável pelo usuário exigiria colocá-lo na RAM, que é muito mais lenta que a ROM. Do lado positivo, o programa resultante pode muito bem ser muito mais rápido, já que a sobrecarga de um nível de interpretação seria eliminada.

4) Você pode imaginar qualquer computador multiníveis no qual o nível de dispositivo e os níveis lógicos digitais não estivessem nos níveis mais baixos? Explique.

R: Durante o projeto detalhado de um novo computador, os níveis da nova máquina de dispositivos e da lógica digital podem muito bem serem simulados em uma antiga máquina, o que os coloca em torno de nível 5 ou 6.

5) Considere um computador multinível no qual todos os níveis são diferentes. Cada nível tem instruções que são m vezes mais poderosas do que as do nível abaixo dele; isto é, uma instrução de nível r pode fazer o trabalho de m instruções e nível r-1. Se um programa de nível 1 requer k segundos para executar, quanto tempo levariam programas equivalentes nos níveis 2, 3 e 4 admitindo que são requeridas n instruções de nível r para interpretar uma única instrução e nível r+1?

R: Cada nível de interpretação retarda a máquina por um fator de n/m. Assim, os tempos de execução para os níveis 2, 3 e 4 são kn/m, kn²/m², e kn³/m³, respectivamente tempos de kn

6) Algumas instruções no nível do sistema operacional da máquina são idênticas a instruções em linguagem ISA. Elas são executadas diretamente pelo microprograma, e não pelo sistema operacional. À luz de sua resposta ao problema anterior, por que você acha que isso acontece?

R: Cada nível adicional de interpretação custa algum tempo. Se não for necessário, deve ser evitado.

7) Considere um computador com interpretadores idênticos nos níveis 1, 2 e 3. Um interpretador precisa de *n* instruções para buscar, examinar e executar uma instrução. Uma instrução de nível 1 demora *k* nanossegundos para executar. Quanto tempo demora para executar uma instrução nos níveis 2, 3 e 4?

R: Você perde um fator de n em cada nível, por isso os tempos de execução de instruções em níveis 2, 3 e 4 são kn, kn², e kn³, respectivamente.

8) Em que sentido hardware e software são equivalentes? E não equivalentes? R: Hardware e software são funcionalmente equivalentes. Qualquer função feita por um pode- se, em princípio, ser realizado pelo outro. E não são equivalentes no sentido de que para fazer a máquina realmente executar, o nível mais baixo (hardware) deve ser implementado. Eles também se diferem em performance.

- 9) Na ordem cronológica marque a alternativa correta.
 - a. Ábaco, Eniac, Chip, Transistor e Microprocessador
 - **b.** Eniac, Ábaco, Chip, Transistor e Microprocessador
 - c. Ábaco, Eniac, Chip, Microprocessador e Transistor
 - d. Ábaco, Eniac, Transistor, Chip e Microprocessador (X)
- 10) Defina os componentes da arquitetura de Von Neumann.

R: Memória, unidade de lógica e aritmética, unidade de controle e equipamento de entrada e saída.

11) A máquina diferencial de Babage tina um programa fixo que não podia ser trocado. Isso é essencialmente a mesma coisa que um moderno CD-ROM que não pode ser trocado? Explique sua resposta.

R: De modo nenhum. Se você quiser alterar o programa do mecanismo onde a mudança correu, você precisa trocar o computador inteiro, ou seja, construir um novo. Um computador moderno não tem de ser substituído porque você quer mudar o programa. Ele pode ler muitos programas de muitos CD-ROMs.

12) Uma das consequências da ideia de Von Neumann de armazenar o programa na memória é que esses programas podem ser modificados, exatamente como os dados. Você consegue imaginar um exemplo onde essa facilidade poderia ser útil? (Dica: pense em efetuar aritmética de vetores.)

R: Um exemplo típico é um programa que calcula o produto interno de duas matrizes, A e B. As duas primeiras instruções podem buscar A[0] e B[0], respectivamente. No final da iteração, essas instruções podem ser incrementadas para apontar para A[1] e B[1], respectivamente. Antes da indexação e do endereçamento indireto serem inventados, isso era feito.

13) Explique a lei de Moore.

R: De acordo com a Lei de Moore, o número de transistores em um chip dobra a cada 18 meses, isso equivale a um aumento de 60% no número de transistores por ano. Essa não é uma lei real, mas uma simples observação empírica.

14) Explique a primeira lei do software de Nathan.

R: A primeira lei do software de Nathan diz que "O software é um gás. Ele se expande até preencher o recipiente que o contém." Ou seja, o software, que continua a adquirir características, cria uma demanda constante por processadores mais velozes, memórias maiores e mais capacidade de E/S.

15) Em uma certa época um transistor instalado em um microprocessador tinha 0,1 micra de diâmetro. Segundo a lei de Moore, que tamanho terá o transistor no ano seguinte?

R: De acordo com a lei de Moore, no próximo ano o mesmo chip terá 1,6 vezes mais

transistores. Isto significa que a área de cada transistor será 1/1,6 ou 0.625 vezes o tamanho dos transistores deste ano. Uma vez que a área é calculada com o quadrado do diâmetro, o diâmetro de transistores do próximo ano deve ser 0,079 microns.

16) Suponha que cada um dos 300 milhões de habitantes dos Estados Unidos consomem totalmente dois pacotes de mercadoria por dia marcados com etiquetas RFID. Quantas etiquetas RFID teriam de ser produzidas por ano para satisfazer essa demanda? Se a etiqueta custar um centavo de dólar por unidade, qual o custo total das etiquetas? Dado o tamanho do PIB, essa etiqueta será um obstáculo a sua utilização em cada pacote oferecido à venda?

R: Cada pessoa consome 730 pacotes de etiquetas por ano. Multiplique por 300 milhões e obtém 219 bilhões de etiquetas por ano. Sendo um centavo uma etiqueta, o custo é de \$2.19 bilhões de dólares por ano. Com um PIB superior a \$10 trilhões, as etiquetas somam 0,02% do PIB, e não é um obstáculo enorme.

17) Descreva as etapas de execução de uma instrução.

R:A CPU executa cada instrução em uma série de pequenas etapas. Em termos simples, as etapas são as seguintes:

- 1. Trazer a próxima instrução da memória até o registrador de instrução.
- 2. Alterar o contador de programa para que aponte para a próxima instrução.
- 3. Determinar o tipo de instrução trazida.
- 4. Se a instrução usar uma palavra na memória, determinar onde essa palavra está.
- 5. Trazer a palavra para dentro de um registrador da CPU, se necessário.
- 6. Executar a instrução.
- 7. Voltar à etapa 1 para iniciar a execução da instrução seguinte.
- 18) Descreva as funções da ULA e da Unidade de Controle.

R: A ULA é o dispositivo da CPU que executa operações tais como: Adição, Subtração, Multiplicação, Divisão, Incremento, Decremento, Operação lógica AND, Operação lógica OR, Operação lógica XOR, Operação complemento, Deslocamento à direita, Deslocamento à esquerda. Tais operações podem utilizar dois operandos (adição, and, etc..) ou apenas um valor (como, por exemplo, as operações de complemento ou deslocamento). A ULA é um aglomerado de circuitos lógicos e componentes eletrônicos simples que, integrados, realizam as operações mencionadas acima. Ela pode ser uma parte pequena da pastilha do processador, usada em pequenos sistemas, ou pode compreender um considerável conjunto de componentes lógicos de alta velocidade. A ULA é responsável por processar as operações aritméticas e lógicas requeridas nas instruções de máquina.

A área de controle de uma UCP é a parte que realiza as seguintes atividades: a) Busca de instrução que será executada, armazenando-a em um registrador especialmente projetado para esta finalidade. b) Interpretação das ações que serão processadas durante a execução da instrução. Por exemplo, se é uma soma, um complemento, etc. c) Geração dos sinais de controle apropriados para a execução da instrução identificada. Sinais estes que são enviados aos diversos componentes do sistema, sejam eles internos ou externos.


19) As arquiteturas de conjunto de instruções RISC e CISC valorizam parâmetros diferentes, presentes na equação clássica de cálculo de desempenho:

Tempo de CPU = segundos por programa = M*T*I, onde: M=média de ciclos por instrução T=segundos por ciclo I=instrução por programa

As arquiteturas RISC e CISC priorizam, respectivamente, a minimização dos seguintes fatores:

- **a.** M e T
- **b.** M e I (X)
- **c.** T e I
- **d.** I e M
- **e**. I e T

20) Considere a operação de uma máquina que tenha o caminho de dados a figura1. Suponha que carregar os registradores de entrada da ALU demore 10 ns e armazenar o resultado de volta no registrador de rascunho tome 5 ns. Qual é o número máximo de MIPS de que essa máquina é capaz na ausência de paralelismo (pipeline)?



R:O ciclo de caminho de dados é de 20 nanossegundos. O número máximo do ciclos/segundo o caminho de dados, portanto, é de 50 milhões. A melhor a máquina poderia fazer, assim, 50 MIPS.

21) Diferencie arquiteturas CISC e RISC.

R: As arquiteturas RISC e CISC se diferenciam no tamanho do conjunto de instruções. Na arquitetura RISC o conjunto de instruções são reduzidos, ou seja, poucas instruções, e estas são simples. Já a arquitetura CISC possui um vasto número de instruções e estas por sua vez são mais complexas. A vantagem da RISC é a velocidade, as instruções por serem mais simples e implementadas diretamente no hardware, são executadas mais rapidamente. A CISC por sua vez tem a vantagem de ser mais barata de se implementar, já que a implementação diretamente no hadware eleva o custo. Outra vantagem CISC é a compatibilidade com softwares anteriores.

22) Descreva o funcionamento do pipeline. Qual a vantagem do uso do pipeline.

R:O pipeline divide a execução da instrução em várias partes, cada uma manipulada por uma parte dedicada do hadware, e todas elas podem ser executadas em paralelo. Um pipeline dividido em cinco unidades, consiste nos seguintes estágios:

1 – busca a instrução na memória e a coloca em um buffer até que ela seja necessária. 2 – decodifica a instrução, determina seu

tipo e de quais operandos ela necessita.

- 3 localiza e busca os operandos, seja nos registradores, seja na memória.
- 4 realiza o trabalho de executar a instrução, normalmente fazendo os operandos passar pelo caminho de dados.
- 5 escreve o resultado de volta no registrador adequado.
- 23) Quando se fala que um determinado computador é de 8, 16, 32 ou 64 bits, a que está se referindo? R: Ao tamanho da palavra do processador, ou seja, o número de bits que o processador é capaz de manipular. Isto diz respeito ao número de bits (tamanho) dos registradores internos, o tamanho em bits que a ULA é capaz de processar, o tamanho do barramento de dados.
- **24)** Um certo processo de computação tem alto grau de sequenciamento isto é, cada etapa depende da etapa que se precede. O que seria mais apropriado para esse processo: um processador matricial ou um processador com paralelismo? Explique.
 - R: Um processador de pipeline é melhor. Processadores matriciais só são úteis se o problema contém paralelismo inerente.

- 25) Para competir com a prensa impressora recentemente inventada, um mosteiro medieval decidiu produzir em massa livros escritos em papel reunindo um vasto número de escribas em uma grande sala. O superior do mosteiro então ditaria a primeira palavra do livro a ser produzido e todos os escribas a escreveriam. Em seguida ele ditaria a segunda palavra e todos os escribas a escreveriam. Esse processo seria repetido até que o livro inteiro fosse lido e copiado. Com qual dos sistemas de processamento paralelo esse sistema é mais parecido?
 - R: O mosteiro se assemelha ao funcionamento de um processador SIMD com um mestre e muitos escravos.
- **26)** No computador 1, o tempo de execução de todas as instruções é de 10 ns. No computador 2, o tempo de execução é de 5 ns. Você pode afirmar com certeza que o computador 2 é mais rápido? Explique sua resposta.

R:Você não pode afirmar nada com certeza. Por exemplo, se o computador 1 tem um pipeline de cinco estágios, que pode emitir até 500 milhões de instruções/segundo e se o computador 2 não tem um pipilene, ele não pode fazer melhor do que 200 milhões de instruções/seg. assim, sem obter mais informações, você não pode dizer qual é mais rápido.

- 27) Um processador sem Unidade de Controle não seria capaz de:
 - a. Armazenar a próxima instrução a ser executada
 - b. Verificar se um número é zero
 - c. Armazenar um dado na CPU
 - d. Buscar instrução na memória principal (X)
 - e. Executar uma instrução lógica
- 28) Se um processador em execução paralela pipeline necessita de 5 etapas para executar uma instrução. Quantos ciclos são necessários para executar 27 instruções se cada etapa demora 1 ciclos para ser executada?
 - a) 23
 - b) 25
 - c) 27
 - d) 29
 - e) 31 (X)
- **29)** Se um processador em execução paralela pipeline necessita de 5 etapas para executar uma instrução. Quantos ciclos são necessários para executar 27 instruções se cada etapa demora 2 ciclos para ser executada?
 - a) 60
 - b) 61
 - c) 62 (X)
 - d) 63
 - e) 64
- **30)** Relacione as colunas e, depois assinale a sequência correta nas opções abaixo. Alguns números poderão ser utilizados mais de uma vez e outros poderão não ser usados.
 - 1. Arquitetura RISC
 - 2. Arquitetura CISC
 - () Instruções executadas por microcódigos.
 - () Arquitetura com poucos registradores.
 - () Muito uso de técnica de pipelining.
 - () Arquitetura com muitos registradores.
 - () Instruções com diversos formatos.
 - a) 2 1 1 2 1
 - b) 2 2 1 1 2(X)
 - c) 1 1 2 2 1
 - d) 1 2 1 2 2