Hugues Cassé <casse@irit.fr>
M1 SIAME - FSI - Université de Toulouse

Cours 4 : sélection des instructions et allocation des registres COMC



### Introduction

#### Résumé du processus :

- 1. front-end : langage source  $\rightarrow$  AST
- 2. génération de code : AST → quadruplets

#### Dan ce cours :

- sélection des instructions : quadruplets → instructions machine
- allocation des registres : registres virtuels → registres machine

### Plan

1 Réorganiser le programme

2 Sélection des instructions

3 Allocation des registres

# Sélection des instructions

$$v_i \leftarrow v_j +_{int} v_k$$
 se traduit en  $ADD \ v_i, v_j, v_k$   $v_i \leftarrow c$   $v_j \leftarrow fp + v_i$  se traduit en  $LDR \ v_k, [fp, \#c]$   $v_k \leftarrow M_{int} \ [v_j]$ 

- Problème 1 : les quadruplets peuvent être intercalés!
- $\Rightarrow$  réorganiser l'ordre des instructions
- Problème 2 : préserver la sémantique du programme !

# Dépendance de donnée

```
\{x = 0 \land a = 2 \land b = 3\}
x = a + b:
a = a + 1:
\{x = 5 \land a = 3 \land b = 3\}
\{x = 0 \land a = 2 \land b = 3\}
a = a + 1:
x = a + b:
\{x = 6 \land a = 3 \land b = 3\}
```

# Relation de précedence

$$\forall q_a, q_b \in Q^*, q_a \prec q_b \Leftrightarrow a < b \land$$

$$\begin{cases} def(q_a) \cap use(q_b) \neq \emptyset \\ \lor use(q_a) \cap def(q_b) \neq \emptyset \end{cases}$$

avec  $a, b \in \mathbb{N}$ , a < b, numéro dans la séquence de quadruplets

#### Règle

préservation de ≺ lors de changement d'ordre des quadruplets ⇔ préserver la sémantique du programme!

### Ordre et accès mémoire

```
int x = 10, *p;
p = f(&x);
*p = 0; // (a)
x = x + 1; // (b)
```

- Puis-je changer l'ordre de (a) et (b)?
- Ca dépend de la valeur retour de f?
- Difficile de déterminer la valeur des pointeurs.

#### Règle

- les écritures doivent être gardés dans l'ordre
- les lectures doivent rester ordonnées / écritures
- les lectures n'ont pas besoin d'être ordonnées

# Relation de précédence

$$\forall q_{a}, q_{b} \in Q^{*}, q_{a} \prec q_{b} \Leftrightarrow a < b \land$$

$$\begin{cases} def(q_{a}) \cap use(q_{b}) \neq \emptyset \\ \lor use(q_{a}) \cap def(q_{b}) \neq \emptyset \\ \lor q_{b} = M_{\tau}[v_{i}] \leftarrow v_{j} \land q_{a} = M_{\tau'}[v_{k}] \leftarrow v_{l} \\ \lor q_{b} = M_{\tau}[v_{i}] \leftarrow v_{j} \land q_{a} = v_{k} \leftarrow M_{\tau'}[v_{l}] \end{cases}$$

### Instructions de branchements

- label I, goto I, if  $v_i \omega_c v_i$  goto  $l \Rightarrow$  ne pas réordonnancer!
- Limites de réordonnancement?

#### Definition

Bloc de base (BB) = séquence de quadruplets dont

- seul le premier peut être une étiquette
- seul le dernier peut être un branchement

# Graphe de flot de contrôle


#### Definition

graphe de flot de contrôle (CFG)  $G = \langle V, E, \nu, \omega \rangle$  tel que :

- V ensemble des blocs de base
- $E \subseteq V \times V$  ensemble des arcs  $v \to w$ , flot de contrôle
- $\nu,\omega\in V$  pseudo-BB unique point d'entrée / de sortie de G

# Exemple de CFG

```
label f
   v_1 \leftarrow 1
   v_2 \leftarrow 1
label lo
    if v_1 > v_0 goto l_1
    v_2 \leftarrow v_2 * v_1
    v_3 \leftarrow 1
    v_1 \leftarrow v_1 + v_3
    goto lo
label l1
     return v<sub>2</sub>
```



# Relation de dépendance

$$\forall q_{a}, q_{b} \in Q^{*}, q_{a} \prec q_{b} \Leftrightarrow a < b \land$$

$$def(q_{a}) \cap use(q_{b}) \neq \emptyset$$

$$\lor \quad use(q_{a}) \cap def(q_{b}) \neq \emptyset$$

$$\lor \quad q_{b} = M_{\tau} [v_{i}] \leftarrow v_{j} \land q_{a} = M_{\tau'} [v_{k}] \leftarrow v_{l}$$

$$\lor \quad q_{b} = M_{\tau} [v_{i}] \leftarrow v_{j} \land v_{k} \leftarrow M_{\tau'} [v_{l}]$$

$$\lor \quad q_{a} = label \ l$$

$$\lor \quad q_{b} = goto \ l$$

$$\lor \quad q_{b} = if \ v_{i} \ \omega_{c} \ v_{j} \ goto \ l$$

### Exercice 1

Re-construisez le CFG du programme ci-dessous et, en préservant la précédence, faite la traduction en assembleur ARM.

label f	if $v_7 < v_8$ goto $l_3$
$v_0 \leftarrow 0$	$v_9 \leftarrow 0 \times 3000$
$v_1 \leftarrow 0$	$v_{10} \leftarrow 4$
label I <sub>0</sub>	$v_{11} \leftarrow v_1 \times v_{10}$
$v_2 \leftarrow 100$	$v_{12} \leftarrow v_9 + v_{11}$
if $v_1 \geq v_2$ goto $l_2$	$v_{13} \leftarrow M_{int} \left[ v_{12} \right]$
$v_3 \leftarrow 0 \times 3000$	$v_0 \leftarrow v_0 + v_{13}$
$v_4 \leftarrow 4$	label I <sub>3</sub>
$v_5 \leftarrow v_1 \times v_4$	$v_{14} \leftarrow 1$
$v_6 \leftarrow v_3 + v_5$	$v_1 \leftarrow v_1 + v_{14}$
$v_7 \leftarrow M_{int} [v_6]$	goto I <sub>0</sub>
$v_8 \leftarrow 0$	label I <sub>2</sub>

return v<sub>0</sub>

# Plan

1 Réorganiser le programme

2 Sélection des instructions

3 Allocation des registres


### Utilisation d'un DAG

```
Un graphe acyclique dirigé (DAG) est un graphe G_{DAG} = \langle V_{DAG}, E_{DAG} \rangle tel que :
                 V_{DAG} = \mathbb{Z}_n \cup \mathbb{F}_n \ \Omega_1 \cup \Omega_2 \cup \mathcal{V} \cup \langle M_{\tau} [ ] \rangle \cup \langle M_{\tau} [ ] \leftarrow \rangle - constantes,
                           opérateurs, accès mémoire
                 E_{DAG} \subset V_{DAG} \times V_{DAG} - relation de précédence \prec
\forall e \in E_{DAG}, weak(e) =
```

- - dépendance par opérande (arc plein)
  - dépendance d'ordre simple (arc pointillé)
  - 1 DAG par BB
  - résum" les calculs du DAG
  - ∀ visible!


# Exemple de DAG

```
\begin{array}{l} \mathsf{t}\left[\,\mathsf{i}\,\right] \,=\, \mathsf{t}\left[\,\mathsf{i}\,\right] \,+\, 1; \\ \\ v_0 \leftarrow 4 \\ v_1 \leftarrow v_i \times v_0 \\ v_2 \leftarrow v_t + v_1 \\ v_3 \leftarrow 4 \\ v_4 \leftarrow v_i \times v_3 \\ v_5 \leftarrow v_t + v_4 \\ v_6 \leftarrow M_{int}\left[v_5\right] \\ v_7 \leftarrow 1 \\ v_8 \leftarrow v_6 + v_7 \\ M_{int}\left[v_2\right] \leftarrow_8 \end{array}
```




### Sélection des instructions

- 1 instruction machine =
  - 1 modèle d'instruction = sous-DAG
  - registres ou des constantes en entrée
  - registres en sortie



### Reconnaissance des modèles



- 1. LDR  $V_0$ ,  $[v_t, v_i, LSL\#2]$  $\{v_i \mapsto V_0, v_j \mapsto v_t, v_k \mapsto v_i \text{ et } c \mapsto 2\}$
- 2. ADD  $V_1, V_0, \#1$  {  $v_i \mapsto V_1, v_j \mapsto V_0, k \mapsto 1$  }
- 3. STR  $V_1$ ,  $[v_t, v_i, LSL\#2]$  {  $v_i \mapsto V_1$ ,  $v_j \mapsto v_t$ ,  $v_k \mapsto v_i$  et  $c \mapsto 2$  }

### Reconnaissance

#### Règles:

- en fin, couverture totale des sommets
- il doit existe un modèle pour chaque forme du DAG

#### Approches:

- force brute, ILP, SAT, ...
- assez coûteuse car appliqué à chaque BB

#### Approche par heuristique:


- classés les modèles par taille
- traversée du DAG par ordre topologique
- utiliser le premier modèle qui correspond

### DAG et accès mémoire

```
*p = *p + 1;

t[i] = *p;


v_{0} \leftarrow M_{int}[v_{p}]
v_{1} \leftarrow 1
v_{2} \leftarrow v_{0} + v_{1}
M_{int}[v_{p}] \leftarrow v_{2}
v_{3} \leftarrow 4
v_{4} \leftarrow v_{i} \times v_{3}
v_{5} \leftarrow v_{t} + v_{4}
v_{6} \leftarrow M_{int}[v_{p}]
M_{int}[v_{5}] \leftarrow v_{6}
```



### DAG et accès mémoire

```
*p = *p + 1;
t[i] = *p;
```

 $\begin{array}{l} \text{LDR } V_0, [v_p] \\ \text{ADD } V_1, V_0 \# 1 \\ \text{STR } V_1, [v_p] \\ \text{LDR } V_0, [v_p] \\ \text{STR } V_1, [v_t, v_i, LSL \# 2] \end{array}$ 




### DAG et affectation de variable

```
t[i] = f;

i = i + 1;

f = f * i;


v_0 \leftarrow 4
v_1 \leftarrow v_i \times v_0
v_2 \leftarrow v_t + v_1
M_{int}[v_2] \leftarrow v_f
v_3 \leftarrow 1
v_4 \leftarrow v_i + v_3
v_i \leftarrow v_4
v_5 \leftarrow v_f \times v_i
v_f \leftarrow v_5
```



# DAG et affectation de variable

$$[i] = f;$$
  
= i + 1;  
= f \* i;

\$TR  $v_f$ , [ $v_t$ ,  $v_i$ , #4]  $ADD v_i, v_i, #1$  $MUL v_f, v_i, v_f$ 



# Approche DAG

- sélection optimale (ou presque des instructions)
- nombre de registres nécessaire diminué
- factorisation des calculs dans le BB
- adapter un jeu d'instruction ⇔ écrire le modèle de chaque instruction

Approche utilisée dans de nombreux compilateurs (GCC, LLVM, etc).

Défaut : ne suffit pas pour traiter certaines instructions complexes comme les instructions vectorielles.

# Exercice 2

1. Traduisez en quadruplets le code C ci-dessous :

```
t[i] = t1[i] + t2[i];
i = i + 1:
```

2. En utilisant un DAG effectuez la phase de sélection des instructions.

# Exercice de synthèse

```
void invert(int n, int t[]) {
  while (i < n) {
    t[i] = ((t[i] >> 16) \& 0 \times ffff) | (t[i] << 16);
    i++:
```

- 1. Donner l'AST typé de cette fonction.
- 2. Donner la traduction en quadruplets en considérant que i, n et t sont placés dans les registres virtuels  $v_i$ ,  $v_n$  et  $v_t$ .
- 3. En utilisant un DAG, procéder à la sélection des instruction pour le BB de la boucle.

# Plan

1 Réorganiser le programme

2 Sélection des instructions

3 Allocation des registres

# Registres matériels

- V ensemble infini de registres virtuels
- R nombre limité de registres matériels
- $R_{temp} \in \mathcal{R}$  registre temporaire réservé

#### Avec l'ARM:

- PC R<sub>15</sub>
- LR R<sub>14</sub>
- SP R<sub>13</sub>
- FP R<sub>12</sub>
- $R_{temp}$   $R_{11}$ 
  - $R_0..R_{10}$

### Fonctions utiles

- use :  $\mathbb{M} \mapsto 2^{\mathcal{V}}$  registre utilisés
- $def : \mathbb{M} \mapsto 2^{\mathcal{V}}$  registre définies
- $m[v \mapsto R]$  remplacement dans m de v par R
- restore(v, R) code pour charger v de la mémoire dans le registre matériel R
- save(v, R) code pour sauvegarder en mémoire le registre virtuel v stocké dans le registre matériel R

# Approche locale à un BB

#### Caractéristiques:

- lors de la traduction, variable locale ⇔ registre virtuel
- avant un BB, les données sont stockées en mémoire
- après un BB, les variables locales modifiées ⇒ stockées en mémoire

### État utilisé pour l'analyse :

 $F \subseteq \mathcal{R}$  registres matériels disponibles

 $M \subseteq \mathcal{V}$  registres modifiés

 $\mathcal{X} \subseteq \mathcal{V}$  registres contenant des variables

 $\sigma: \mathcal{V} \mapsto \mathcal{R} \cup \{\bot\}$  allocation courante

# Allocation d'un registre

v registre virtuel à allouer dans un registre réel
 m<sub>i</sub> instruction courant

```
alloc(v, m_i) =
    if \sigma[v] \neq \bot then
        return \sigma[v]
    else if F = \emptyset then
        return spill(v, m_i)
    else
        let R_i \in F in
        F \leftarrow F \setminus \{R_i\}
        \sigma \leftarrow \sigma \left[ v \rightarrow R_i \right]
        if v \in use(m_i) then
             restore(v, R)
        end if
        return R:
    end if
```

### Reconstruction du BB

B BB à allouer

B' BB après allocation  $B' \leftarrow []; F \leftarrow \mathcal{R}$  $\sigma \leftarrow \lambda v. \bot : M \leftarrow \emptyset$ for all  $m_i \in B$  do for all  $v \in use(m)$  do  $m_i \leftarrow m_i [v \mapsto alloc(v, m_i)]$ end for free(i)  $M \leftarrow M \cup def(m_i)$ for all  $v \in def(m)$  do  $m_i \leftarrow m_i [v \mapsto alloc(v, m_i)]$ end for  $B' \leftarrow B' \otimes [m_i]$ end for

for all  $v \in M$  do  $save(v, \sigma[v])$ 

end for

# Exemple

```
F = \{R_{0-10}\}, \ \sigma = \emptyset
                                                                                                                                                                                                                                             LDR R_0, [SP, \#k_i]
                                                                                                                                                                                                                                             ADD R_1, R_0, \#1
ADD v_0, v_i, \#1
                                                                                                                                                                                                                                               F = \{R_{2-10}\}, \ \sigma = \{v_i \mapsto R_0, v_0 \mapsto R_1\}
                                                                                                                                                                                                                                             LDR R_2, [SP, k_t]
LDR v_1, [v_t, v_0, LSL#2]
                                                                                                                                                                                                                                             LDR R_3, [R_2, R_1, LSL\#2]
                                                                                                                                                                                                                                               F = \{R_{4-10}\}, \ \sigma = \{..., v_t \mapsto R_2, v_1 \mapsto R_3\}
SUB v<sub>2</sub>, v<sub>1</sub>, #1
                                                                                                                                                                                                                                             SUB R_4, R_3, #1
                                                                                                                                                                                                                                             F = \{R_{5-10}\}, \ \sigma = \{..., v_2 \mapsto R_4\}
STR v_2, [v_t, v_0, LSL#2]
                                                                                                                                                                                                                        STR R_4, [R_2, R_1, LSL\#2]
                                                                                                                                                                                                                                               F = \{R_{5-10}\}, \ \sigma = \{v_i \mapsto R_0, v_0 \mapsto R_1, v_0 \mapsto R_
                                                                                                                                                                                                                                                                                                                                                                               v_t \mapsto R_2, v_1 \mapsto R_3, v_2 \mapsto R_4
```

# Ré-utilisation des registres

Problème : des registres devenus inutile non-libérés.

#### Definition

```
v \in \mathcal{V} est vivant après une instruction m_i dans un BB b ssi \exists m_j \in b \ \land \ i < j \ \land \ v \in \textit{use}(m_j).
```

```
Soit D_i ensemble des registres mort après m_i. 

free(i) = F \leftarrow F \cup D_i for all v \in M \cap D_i do if v \in \mathcal{X} then save(v, \sigma[v]); end if \sigma \leftarrow \sigma[v \rightarrow \bot] end for M \leftarrow M \setminus D_i
```

# Exemple (avec free)

```
F = \{R_{0-10}\}, \ \sigma = \{\}
                                 LDR R_0, [SP, \#k_i]
ADD v_0, v_i, \#1
                                 ADD R_0, R_0, \#1
                                                                        v_i \mapsto R_0 puis libéré
                                 F = \{R_{1-10}\}, \ \sigma = \{v_0 \mapsto R_0\}
                                 LDR R_1, [SP, k_t]
                                 LDR R_2, [R_1, R_0, LSL\#2]
LDR v_1, [v_t, v_0, LSL#2]
                                                                                     v≠ vivant
                                 F = \{R_{3-10}\}, \ \sigma = \{..., v_t \mapsto R_1, v_1 \mapsto R_2\}
SUB v_2, v_1, \#1
                                 SUB R_2, R_2, \#1 v_1 \mapsto R_2 libéré puis utilisé
                                 F = \{R_{3-10}\}, \ \sigma = \{..., v_2 \mapsto R_2\}
STR v_2, [v_t, v_0, LSL\#2] STR R_2, [R_1, R_0, LSL\#2]
                                                                       v_2, v_t, v_0 morts
                                 F = \{R_{0-10}\}, \ \sigma = \{\}
```

# Vidage de registre

- Plus aucun registre disponible?
- Vider un registre spilling
- Lequel : celui dont l'utilisation est la plus tardive, v'
- Vider v', réutiliser  $\sigma[v']$  pour v

```
spill(v, m_i) = \frac{\text{let } R_i = \sigma \left[v'\right] \text{ in}}{\text{if } v' \in M \text{ then}}
save(v', R_i)
M \leftarrow M \setminus \{v'\}
end if
\text{if } v \in use(m_i) \text{ then}
restore(v, R_i)
end if
\sigma \leftarrow \sigma \left[v \rightarrow R_i\right]
return R_i
```

### Exercice

- 1. En utilisant la méthode locale, réalisez l'allocation du BB ci-dessous avec  $F = \{R_{0-10}\}.$
- 2. Refaite l'allocation des registres en considérant que  $F = \{R_{0-2}\}.$

#### Le BB de base est :

```
LDR v_0, [v_{t1}, v_i, LSL\#2]

LDR v_1, [v_{t2}, v_i, LSL\#2]

MUL v_3, v_0, v_1

ADD v_4, v_3, \#1

STR v_4, [v_t, v_i, LSL\#2]
```

# Méthode globale

```
int sum(int t[100]) {
    s = 0;
    i = 0;
    while(i < 100) {
        s = s + t[i];
        i = i +1;
    }
    return s;
}</pre>
```

#### Approche locale:

- chargement des registres utilisés
- sauvegarde des registres modifiés en fin de BB

**Problème :** certains registres pourraient être conservés entre les BB!

# Allouer des registres globalement (a)

#### Plan:

- réserver  $N_{glob}$  registres pour une allocation globale
- appliquer la méthode locale pour le reste

### Quels registres alloués globalement?

- les plus coûteux à charger / sauvegarder!
- C<sub>load</sub> coût d'un chargement (en cycles)
- C<sub>store</sub> coût d'un stockage (en cycles)
- $L_1$ ,  $L_2$ , ...,  $L_{n_b}$  nid de boucle contenant un BB b
- $n_b$  profondeur du nid de boucle contenant b
- $N_1$ ,  $N_2$ , ...,  $N_{n_b}$  nombre d'itération de chaque boucle

# Allouer des registres globalement (b)

Problème : N<sub>i</sub> difficiles à déterminer

- pas forcément constants
- très difficiles à calculer

**Approximation** :  $N_i \mapsto 10$  ou 16 (heuristique)


$$N_b = \prod_{i \in [1, L_b]} N_i = 10^{L_b} \text{ ou } 16^{L_b}$$

#### Méthode de calcul:

- $s_{use}^b \in \{0,1\}$  registre utilisé dans b
- $s_{def}^b \in \{0,1\}$  registre défini dans b
- 1 load / 1 store max par BB (hors vidage)


$$\forall v \in \mathcal{V}, C_v = \sum_{b \in V} s_{use}^b C_{load} N_b + s_{def}^b C_{store} N_b$$

# Exemple (a)



```
s = 0;
for(i = 0; i < n; i++)
  for(j = 0; j < n; j++)
    s += t1[i] * t2[i];
if(s < 0) {
    s = -s;
    r = 0;
}
else
    r = 1;</pre>
```

## Exemple (b)




### $C_{load} = 10$ , $C_{store} = 5$ :

$$\begin{split} v_{s} &= N_{1} C_{store} + N_{5} C_{load} + N_{5} C_{store} \\ &+ N_{7} C_{load} + N_{8} C_{store} + N_{8} C_{load} \\ &= 5 + 1000 + 500 + 10 + 5 + 10 \\ &= 1530 \\ v_{i} &= N_{1} C_{store} + N_{2} C_{load} + N_{5} C_{load} \\ &+ N_{6} C_{store} + N_{6} C_{load} \\ &= 5 + 100 + 1000 + 50 + 100 = 1255 \\ v_{j} &= 50 + 1000 + 1000 + 500 \\ &= 2550 \\ v_{t1} &= 1000 \\ v_{t2} &= 1000 \\ v_{r} &= 10 \\ v_{0} &= 1500 \end{split}$$

 $v_1 = 1500$ 

## Exemple (c)



$$C_{load} = 10$$
,  $C_{store} = 5$ :

$$v_s = 1530$$
 $v_i = 1255$ 
 $v_j = 2550$ 
 $v_{t1} = 1000$ 
 $v_{t2} = 1000$ 
 $v_r = 10$ 
 $v_0 = 1500$ 
 $v_1 = 1500$ 

 $N_{glob} = 5 \Rightarrow v_i, v_s, v_0, v_1, v_i$ alloués à  $R_0...R_4$ .

 $N_{glob} = 3 \Rightarrow v_i, v_s, v_0$  alloués à  $R_0..R_2$ .

### Exercice

Construire le CFG du programme ci-dessous et sélectionnez avec la méthode globale les registres à allouer à des registres matériel avec  $N_{glob} = 3$ .

```
MOV v_i, #0
CMP v_i, #128
BGE I1
LDR v_x, [v_t, v_i, LSL #2]
RSB v_0, v_i, \#256
LDR v_1, [v_t, v_0, LSL #2]
STR v_1, [v_t, v_i, LSL #2]
STR v_x, [v_t, v_0, LSL \#2]
ADD v_i, v_i, \#1
Bh
```

### Trouver les boucles : relation de domination

Soit  $G = (V, E, \nu, \omega)$ , un chemin est  $[b_0 \to b_1, b_1 \to b_2, ..., b_{n-1} \to b_n]$  avec  $\forall i \in [0, n-1], b_i \rightarrow b_{i+1} \in E$ . Soit  $b \to^* b'$ ,  $b, b' \in V$ , les chemins de b à b'.

 $\forall b, b' \in V$ , b domine b', écrit, b dom b' ssi  $\forall p \in V \rightarrow^* b'$ ,  $\exists b \rightarrow b$ "  $\in p$ .

### Définition d'une boucle

#### Definition

 $h \in V$  est une tête de boucle, header(h), ssi

 $\exists b \rightarrow h \in E \land h \ dom \ b.$ 

 $b \rightarrow h$  appelé arc retour.


#### Definition

Une boucle  $L_h$  avec pour tête h est l'ensemble  $\{b \in V \mid h \ dom \ b \land \exists p \in h \rightarrow^* h \land b \in p\}.$ 

#### Definition

Une boucle  $L_h$  est imbriquée dans une boucle  $L_{h'}$  ssi h' dom h.

# Exemple (suite)



#### Arbre de domination :



#### Arc retour :

- 6 → 2 car 2 dom 6 donc header(2)
- 5  $\rightarrow$  4 car 4 *dom* 5 donc *header*(4)



### Coloriage de graphe

```
\begin{array}{l} s = 0; \\ \textbf{for} (i = 0; i < 256; i++) \\ s += t[i]; \\ c = 0; \\ \textbf{while} (s > 260) \{ \\ s -= 360; \\ c = c + 1; \\ \} \end{array}
```


#### Problème:

- i alloué dans un registre matériel
- plus utilisé dans la seconde boucle!

#### Solution:

utiliser la propriété de vivacité!

### Interférence de vivacité



- rouge durée de vie de i
- bleu durée de vie de c

pas d'intersection ⇒ allocation dans le même registre matériel!

### Graphe d'interférence

#### Definition

Un graphe d'interférence  $G_{int}$  est un graphe non-dirigé  $G_{int} = \langle V_{int}, E_{int} \rangle$  avec  $V_{int} \subseteq \mathcal{V}$  et  $E_{int} \subseteq V_{int} \times V_{int}$  tel que :  $(b,b') \in E_{int}$  ssi il existe un  $b \in V$  et  $i \in b$  où v et v' sont vivantes.

Allocation de registre  $\simeq$  problème de coloriage de graphe (1 couleur = 1 registre) mais :

- problème compliqué
- échec de coloriage ⇒ seulement du vidage
- quel registre vider?

### Procédure

- 1. construire  $G_{int}$  à partir de l'information de vivacité des variables
- 2. à partir  $G_{int}$ , construire une pile de registres S (les registres les plus près du sommet seront alloués en priorité)
- 3. utiliser S pour colorier  $G_{int}$  et éventuellement identifier des registres à viser

**Lemme**:  $\forall b \in V_{int}$ , si  $deg(b) < |\mathcal{R}|$  alors b sera toujours coloriable.

```
S \leftarrow [\ ] while V_{int} \neq \emptyset do supprimer de V_{int} et empiler les sommets b tel que deg(b) < |\mathcal{R}| sélectionner le sommet v de poids minimum, W_v, le supprimer de V_{int} et l'empiler end while
```

Heuristique :  $W_v = \frac{C_v}{deg(v)}$ 


- allouer les variables les plus coûteuses à accéder  $\rightarrow C_{\nu}$
- supprimer les variables les plus liées  $\rightarrow deg(v)$


### Coloriage des sommets


```
\forall b \in V_{int}, col(b) \leftarrow \bot – couleur de chaque registre
   for all v \in S do
      dépiler v de S
      trouver c \in \mathcal{R} tel qu'aucun sommet contiguë n'ait la même
      couleur
      if c ne peut être trouvé then
         col(v) \leftarrow \bot
      else
        col(v) \leftarrow c
      end if
   end for
```

Les registres v dont  $col(v) = \bot$  ne sont pas alloués et devront être chargés / stockés avec  $R_{temp}$  à chaque utilisation.

# Exemple : construction de $G_{int}$








$$|\mathcal{R}| = 4$$
 $C_{load} = 10$ 
 $C_{store} = 5$ 

V	$C_{\nu}$	deg(v)	$W_c$
V <sub>S</sub>	405	4	101
Vi	355	3	118
<i>V</i> 0	150	3	50
Vt	100	3	33
V <sub>C</sub>	155	1	155


$$S = [v_c, v_i, v_s, v_t, v_0]$$



$$|\mathcal{R}| = 4$$
 $C_{load} = 10$ 
 $C_{store} = 5$ 

V	$C_{\nu}$	deg(v)	$W_c$
V <sub>S</sub>	405	4	101
Vi	355	3	118
<i>V</i> 0	150	3	50
Vt	100	3	33
V <sub>C</sub>	155	1	155

$$S = [v_c, v_i, v_s, v_t, v_0]$$



$$|\mathcal{R}| = 4$$
 $C_{load} = 10$ 
 $C_{store} = 5$ 

V	$C_{\nu}$	deg(v)	$W_c$
V <sub>S</sub>	405	4	101
Vi	355	3	118
<i>V</i> 0	150	3	50
Vt	100	3	33
V <sub>C</sub>	155	1	155

$$S = [v_c, v_i, v_s, v_t, v_0]$$





$$|\mathcal{R}| = 4$$
 $C_{load} = 10$ 
 $C_{store} = 5$ 

V	$C_{\nu}$	deg(v)	$W_c$
$V_S$	405	4	101
Vi	355	3	118
<i>v</i> <sub>0</sub>	150	3	50
Vt	100	3	33
V <sub>C</sub>	155	1	155

$$S = [v_c, v_i, v_s, v_t, v_0]$$

	_	\
(	$V_C$	١
/		Ι

$$|\mathcal{R}| = 4$$
 $C_{load} = 10$ 
 $C_{store} = 5$ 

V	$C_{\nu}$	deg(v)	$W_c$
$V_S$	405	4	101
Vi	355	3	118
<i>v</i> <sub>0</sub>	150	3	50
Vt	100	3	33
V <sub>C</sub>	155	1	155


$$S = [v_c, v_i, v_s, v_t, v_0]$$

V	$C_{\nu}$	deg(v)	$W_c$
$V_S$	405	4	101
Vi	355	3	118
<i>V</i> 0	150	3	50
Vt	100	3	33
V <sub>C</sub>	155	1	155

$$S = [v_c, v_i, v_s, v_t, v_0]$$

$$|\mathcal{R}| = 4$$
 $C_{load} = 10$ 
 $C_{store} = 5$ 

# Coloriage



 $S = [v_s, v_c, v_i, v_t, v_0]$ 

1. dépiler  $v_s \Rightarrow col(v_s) = 0$ 


2. dépiler  $v_c \Rightarrow col(v_c) = 1$ 

3. dépiler  $v_i \Rightarrow col(v_i) = 1$ 


4. dépiler  $v_t \Rightarrow col(v_t) = 2$ 

5. dépiler  $v_0 \Rightarrow col(v_0) = 3$ 


### Renommage des registres



**Note**: t paramètre = lecture  $\Rightarrow$  il faut le charger dans  $R_2$ !




### Exemple : avec $|\mathcal{R}| = 3$



$$S = [v_i, v_s, v_0, v_t, v_c]$$

- 1. dépiler  $v_i \Rightarrow col(v_i) = R_0$
- 2. dépiler  $v_s$  $\Rightarrow col(v_s) = R_1$
- 3. dépiler  $v_0$  $\Rightarrow col(v_0) = R_2$
- 4. dépiler  $v_t \Rightarrow col(v_t) = \bot$
- 5. dépiler  $v_c$  $\Rightarrow col(v_c) = R_0$

# Renommage des registres avec $|\mathcal{R}| = 3$




#### allocation locale:

$$F = \{R_{temp}, R_{return}\},\$$

$$\sigma = \{v_s \mapsto R_0, v_c \mapsto R_1,\$$

$$v_i \mapsto R_1, v_t \mapsto R_2\}$$



### Coloriage et appel de sous-programme

- possibilité d'échanger toute couleur
- correspondance avec les paramètres / résultat de l'appelant
- correspondance avec les paramètres / résultat
- sinon, stockage dans la pile puis rechargement au besoin

### Exercice

Réalisez l'allocation des registres par coloriage pour le code et les configurations ci-dessous :

1. 
$$|\mathcal{R}| = 4$$

ORR. V., V7, V9

2. 
$$|\mathcal{R}| = 3$$

```
AND v_0, v_x, \#0xff
                                         MOV v_n, \#0
MOV v_1, v_0, LSL\#24
                                         MOV v_s, #1
AND v_2, v_x, \#0xff00
MOV v<sub>3</sub>, v<sub>2</sub>, LSL#8
                                         AND v_{10}, v_v, \#0x80000000
ORR v<sub>4</sub>, v<sub>1</sub>, v<sub>3</sub>
                                         CMP v_{10}, \#0
AND v_5, v_x, \#0xff0000
                                         BNE /1
                                         MOV v_v, v_v, LSL\#1
MOV v_6, v_5, LSR#8
                                         ADD v_n, v_n, \#1
ORR v_7, v_4, v_6
AND v_8, v_x, \#0xff000000
                                         MOV v_s, v_s, LSL#1
MOV v_9, v_8, LSR#24
                                         B I_0
```