


TP CSM - M2 SIAME

Mémoires

Notre processeur contient 2 unités de mémoire, l'une pour les instructions et l'autre pour les données. Nous allons implémenter un module mémoire que nous instancierons 2 fois dans le processeur.

Dans notre module mémoire, la mémoire est un tableau de mots de 32 bits, qui est accédé par le biais d'un port de lecture et d'un port d'écriture.



I. Port de lecture

Le port de lecture reçoit un mot de 32 bits venant du tableau de mots, et doit extraire de ce mot l'information à mettre sur le bus de sortie. Cette information dépend des signaux de contrôle qui dictent si l'instruction courante nécessite de renvoyer le mot entier tel quel, un demi mot signé ou non signé ou un octet signé ou non signé. On implémentera le mécanisme de lecture (et plus tard d'écriture) en mode little endian.

Lorsque l'on effectue la lecture d'un mot entier, il suffit de répercuter le mot envoyé par le tableau sur la sortie du port.

Lorsque l'on effectue la lecture d'un demi mot, il faut récupérer le bon demi mot et étendre le signe de ce demi-mot (son bit de poids fort) en cas de lecture signée (ReadMem_SH à 1).
 Lorsque l'on effectue la lecture d'un octet, il faut récupérer le bon octet et étendre le signe de cet octet (son bit de poids fort) en cas de lecture signée (ReadMem_SB à 1).

Mot lu:

b ₃₁b ₂₄	b ₂₃b ₁₆	b ₁₅b ₈	b ₇b ₀
Demi mot 1		Demi mot 0	
Octet 3	Octet 2	Octet 1	Octet 0

Récupérer le bon demi mot se fait grâce au bit 1 de l'adresse. Récupérer le bon octet se fait grâce aux bits 0 et 1 de l'adresse.

Adresse :

b ₃₁b ₂	b ₁	b ₀	Demi mot	octet
Indice du mot dans le tableau	0	0	0	0
	0	1	X	1
	1	0	1	2
	1	1	X	3

Port	Taille	I/O	Rôle
address	32 bits	Entrée	Adresse à lire
Read_in	32 bits	Entrée	Mot renvoyé par le tableau de mémoire
ReadMem_W	1 bit	Entrée	1 -> lecture d'un mot entier
ReadMem_SH	1 bit	Entrée	1 -> lecture d'un demi mot signé
ReadMem_UH	1 bit	Entrée	1 -> lecture d'un demi mot non signé
ReadMem_SB	1 bit	Entrée	1 -> lecture d'un octet signé
ReadMem_UB	1 bit	Entrée	1 -> lecture d'un octet non signé
Read_out	32 bits	Sortie	Sortie

II. Port d'écriture

Le port d'écriture reçoit le contenu d'un registre dont tout ou partie doit être écrit en mémoire. Le port reçoit également l'adresse à laquelle écrire, le mot actuellement en mémoire à cette adresse, et des signaux permettant de savoir la taille de la donnée à écrire (mot, demi-mot ou octet).

Port	Taille	I/O	Rôle
address	32 bits	Entrée	Adresse où écrire
data_in	32 bits	Entrée	Mot contenant les données à écrire
current_mem	32 bits	Entrée	Mot actuellement en mémoire
WriteMem_W	1 bit	Entrée	1 -> écriture d'un mot entier
WriteMem_H	1 bit	Entrée	1 -> écriture d'un demi mot
WriteMem_B	1 bit	Entrée	1 -> écriture d'un bit
data_out	32 bits	Sortie	Mot à écrire

III. Module mémoire

Le module mémoire est composé d'un tableau de 2048 mots de 32 bits (64Ko), d'un port de lecture, d'un port d'écriture et d'un process qui permet de gérer l'écriture effective dans la mémoire. Ce process fonctionne selon 2 modes séparés : le mode initialisation qui permet de charger des instructions et des données dans la mémoire au démarrage du processeur (ce qui nous permettra de simuler le lancement d'un programme), et le mode nominal dans lequel les écritures sont réalisées sur les fronts montants de l'horloge clk, si l'instruction en cours d'exécution est une instruction d'écriture en mémoire.

Dans le mode initialisation, un signal permet de distinguer si la mémoire est une mémoire de données ou d'instructions.

Lorsqu'on voudra tester le processeur à l'issue du dernier TP, on codera en dur le programme à exécuter dans le mode initialisation de ce process.

Pour le moment, on peut laisser le mode initialisation vide, et se contenter de réaliser les écritures dans le tableau de mots lorsque le mode est nominal. Dans ce mode, le process n'écrit que si l'un des signaux d'écriture est à 1.

Additionnellement, la mémoire est contrôlée par 2 autres signaux:

- WE (Write Enable) : lorsque le signal est à 0, le circuit fonctionne en mode écriture, sinon en mode lecture.
- OE (Output Enable) : lorsque le signal est à 0, le bus de sortie laisse passer la donnée lue. Lorsque le signal est à 1, le bus passe en haute impédance.

Port	Taille	I/O	Rôle
address	32 bits	Entrée	Adresse où écrire
data_in	32 bits	Entrée	Mot contenant les données à écrire
current_mem	32 bits	Entrée	Mot actuellement en mémoire
ReadMem_W	1 bit	Entrée	1 -> lecture d'un mot entier
ReadMem_SH	1 bit	Entrée	1 -> lecture d'un demi mot signé
ReadMem_UH	1 bit	Entrée	1 -> lecture d'un demi mot non signé
ReadMem_SB	1 bit	Entrée	1 -> lecture d'un octet signé
ReadMem_UB	1 bit	Entrée	1 -> lecture d'un octet non signé
WriteMem_W	1 bit	Entrée	1 -> écriture d'un mot entier
WriteMem_H	1 bit	Entrée	1 -> écriture d'un demi mot
WriteMem_B	1 bit	Entrée	1 -> écriture d'un bit
WE	1 bit	Entrée	1-> lecture. 0-> Ecriture
OE	1 bit	Entrée	0-> Sortie connectée. 1-> Sortie sur haute impédance
clk	1 bit	Entrée	Signal d'horloge
data_out	32 bits	Sortie	Mot à écrire

