МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ

Федеральное государственное автономное образовательное учреждение высшего профессионального образования

Национальный исследовательский ядерный университет «МИФИ»

Институт Интеллектуальных Кибернетических Систем

Отчет по курсовой работе

Учебная дисциплина: «Схемотехника»

Тема: Декодер команд

Выполнили:

студенты группы С22-501

Борисова Софья

Васильев Александр

Галимьянов Матвей

Оглавление

3
4
4
9
11
13
13
20
21
24

1. Постановка задачи

В рамках данной курсовой работы требовалось выполнить групповой проект по разработке процессорного ядра с сокращенной системой команд (RISC-V), построенного на базе классической гарвардской архитектуры (раздельная память инструкций и данных). На рисунке 1 представлена упрощенная структура схемы модели IP-ядра RISC-V.




Рисунок 1. Структурная схема модели IP-ядра RISC-V.

В рамках данной курсовой работы были поставлены следующие общие требования:

- 1. Четырёхступенчатый конвейер со стадиями: декодирования команды, подготовки операндов, выполнения операции, результата выполнения операции.
- 2. Реализация инструкций RV32I (только load, store, shift, arithmetic, logical, compare) и инструкций умножения из стандартного расширения RV32M.

В рамках данной курсовой работы были определены следующие общие ограничения:

- 1. Факультативное присутствие (необязательность реализации) команды условного перехода и, как следствие, предсказателя ветвлений (branch predictor);
- 2. Работа только с целочисленными значениями;
- 3. Отсутствие аппаратного деления;
- 4. Отсутствие режима отладки.

В рамках группового задания разработан декодер инструкций (instruction decoder), предназначенного для:

- 1. Декодирования типа инструкций (I, R, S).
- 2. Декодирования типа операций.

3.	Декодирования адреса первого операнда, второго операнда/мгновенного значения,
	регистра назначения, передача сигналов на другие устройства в определенные такты

2. Спецификация

2.1 Условное графическое обозначение и список портов ввода-вывода

Условное графическое обозначение разрабатываемого декодера инструкций представлено на рисунке 1.




Рисунок 1 — Условное графического обозначение реверсивного счётчика.

Описание типов сигналов разрабатываемого устройства представлена в таблице 1.

Номер	Сигнал	Акти	Тип	Описание
		вный		
		урове		
		НЬ		
1	i_clk	1	in	Тактовый сигнал, используется
				для синхронизации работы
				устройства.
2	i_rst	1	in	Сигнал сброса, активен при 1.
				При активации все внутренние
				регистры и выходные сигналы
				сбрасываются в нули.
3	i_instr [31:0]	data	in	Входная шина, содержащая
				инструкцию RISC-V с
				операционным кодом и полями.
4	o_rs1[4:0]	addr	out	Номер первого исходного
				регистра (RS1) из инструкции.
5	o_rs2[4:0]	addr	out	Номер второго исходного
				регистра (RS2) из инструкции.
6	o_imm[11:0]	data	out	Немедленное значение (imm),
				извлекаемое из инструкций
				типов I и S.
7	o_rd[4:0]	addr	out	Номер регистра назначения (RD),
				в который записывается
				результат.
8.	o_LSU_reg_or_memory_flag	1	out	Если 1, то чтение из спец
				регистров, если 0, то из памяти
9	o_write_to_LSU	1	out	Сигнал разрешения записи для
				блока Load-Store Unit (LSU).
10	o_LSU_code[16:0]	data	out	Код операции для блока LSU,
				формируется на основе полей
				инструкции (funct3, funct7 и
				opcode).
11	o_LSU_code_past[16:0]	data	out	Код операции для блока LSU,
				прошедший через конвейер на

				основе полей инструкции (funct3,
				funct7 и opcode)
12	o_wb_result	data	out	Сигнал, который указывает
				блоку WrireBack откуда читать
				данные: "00" - ALU; "01" -
				datamem; "11" – ничего не делать

Таблица 1 – Список типов сигналов в разработанном реверсивном счётчике.

Типы операций, которые обрабатывает разработанное устройство указаны в таблице

2.

Типы операций	Суть	opcode
R - type	Register / Регистровые	0110011
	операции	
I - type	Immediate / Использует	0000011, 0010011
	регистр и одно	
	немедленное значение	
	(инструкции часто	
	применяются для	
	арифметических операций с	
	константами, а также для	
	загрузки данных и	
	управления потоком)	
S - type	Store / Запись данных	0100011

Таблица 2 – Список операций, которые обрабатывает декодер команд.

Инструкции загрузки, предназначенные для загрузки данных из памяти в регистры указаны в таблице 3.

Instruction	Encoding	Binary
LB	imm[11:0] rs1 000 rd(10000) 0000011	00000000000000011
LH	imm[11:0] rs1 001 rd 0000011	0000000010000011
LW	imm[11:0](0) rs1(00001) 010 rd(10000) 0000011	0000000100000011
LBU	imm[11:0] rs1 100 rd 0000011	0000001000000011
LHU	imm[11:0] rs1 101 rd 0000011	00000001010000011

Таблица 3 – Load Instructions.

Инструкции сохранения, предназначенные для записи данных из регистров в память указаны в таблице 4.

Instruction	Encoding	Binary
SB	imm[11:5] rs2 rs1 000 imm[4:0] 0100011	00000000000100011
SH	imm[11:5] rs2 rs1 001 imm[4:0] 0100011	00000000010100011
SW	imm[11:5] rs2 rs1 010 imm[4:0] 0100011	00000000100100011

Таблица 4 – Store Instructions.

Инструкции сдвига, предназначенные для перемещения битов внутри регистра на определенное количество позиций влево или вправо указаны в таблице 5.

Instruction	Encoding	Binary
SLLI	0000000 shamt(01100) rs1(10111) 001 rd(00011)	00000000010010011
	0010011	
SRLI	0000000 shamt rs1 101 rd 0010011	00000001010010010
SRAI	0100000 shamt rs1 101 rd 0010011	01000001010010011
SLL	0000000 rs2 rs1 001 rd 0110011	00000000010110011
SRL	0000000 rs2 rs1 101 rd 0110011	00000001010110011
SRA	0100000 rs2 rs1 101 rd 0110011	01000001010110011

Таблица 5 – Shift Instructions.

Арифметические инструкции, предназначенные для выполнения арифметических операций над числовыми данными указаны в таблице 6.

Instruction	Encoding	Binary
ADDI	imm[11:0] rs1 000 rd 0010011	00000000000010011
ADD	0000000 rs2 rs1 000 rd 0110011	0000000000110011
SUB	0100000 rs2 rs1 000 rd 0110011	01000000000110011

Таблица 5 – Arithmetic Instructions.

Логические инструкции, предназначенные для выполнения побитовых логических операций над данными указаны в таблице 6.

Instruction	Encoding	Binary
XORI	imm[11:0] rs1 100 rd 0010011	0000001000010011
ORI	imm[11:0] rs1 110 rd 0010011	00000001100010011
ANDI	imm[11:0] rs1 111 rd 0010011	00000001110010011
XOR	0000000 rs2 rs1 100 rd 0110011	00000001000110011
OR	0000000 rs2 rs1 110 rd 0110011	00000001100110011
AND	0000000 rs2 rs1 111 rd 0110011	00000001110110011

Таблица 6 – Logical Instructions.

Инструкции сравнения, предназначенные для сравнения двух операнд и устанавливают флаги состояния в зависимости от результатов сравнения указаны в таблице 7.

Instruction	Encoding	Binary
SLTI	imm[11:0] rs1 010 rd 0010011	00000000100010011
SLTIU	imm[11:0] rs1 011 rd 0010011	00000000110010011
SLT	0000000 rs2 rs1 010 rd 0110011	00000000100110011
SLTU	0000000 rs2 rs1 011 rd 0110011	00000000110110011

Таблица 7 – Compare Instructions.

Инструкции RV32M для целочисленного умножения и деления указаны в таблице 8.

Instruction	Encoding	Binary
MUL	0000001 rs2 rs1 000 rd 0110011	00000010000110011
MULH	0000001 rs2 rs1 001 rd 0110011	00000010010110011
MULHSU	0000001 rs2 rs1 010 rd 0110011	00000010100110011
MULHU	0000001 rs2 rs1 011 rd 0110011	00000010110110011

Таблица 8 – RV32M Standart Extensions.

2.2 Описание рабочего режима

Декодер обеспечивает конвейерную обработку команд, обеспечивая синхронизацию тактовым сигналом. Декодер работает на основе тактового сигнала i_clk и сигнала сброса i_rst.

Основные функции декодера:

- 1. Декодирование инструкций:
- о Декодер анализирует 32-битную инструкцию і instr и выделяет из неё поля:
 - o rs1 и o rs2 номера регистров-источников (source registers).
 - o rd номер регистра-назначения (destination register).
 - o_imm непосредственное значение (immediate value), используемое в инструкциях.
 - o LSU code и o LSU code post коды для управления блоком LSU.
 - o read to LSU и o write to LSU сигналы чтения и записи для LSU.
 - o_LSU_reg_or_memory_flag флаг, указывающий, работает ли LSU с регистрами или памятью.
 - o_wb_result_src сигнал, определяющий источник данных для записи в регистр (WriteBack).

- 2. Работа с тактовым сигналом:
- Декодер синхронизируется по фронту тактового сигнала i_clk. Все изменения в выходных сигналах происходят только на rising edge (положительном фронте) тактового сигнала.
- При активном сигнале сброса i_rst = '1' все внутренние регистры и выходные сигналы сбрасываются в нулевое состояние.
- 3. Конвейерная обработка:
- Декодер использует конвейерную обработку для передачи управляющих сигналов через несколько стадий:
 - reg_stage_LSU_1, reg_stage_LSU_2, reg_stage_LSU_3, reg_stage_LSU_4 —
 регистры для хранения промежуточных данных, связанных с LSU.
 - wb_result_src_1 и wb_result_src_2 регистры для хранения информации о источнике данных для WriteBack.
- о Данные последовательно передаются через стадии конвейера, что позволяет обеспечить задержку в обработке сигналов и синхронизацию с другими блоками процессора.
- 4. Обработка различных типов инструкций:
- о Декодер поддерживает следующие типы инструкций:
 - R-тип (арифметико-логические операции): i_i instr(6 downto 0) = "0110011".
 - І-тип (операции с непосредственным значением): i instr(6 downto 0) = "0010011".
 - Load-инструкции (загрузка из памяти): i instr(6 downto 0) = "0000011".
 - Store-инструкции (сохранение в память): i instr(6 downto 0) = "0100011".
- В зависимости от типа инструкции декодер генерирует соответствующие управляющие сигналы:
 - Для R-типа и I-типа инструкций устанавливаются сигналы о read to LSU и о write to LSU, а также формируется код для LSU.
 - Для Load-инструкций дополнительно устанавливается флаг о LSU reg_or_memory_flag, указывающий на работу с памятью.
 - Для Store-инструкций формируется immediate значение и сигналы для записи в память.
- 5. Генерация сигналов WriteBack:
- В зависимости от типа инструкции декодер определяет источник данных для записи в регистр:
 - Для Load-инструкций (i_instr(6 downto 0) = "0000011") источником данных является память (o wb result src = "01").

- Для арифметико-логических операций (R-тип и I-тип) источником данных является
 ALU (о wb result src = "00").
- Для остальных случаев (например, NOP) используется значение по умолчанию (о wb result src = "11").
- 6. Обработка immediate значения:
- о Для инструкций I-типа и Load/Store immediate значение извлекается из соответствующих битов инструкции:
 - Для І-типа и Load-инструкций immediate значение находится в битах i_instr(31 downto 20).
 - Для Store-инструкций immediate значение формируется из битов i_instr(31 downto 25) и i_instr(11 downto 7).

Особенности работы:

- Декодер поддерживает конвейерную обработку, что позволяет ему работать с высокой производительностью.
- Все выходные сигналы обновляются только на тактовом фронте, что обеспечивает синхронность работы с другими блоками процессора.
- При сбросе (i_rst = '1') все внутренние регистры и выходные сигналы сбрасываются в нулевое состояние, что обеспечивает корректное начало работы процессора.

Таким образом, декодер команд command_decoder_v2 обеспечивает корректное декодирование инструкций и генерацию управляющих сигналов для работы процессора.

2.3. Подключение к соседним модулям.

Схема подключения памяти инструкций, декодера инструкций и LSU представлена на рисунке 2.




Рисунок 2 – Схема подключения памяти инструкций, декодера инструкций и LSU.

3. Тестирование

3.1. Тестирование разработанного декодера устройства

Такт вызова команды	Значение инструкции i_instr	Инструкция	Описание
1	11000000111001111000010000000 011	LB	B 0-ой такт отправляем LSU: o_rs1 = i_instr(19 downto 15) = "01111"; o_imm = i_instr(31 downto 20) = "110000001110"; o_LSU_code = "00000000000000011" Ha 2-ой такт отправляем на WriteBack сигнал o_wb_result_src = "01"; Ha 3-ий такт отправляем на LSU o_rd = i_instr(19 downto 15) = "01111"; o_LSU_code_post = "0000000000000011";
2	11111111111111111111111111111111111111	NOP	В 0-ой такт отправляем LSU: о_rs1 = i_instr(19 downto 15) = "00000"; о_imm = i_instr(31 downto 20) = "000000000000000"; о_LSU_code = "000000000000000000" На 2-ой такт отправляем на WriteBack сигнал о_wb_result_src = "11"; На 3-ий такт отправляем на LSU o_rd = i_instr(19 downto 15) = "00000"; о_LSU_code_post = "000000000000000000"; o_write_to_LSU = 0
3	00001010001101000001001000000 011	LH	0-й такт: o_rs1 = i_instr(19 downto 15) = "10000"; o_imm = i_instr(31 downto 20) = "000010100011"; o_LSU_code = "0000000000000011"; 2-й такт: o_wb_result_src = "01"; 3-й такт: o_rd = i_instr(11 downto 7) = "01000"; o_LSU_code_post = "000000000000011"; o_write_to_LSU = '0';
4	10101000010110001010100000000 011	LW	0-й такт: o_rs1 = i_instr(19 downto 15) = "10001"; o_imm = i_instr(31 downto 20) = "101010000101"; o_LSU_code = "0000000000000011"; 2-й такт: o_wb_result_src = "01"; 3-й такт: o_rd = i_instr(11 downto 7) = "01000"; o_LSU_code_post = "000000000000011"; o write to LSU = '0';
5	11100100000110010100000000000 011	LBU	0-й такт: o_rs1 = i_instr(19 downto 15) = "10010"; o_imm = i_instr(31 downto 20) = "111001000001"; o_LSU_code = "0000000000000011"; 2-й такт: o_wb_result_src = "01"; 3-й такт: o_rd = i_instr(11 downto 7) = "01000"; o_LSU_code_post = "000000000000011"; o_write_to_LSU = '0';
6	110000111010101010101000110000 011	LHU	0-й такт: o_rs1 = i_instr(19 downto 15) = "10100"; o_imm = i_instr(31 downto 20) = "110000111010"; o_LSU_code = "000000000000011"; 2-й такт:

			o_wb_result_src = "01"; 3-й такт: o_rd = i_instr(11 downto 7) = "00011"; o_LSU_code_post = "00000000000000011"; o_write_to_LSU = '0';
7	00011001110111011000011000100	SB	0-й такт: o_rs1 = i_instr(19 downto 15) = "11011"; o_rs2 = i_instr(24 downto 20) = "11001"; o_imm(4 downto 0) = i_instr(11 downto 7) = "00100"; o_imm(11 downto 5) = i_instr(31 downto 25) = "0001100"; o_LSU_code = "0000000000000011"; 2-й такт: o_wb_result_src = "11"; 3-й такт: o_LSU_code_post = "000000000000011"; o_write_to_LSU = '1';
8	01010000110001110001100000100	SH	0-й такт: o_rs1 = i_instr(19 downto 15) = "11110"; o_rs2 = i_instr(24 downto 20) = "00001"; o_imm(4 downto 0) = i_instr(11 downto 7) = "00000"; o_imm(11 downto 5) = i_instr(31 downto 25) = "0101000"; o_LSU_code = "0000000000000011"; 2-й такт: o_wb_result_src = "11"; 3-й такт: o_LSU_code_post = "000000000000011"; o_write_to_LSU = '1';
9	10111000011110001010110110100 011	SW	0-й такт: o_rs1 = i_instr(19 downto 15) = "10001"; o_rs2 = i_instr(24 downto 20) = "11011"; o_imm(4 downto 0) = i_instr(11 downto 7) = "01011"; o_imm(11 downto 5) = i_instr(31 downto 25) = "1011100"; o_LSU_code = "0000000000000011"; 2-й такт: o_wb_result_src = "11"; 3-й такт: o_LSU_code_post = "000000000000011"; o write to LSU = '1';
10	00000000110010111001000110010 011	SRLI	0-й такт: o_rs1 = i_instr(19 downto 15) = "10111"; o_imm = i_instr(31 downto 20) = "000000001100"; o_LSU_code = "0000000000000011"; 2-й такт: o_wb_result_src = "00"; 3-й такт: o_rd = i_instr(11 downto 7) = "00011"; o_LSU_code_post = "000000000000011"; o_write_to_LSU = '0';
11	01000001100000111101011110010 011	SRAI	0-й такт: o_rs1 = i_instr(19 downto 15) = "00111"; o_imm = i_instr(31 downto 20) = "010000011000"; o_LSU_code = "0000000000000011"; 2-й такт: o_wb_result_src = "00"; 3-й такт: o_rd = i_instr(11 downto 7) = "11111"; o_LSU_code_post = "000000000000011"; o_write_to_LSU = '0';

12	00000001000110010001100000110 011	SLL	0-й такт: o_rs1 = i_instr(19 downto 15) = "10010"; o_rs2 = i_instr(24 downto 20) = "01000"; o_LSU_code = "0000000000000011"; 2-й такт: o_wb_result_src = "00"; 3-й такт: o_rd = i_instr(11 downto 7) = "00000"; o_LSU_code_post = "0000000000000011"; o write to LSU = '0';
13	000000010001110011010111100110 011	SRL	0-й такт: o_rs1 = i_instr(19 downto 15) = "11001"; o_rs2 = i_instr(24 downto 20) = "10101"; o_LSU_code = "0000000000000011"; 2-й такт: o_wb_result_src = "00"; 3-й такт: o_rd = i_instr(11 downto 7) = "11110"; o_LSU_code_post = "0000000000000011"; o write to LSU = '0';
14	010000001010100101101101100110 011	SRA	0-й такт: o_rs1 = i_instr(19 downto 15) = "10010"; o_rs2 = i_instr(24 downto 20) = "10110"; o_LSU_code = "0000000000000011"; 2-й такт: o_wb_result_src = "00"; 3-й такт: o_rd = i_instr(11 downto 7) = "11011"; o_LSU_code_post = "0000000000000011"; o write to LSU = '0';
15	0000011101110011100010101010 011	ADDI	0-й такт: o_rs1 = i_instr(19 downto 15) = "10010"; o_imm = i_instr(31 downto 20) = "000000100011"; o_LSU_code = "0000000000000011"; 2-й такт: o_wb_result_src = "00"; 3-й такт: o_rd = i_instr(11 downto 7) = "00010"; o_LSU_code_post = "000000000000011"; o write to LSU = '0';
16	00000001000111100000101110110 011	ADD	0-й такт: o_rs1 = i_instr(19 downto 15) = "11110"; o_rs2 = i_instr(24 downto 20) = "01011"; o_LSU_code = "0000000000000011"; 2-й такт: o_wb_result_src = "00"; 3-й такт: o_rd = i_instr(11 downto 7) = "11111"; o_LSU_code_post = "0000000000000011"; o_write_to_LSU = '0';
17	0100000010000001000000110110 011	SUB	0-й такт: o_rs1 = i_instr(19 downto 15) = "00001"; o_rs2 = i_instr(24 downto 20) = "00011"; o_LSU_code = "0000000000000011"; 2-й такт: o_wb_result_src = "00"; 3-й такт: o_rd = i_instr(11 downto 7) = "00011"; o_LSU_code_post = "0000000000000011"; o_write_to_LSU = '0';
18	101011010101111111100100100010 011	XORI	0-й такт: o rs1 = i instr(19 downto 15) = "11111";

			o_imm = i_instr(31 downto 20) = "101011010101"; o_LSU_code = "0000000000000011"; 2-й такт: o_wb_result_src = "00"; 3-й такт: o_rd = i_instr(11 downto 7) = "10010"; o_LSU_code_post = "0000000000000011"; o write to LSU = '0';
19	10111000100110011110101010010 011	ORI	0-й такт:
20	101000100100010001110111110010	ANDI	0-й такт: o_rs1 = i_instr(19 downto 15) = "10000"; o_imm = i_instr(31 downto 20) = "101000100100"; o_LSU_code = "0000000000000011"; 2-й такт: o_wb_result_src = "00"; 3-й такт: o_rd = i_instr(11 downto 7) = "11111"; o_LSU_code_post = "0000000000000011"; o write to LSU = '0';
21	00000001111101010100100110110 011	XOR	0-й такт: o_rs1 = i_instr(19 downto 15) = "01010"; o_rs2 = i_instr(24 downto 20) = "10011"; o_LSU_code = "0000000000000011"; 2-й такт: o_wb_result_src = "00"; 3-й такт: o_rd = i_instr(11 downto 7) = "10011"; o_LSU_code_post = "0000000000000011"; o_write_to_LSU = '0';
22	00000000110111101110111000110 011	OR	0-й такт:
23	000000011111111101111010000110 011	AND	0-й такт: o_rs1 = i_instr(19 downto 15) = "11101"; o_rs2 = i_instr(24 downto 20) = "10100"; o_LSU_code = "0000000000000011"; 2-й такт: o_wb_result_src = "00"; 3-й такт: o_rd = i_instr(11 downto 7) = "10100"; o_LSU_code_post = "0000000000000011"; o_write_to_LSU = '0';
24	00000010001100010010000100010 011	SLTI	0-й такт: o_rs1 = i_instr(19 downto 15) = "10010"; o_imm = i_instr(31 downto 20) = "000000100011";

			o_LSU_code = "0000000000000011"; 2-й такт: o_wb_result_src = "00"; 3-й такт: o_rd = i_instr(11 downto 7) = "00010"; o_LSU_code_post = "0000000000000011"; o write to LSU = '0';
25	01010101111110111001111111110010 011	SLTIU	0-й такт: o_rs1 = i_instr(19 downto 15) = "11110"; o_imm = i_instr(31 downto 20) = "0101010111111"; o_LSU_code = "0000000000000011"; 2-й такт: o_wb_result_src = "00"; 3-й такт: o_rd = i_instr(11 downto 7) = "11111"; o_LSU_code_post = "0000000000000011"; o_write_to_LSU = '0';
26	00000001100101001010000010110	SLT	0-й такт:
27	000000000001101000111100010110	SLTU	0-й такт: o_rs1 = i_instr(19 downto 15) = "10100"; o_rs2 = i_instr(24 downto 20) = "11000"; o_LSU_code = "00000000000000011"; 2-й такт: o_wb_result_src = "00"; 3-й такт: o_rd = i_instr(11 downto 7) = "10001"; o_LSU_code_post = "0000000000000011"; o write to_LSU = '0';

Временные диаграммы полученные при прохождении тестов представлены на рисунках №3-6.

На рисунке №3 поступает сигнал сброса - i_rst (1) и происходит заполнение массива регистров тестовыми значениями. После чего начинают поступать команды, в LSU первая команда на выполнение приходит только в 3 такт (3), хотя инструкция поступает во 2 такт (2), эта задержка происходит из-за того что декодер обрабатывает инструкцию 1 такт.





Рисунок 3. Временная диаграмма прохождения теста LSU с декодером.

На рисунке № 4 можно увидеть что декодер с LSU работают в конвейерном режиме. На декодер поступает инструкция (1), декодер обрабатывает инструкцию и направляет орсоde на LSU (2), LSU по полученному орсоde'у создаёт нужные сигналы (3).






Рисунок 4. Временная диаграмма прохождения теста LSU с декодером.

На рисунке №5 начинают поступать команды, при которых должны происходить вычисления на АЛУ. Поступление инструкции SLLI (1), передача орсоde'а на LSU (4), передача номеров регистров из которых нужно взять данные для вычислений (2) и (3) (в данном случае номера регистров не изменились с прошлой операции, по этому номера

регистров не изменились), передача данных с регистров в АЛУ (5) и (6), передача орсоde'а в АЛУ (7).




Рисунок 5. Временная диаграмма прохождения теста LSU с декодером.

На рисунке №6 можно заметить, что сигналы на LSU продолжают изменяться до 38 такта (2), хотя последняя команда поступила в 33 такт (1). Это происходит из-за задержки в один такт на декодере, а также из-за того что запись в регистры общего назначения должны происходит через 4 такта (ожидание подачу данных на запись от writeBack'a).




Рисунок 6. Временная диаграмма прохождения теста LSU с декодером.

Покрытие тестов показано на рисунке 7. Исходя из этого тестовые сценарии отработали успешно.




Рисунок 7. Покрытие тестовых сценариев.

3.2. Верификация с соседними блоками.

Согласно рисунку 2 блок LSU соединен с блоком декодера инструкций через следующие шины/сигналы:

- 1. Адресную шину (o_rs1 [4:0])
- 2. Адресную шину (o_rs2 [4:0])
- 3. Шину данных (о_imm [11:0])
- 4. Адресную шину (o_rd [4:0])
- 5. Сигнал разрешения (о write to LSU)
- 6. Шину данных (о LSU code [16:0])
- 7. Шину данных (о LSU code post [16:0])
- 8. Сигнал разрешение (о LSU reg or memory flag)

Согласно рисунку 2 блок Instruction Memory соединен с блоком Instruction Decoder через шину данных (i instr [31:0]).

Модульное тестирование с блоком LSU прошло успешно (рисунки 3, 4, 5, 6, 7)

4. Результаты синтеза

RTL схема по результатам синтеза проиллюстрирована на рисунке 8.




Рисунок 8 – RTL схема разработанного устройства.




Рисунок 9 – список затраченных ресурсов декодера команд




Рисунок 10 – общая схема процессора RISC-V




Рисунок 11 – список затраченных ресурсов



Рисунок 12 – максимальная частота при температуре ядра 85 C и подаче на ядро 1,2V




Рисунок 13 – максимальная частота при температуре 0C и подаче на ядро 1,2V

При 0° С схема работает быстрее из-за увеличенной подвижности носителей и меньших утечек, позволяя достигать 86 МГц. При 85° С из-за ухудшения характеристик полупроводников скорость работы снижается, и максимальная частота ограничивается 76 МГц.

5. Заключение

В рамках данной курсовой работы был разработан и смоделирован декодер команд для упрощенной архитектуры RISC-V процессора. Работа охватила этапы проектирования на языке VHDL, моделирования и тестирования разработанного устройства. Декодер успешно идентифицирует три типа инструкций – R-type, I-type и S-type – на основе анализа опкодов, извлекая необходимые операнды и генерируя сигналы управления для последующих этапов обработки данных.

Декодер реализует четырехступенчатый конвейер для передачи информации о регистре-приемнике и необходимости записи в блок LSU (Load/Store Unit). Эта архитектура позволяет оптимизировать обработку инструкций и повысить производительность системы. В процессе проектирования был использован язык VHDL, что позволило описать логику декодера в виде четкого и формализованного кода, пригодного для последующей реализации в виде аппаратной схемы.

Для проверки работоспособности декодера было проведено тестирование. Были разработаны тестовые наборы, охватывающие различные комбинации входных данных и типов инструкций. Результаты моделирования показали полное соответствие выходных сигналов декодера ожидаемым значениям для всех протестированных случаев. Полученные данные подтвердили корректность функционирования декодера и успешную реализацию алгоритма декодирования инструкций.

В ходе выполнения работы были приобретены практические навыки проектирования цифровых устройств на языке VHDL, а также углублены знания в области архитектуры RISC-V процессоров и принципов работы декодера команд.