«به نام او»



گزارش فاز اول پروژه درس آزمونپذیری

دکتر حسابی

علی صداقی ۴۰۲۲۱۱۶۳۷ مهدی قصاب ۴۰۱۲۱۲۴۴۳

پاییز ۱۴۰۲

	فهرست
٣	بخش اول : نحوه پیادهسازی
٣	خواندن فایل bench.
۵	توصیف مدار جهت شبیهسازی
٧	اعمال مقادیر ورودی به مدار
٨	نحوه شبیهسازی True-Value و تولید خروجی
17	نحوه پیادهسازی Deductive Fault Simulation
١٨	بخش دوم : دو نمونه از خروجیهای شبیهسازی
١٨	True-Value Simulation به ازای ورودی اول
۲.	True-Value Simulation به ازای ورودی دوم
77	Deductive Fault Simulation به ازای ورودی اول
77	Deductive Fault Simulation به ازای ورودی دوم

بخش اول: نحوه پیادهسازی

در این بخش، نحوه ی پیاده سازی قسمتهای مختلف پروژه مانند چگونگی خواندن فایل bench. نحوه ی اعمال مقادیر ورودی به مدار، تولید خروجی و نحوه پیاده سازی و عملکرد Deductive Fault و الگوریتمهای نوشته شده برای پیاده سازی این پروژه را شرح خواهیم داد.

خواندن فايل bench.

خواندن فایل bench. توسط تابع "bench, توسط تابع bench" انجام می شود. این bench. تابع علاوه بر خوانده فایل bench. شناسایی و تعریف شاخه های fanout، شناسایی و اضافه کردن اجزا و گیتهای مدار و در نهایت اضافه کردن اطلاعاتی مثل ورودی، خروجی و شاخه های fanout به آن را انجام می دهد. در ادامه عملکرد و نحوه پیاده سازی این تابع را توضیح خواهیم داد.

بطور کلی تابع "process_circuit_file(file_path)" مدار را پردازش کرده و اطلاعات مدار را استخراج می کند که فایل مدار، که مسیر آن به عنوان ورودی به تابع process_circuit_file داده می شود، شامل توصیفات مدار و اتصالات مختلف است. در ابتدا، فایل مدار باز می شود و هر خط آن به عنوان یک المان در لیست lines ذخیره می شود. سپس، تابع به دو مرحله عمل می کند:

• مرحله اول: شمارش تعداد Fanout

در این مرحله، برای هر خط در lines، اگر عبارت "=" در آن وجود داشته باشد، ورودیهای مربوط به آن خط استخراج میشوند. این ورودیها به صورت رشتههای جداگانه درون پرانتز قرار دارند و با استفاده از توابع split و isdigit، عناصر عددی موجود در ورودیها شناسایی میشوند. سپس تعداد فراوانی هر ورودی در در در در در در در در در کشنری fanout_counts ثبت میشود.

• مرحله دوم: ایجاد اجزای مدار

در این مرحله، لیستهای inputs ،circuit و outputs تعریف میشوند که به ترتیب برای ذخیره کردن اجزای مدار، ورودیها و خروجیها استفاده میشوند.

برای هر خط در lines، خط به صورت strip شده و سپس با استفاده از شروط if و elif، نوع آن تشخیص داده می شود. اگر با عبارت "INPUT" آغاز شود، عدد ورودی استخراج می شود و به لیست outputs اضافه می شود. اگر با عبارت "OUTPUT" آغاز شود، عدد خروجی استخراج می شود و به لیست outputs اضافه می شود. در غیر این صورت، اجزای مربوط به یک خط از مدار استخراج می شوند.

اجزای مربوط به یک خط از مدار شامل شماره خروجی (output_num)، عملیات (operation) و ورودیها با ورودیها (inputs_nums) است. با استفاده از توابع split این اجزا استخراج میشوند. سپس، ورودیها با توجه به وجود fanoutsها جایگزین میشوند. اگر ورودی مورد نظر در دیکشنری fanouts وجود داشته باشد، اولین عنصر موجود در لیست fanouts[inp] حذف شده و به عنوان ورودی جایگزین میشود. در غیر این صورت، ورودی بدون تغییر استفاده میشود. سپس اجزای مدار به لیست circuit اضافه میشوند.

در انتها، اطلاعات fanout، ورودیها و خروجیها به لیست circuit اضافه می شوند. برای هر کلید در در انتها، اطلاعات fanouts، لیستی از عناصر values به کلید متناظر اضافه می شود و به عنوان یک اجزای مدار با نوع "FANOUT" به circuit اضافه می شود. سپس لیست circuit به عنوان یک اجزای مدار با نوع "INPUT" و لیست outputs اضافه می شوند.

در نهایت، لیست circuit به عنوان خروجی تابع برگردانده می شود. این لیست شامل تمام اجزا و اتصالات مدار است که برای استفاده بعدی می تواند استفاده شود.

توصيف مدار جهت شبيهسازي

تابع "split_circuit(circuit_data)" یک مدار را به بخشهای مختلف تقسیم می کند و هر بخش را در fanout الیستهای جداگانه قرار می دهد. بخشهایی که تقسیم می شود عبارتند از: ورودی ها، گیتها، گیتها، می output_list و fanout_list و gate_list ،input_list و fanout_list و fanout_list و fanout_list و janout_list و gate_list ،input_list و خروجی ها. ابتدا، چهار لیست جداگانه به نامهای الخداری اطلاعات مربوط به هر بخش از مدار استفاده می شوند. سپس، با استفاده از عبارت شرطی، مشخص می شود که استفاده از حلقه for، برای هر عنصر e در اگر عنصر e با "INPUT" شروع شود، یعنی یک ورودی است، مقادیر بعدی آن را به input_list می کند. اگر عنصر e با "FANOUT" شروع شود، یعنی یک مقادیر بعدی آن را به fanout_list اضافه می کند. اگر عنصر e با "OUTPUT" شروع شود، یعنی یک خروجی است، مقادیر بعدی آن را به output_list اضافه می کند. در غیر اینصورت، عنصر e یک گیت fanout_list و gate_list .input_list و به عنوان خروجی برمی گرداند. این لیستها شامل اطلاعات مربوط به ورودی ها، گیتها، و output_list و خروجی و خروجی های مدار هستند.

در ادامه برای توصیف مدار جهت شبیه سازی، از توابع زیر به ترتیب استفاده کردیم که هر تابع را به طور مختصر در ادامه توضیح خواهیم داد:

create_wires(circuit_data) ین تابع لیستی از نام سیمها (wires) را براساس دادههای مدار ورودی در این تابع، برای هر عنصر مدار در circuit_data، نام سیمهای مربوطه استخراج شده و به لیست می سازد. در این تابع، برای هر عنصر مدار در "w" در لیست قرار می گیرند. سپس، لیست wires به صورت مجموعه (set) تبدیل شده و به عنوان خروجی برگردانده می شود.

create_simulation_list(wires): این تابع یک دیکشنری شبیهسازی را براساس لیست سیمها (wires): میسازد. برای هر سیم در wires، یک کلید با پیشوند "w" و مقدار متناظر با آن (شروعاش با

"U") در دیکشنری simulation_dict قرار می گیرد. در نهایت، دیکشنری simulation_dict به عنوان خروجی بر گردانده می شود.

create_input_wires(input_list): این تابع لیستی از نام سیمهای ورودی را براساس لیست: این تابع لیستی از نام سیمهای ورودی را براساس لیست input_list: این تابع لیست input_list، نام آن سیم با پیشوند "w" در لیست input_list قرار می گیرد. لیست input_wires به عنوان خروجی برگردانده می شود.

create_gates_output_wires(gate_list): این تابع لیستی از نام سیمهای خروجی گیتها را egate_list: این تابع لیست gate_list ایجاد می کند. برای هر گیت در لیست gate_list ایجاد می کند. برای هر گیت در لیست gates_output_wires قرار می گیرد. سپس، لیست gates_output_wires به ترتیب اعداد مرتب می شود.

(gate_out_wire, gate_list: این تابع با دریافت نام سیم خروجی یک گیت (gate_list: این تابع با دریافت نام سیم خروجی را پیدا می کند. (gate_out_wire) و لیست gate_list، نوع گیت (عملیات) متناظر با آن سیم خروجی را پیدا می کند. برای هر گیت در gate_list، اگر نام سیم خروجی آن با gate_out_wire برای هر گیت در برمی گرداند.

find_gate_inputs(gate_out_wire, gate_list) این تابع با دریافت نام سیم خروجی یک گیت و find_gate_inputs(gate_out_wire, gate_list) بیستی از نام سیمهای ورودی مربوط به آن سیم خروجی را پیدا می کند. برای هر گیت و gate_list بیستی اگر نام سیم خروجی آن با gate_out_wire برابر باشد، نام سیمهای ورودی آن گیت را به لیست gate_inputs اضافه می کند و در نهایت، لیست gate_inputs را به عنوان خروجی برمی گرداند. (wire_name) این تابع بررسی می کند که آیا یک سیم (wire_name, fanout_list) در لیست fanout_list به عنوان ورودی یک fanout وجود دارد یا خیر. در صورتی که سیم مورد نظر در لیست fanout_list برگردانده می شود و در غیر اینصورت، مقدار False برگردانده می شود.

fanin_wire, fanout_list: این تابع با دریافت نام سیم ورودی یک fanin_wire, fanout_list: این تابع با دریافت نام سیم ورودی یک fanin_wire و لیست fanout_list، لیستی از خطوط مولد خروجی مربوط به آن سیم ورودی را پیدا می کند. برای هر مولد خروجی در fanout_list، اگر نام سیم ورودی آن با fanin_wire برابر باشد، لیست خطوط مربوطه را برمی گرداند. در صورتی که fanout مورد نظر پیدا نشود، None برگردانده می شود.

اعمال مقادیر ورودی به مدار

برای این منظور ما ابتدا ما فایل که مقدایر ورودی در آن قرار د ارد با استفاده از تابع "process_input_file(filepath)" میخوانیم؛ این تابع یک فایل ورودی را پردازش می کند و اطلاعات "process_input_file(filepath)" میخوانیم؛ این منظور ابتدا، فایل ورودی با استفاده از تابع open باز آن را به صورت یک دیکشنری برمی گرداند. برای این منظور ابتدا، فایل ورودی با استفاده از تابع open میشود و تمام خطوط آن در لیست lines نخیره میشوند. سپس، با فرض اینکه فایل دقیقاً دو خط دارد، ابتدا خط اول را استخراج می کند. خط اول شامل کلیدهای دیکشنری است، که با استفاده از توابع strip و strip و strip قرار می گیرند. سپس، خط دوم را استخراج می کند. خط دوم شامل مقادیر متناظر با کلیدهای دیکشنری است، که نیز با استفاده از توابع strip و strip از فاصلهها جدا میشوند و در لیست values قرار می گیرند. سپس، با استفاده از تابع zip کلیدها و مقادیر به صورت بوجهای متناظر گرفته میشوند و با استفاده از نمایه گذاری، یک دیکشنری با نام result_dict ساخته میشود. در نهایت، این دیکشنری به عنوان خروجی تابع برگردانده میشود. این دیکشنری شامل اطلاعات موجود در فایل ورودی است که با استفاده از کلیدها و مقادیر متناظر در فایل ساخته شده است.

سپس با استفاده از تابع "give_input_vector" مقادیر ورودی به سیمهای ورودی مدار توصیف شده که در قسمت قبل نحوه تولید آن را شرح دادیم، داده می شود. این تابع یک ورودی برداری را به دیکشنری شبیه سازی وارد می کند و یک نسخه کپی از دیکشنری شبیه سازی را با ورودی های متغیر به عنوان مقادیر ورودی برداری تولید می کند. ابتدا، تابع با استفاده از تابع copy.deepcopy یک نسخه کپی از دیکشنری ورودی برداری تولید می کند. این کپی به منظور simulation_dict ذخیره می کند. این کپی به منظور اعمال تغییرات بر روی آن و جلوگیری از تغییرات در دیکشنری اصلی استفاده می شود. سپس، با استفاده از

عبارت شرطی ii، ابتدا مطمئن می شود که تعداد عناصر در لیست valueError با ابتدا مطمئن می شود که تعداد عناصر در برابر input_vector برابر است. اگر برابر نباشند، یک خطا به نام ValueError بوجود می آید. در صورت برابر بودن تعداد عناصر، با استفاده از حلقه for، برای هر زوج کلید-مقدار در input_vector، کلید را با پیشوند "w" به عنوان مقدار کلید در simulation_dict_copy قرار می دهد و مقدار را با مقدار متناظر در "input_vector جایگزین می کند. به این ترتیب، ورودی های متغیر تعیین شده در input_vector بر روی دیکشنری شبیه سازی اعمال می شوند. در نهایت، نسخه کپی شده از دیکشنری شبیه سازی با تغییرات اعمال شده به عنوان خروجی تابع برگردانده می شود. این نسخه کپی شامل تغییرات ورودی برداری است که با استفاده از simulation_dict و تغییرات فقط در نسخه کپی اعمال شده است. توجه کنید که دیکشنری اصلی simulation_dict

نحوه شبیهسازی True-Value و تولید خروجی

برای شبیه سازی True-Value یک مدار منطقی با استفاده از ورودی ها، یک دیکشنری شبیه سازی True-Value یک مدار منطقی با استفاده از دو تابع fanout استفاده می شود و لیست های true_value_simulation داخل تابع gate_simulator بکار برده شده است).

تابع gate_simulator برای شبیه سازی عملکرد گیتهای منطقی استفاده می شود. این تابع دو ورودی ورودی ورودی gate_simulator که نوع گیت را مشخص می کند و gate_inputs که لیست ورودی های گیت دریافت می کند: و gate_type که نوع گیت را نشان می دهد. این تابع ابتدا با استفاده از دستورات شرطی بررسی می کند که نوع گیت چیست و بر اساس آن به تصمیم گیری می پردازد.

- اگر نوع گیت "AND" باشد، ابتدا بررسی میشود که آیا حداقل یکی از ورودیها مقدار "۰" دارد.

 اگر داشته باشد، خروجی "۰" است. سپس بررسی میشود که آیا حداقل یکی از ورودیها مقدار "U"

 یا "Z" دارد. اگر داشته باشد، خروجی "U" است. در غیر این صورت، خروجی "۱" است.
- اگر نوع گیت "OR" باشد، ابتدا بررسی می شود که آیا حداقل یکی از ورودی ها مقدار "۱" دارد. اگر داشته باشد، خروجی "۱" است. سپس بررسی می شود که آیا حداقل یکی از ورودی ها مقدار "U" یا "Z" دارد. اگر داشته باشد، خروجی "U" است. در غیر این صورت، خروجی "۰" است.
- اگر نوع گیت "NAND" باشد، ابتدا بررسی می شود که آیا حداقل یکی از ورودی ها مقدار "۰" دارد.

 "U" است. سپس بررسی می شود که آیا حداقل یکی از ورودی ها مقدار "U"

 یا "Z" دارد. اگر داشته باشد، خروجی "U" است. در غیر این صورت، خروجی "۰" است.
- اگر نوع گیت "NOR" باشد، ابتدا بررسی میشود که آیا حداقل یکی از ورودیها مقدار "۱" دارد.

 "U" است. سپس بررسی میشود که آیا حداقل یکی از ورودیها مقدار "U"

 یا "Z" دارد. اگر داشته باشد، خروجی "U" است. در غیر این صورت، خروجی "۱" است.
- اگر نوع گیت "NOT" باشد، ابتدا بررسی می شود که تنها یک ورودی دارد. اگر تعداد ورودی ها بیشتر یاز یک عدد باشد، یک خطا برگردانده می شود. سپس بررسی می شود که ورودی تنها "۱" باشد، در یاز یک عدد باشد، یک خطا برگردانده می شود. سپس بررسی می شود که ورودی تنها "۱" باشد، در غیر این صورت، این صورت خروجی "۱" است. در غیر این صورت، خروجی "U" است.
- اگر نوع گیت "BUFF" باشد، ابتدا بررسی میشود که تنها یک ورودی دارد. اگر تعداد ورودیها بیشتر از یک عدد باشد، یک خطا برگردانده میشود. سپس بررسی میشود که ورودی "۱" باشد، در این صورت خروجی "۰" است. در غیر این صورت، خروجی "0" است. در غیر این صورت، خروجی "U" است.

- در صورتی که نوع گیت از نوع "XOR" یا "XNOR" باشد، ابتدا ورودیها به عدد صحیح تبدیل میشوند و سپس بررسی میشود که مجموع این اعداد به صورت تقسیم عدد بر ۲ باقیمانده دارد یا خیر. اگر باقیمانده برابر ۱ باشد، خروجی "۱" است و در غیر این صورت، خروجی "۰" است. در صورتی که ورودیها شامل حرف "U" یا "Z" باشند، خروجی "U" است.
 - در نهایت، در صورتی که نوع گیت معتبر نباشد، یک خطا برگردانده می شود.

```
[('AND', ['1', '1', '1'], '1'),
 ('AND', ['0', '1', 'U'], '0'),
('OR', ['0', '0', '0'], '0'),
 ('OR', ['0', 'U', '1'], '1'),
 ('XOR', ['0', '0'], '0'),
('XOR', ['1', '0', '1', '1'], '1'), ('XOR', ['1', '1', '1', '1'], '0'),
('XOR', ['1', '1', 'U'], 'U'),
 ('XNOR', ['1', '0'], '0'),
('XNOR', ['1', '1', '1'], '0'),
('XNOR', ['1', '0', '1'], '1'),
 ('XNOR', ['0', '0', 'Z'], 'U'),
 ('NAND', ['1', '1'], '0'),
 ('NAND', ['1', 'U', '0'], '1'),
 ('NOR', ['0', '0'], '1'),
 ('NOR', ['U', '0'], 'U'),
 ('NOT', ['1'], '0'),
('NOT', ['Z'], 'U'),
('BUFF', ['0'], '0'),
 ('BUFF', ['U'], 'U')]
```

شکل شماره ۱. خروجی تولید شده برای گیتهای مختلف

تابع true_value_simulation با استفاده از یک وکتور ورودی، یک شبیه سازی True-Value را برای یک مدار منطقی انجام می دهد. تابع ورودی های مختلفی دارد که به ترتیب شرح داده می شوند:

- input_vector: یک وکتور که مقادیر ورودیهای مدار منطقی را نشان میدهد.
- simulation_dict: یک دیکشنری که شامل مقادیر وضعیت فعلی مدار منطقی است.

- fanout_list: یک لیست از نقاط خروجی که برای هر یک از آنها لیستی از نقاط ورودی مربوط به آن وجود دارد.
- gate_list: یک لیست از گیتهای موجود در مدار منطقی که شامل نوع گیت، نقطه خروجی و نقاط ورودی است.
 - input_wires: یک لیست از نقاط ورودی مدار منطقی.
 - gates_output_wires: یک لیست از نقاط خروجی گیتهای مدار منطقی.

ابتدا تابع یک نسخه کپی از simulation_dict را با استفاده از simulation_dict می کند. سپس با استفاده از تابع give_input_vector مقادیر ورودی را در give_input_vector قرار می give_input_vector می شود. این تابع با استفاده از می شود. این تابع با استفاده از fanout_list مقادیر ورودی را به نقاط خروجی متناظر منتقل می کند. سپس با استفاده از یک حلقه for مقادیر ورودی را به نقاط خروجی متناظر منتقل می کند. سپس با استفاده از گیت را پیدا بیدا gates_output_wires نوع گیت و ورودی های مربوط به آن گیت را پیدا می کند. سپس با استفاده از تابع gate_simulator مقدار خروجی گیت را محاسبه می کند. مقادیر وضعیت خروجی گیت را در سپس دوباره تابع خروجی گیت را در با در gates_output_copy در نهایت، simulation_dict_copy را برگردانده می شود. در نهایت، simulation_dict_copy را برگردانده می شود که شامل مقادیر وضعیت جدید مدار منطقی است.

توجه کنید هنگام اعمال شبیه سازی، مدار را ابتدا سطح بندی کرده بودیم و مراحل بالا را باید در هر سطح انجام می دهیم تا به خروجی برسیم.

نحوه پیادهسازی Deductive Fault Simulation

ما برای پیادهسازی Deductive fault simulation، از الگوریتم بیان شده در کلاس و مقادیر کنترل c و i استفاده کردیم، شکل شماره ۲ این الگوریتم را نشان میدهد.

$$\begin{split} \text{if S} &= \phi \quad \text{then} \\ L_Z &= \{ \bigcup_{j \in I} L_j \} \cup \{ \text{ Z s-a- } (c \oplus i) \} \\ \text{else} \\ L_Z &= \{ \bigcap_{i \in S} L_j \} \text{--} \{ \bigcup_{i \in I - S^j} \} \cup \{ \text{ Z s-a-} (\overline{c} \oplus i) \} \end{split}$$

شکل شماره ۲. الگوریتم استفاده شده برای پیادهسازی Simulation

درواقع تابع gate_dfs، الگوریتم بالا را در پروژه ما پیادهسازی می کند. این تابع ابتدا با دریافت نوع گیت و ورودی های متناظر با آن، نحوه تولید فالت لیست خروجی براساس فالت لیست ورودی ها را تعیین می کند. این تابع ورودی های مختلفی دارد که به ترتیب شرح داده می شوند:

- gate: نوع گیت که می تواند مقادیر زیر را داشته باشد: ','NAND', 'OR', 'NOR', 'XOR', 'الله باشد: 'XNOR'. 'BUFF'. 'NOT'.
 - inputs: لیستی از مقادیر ورودیهای گیت که میتوانند و ۱ باشند.

تابع در ابتدا بررسی می کند که آیا تمام ورودی ها مقادیر صحیح (۰ و ۱) هستند یا خیر. اگر حداقل یکی ارودی ها مقدار نامعتبر داشته باشد، یک خطا با پیام "be ۰ or ۱" نمایش می دهد.

سپس با استفاده از if-elif-else، نحوه تولید فالت لیست خروجی را محاسبه و آن را به صورت یک لیست برمی گرداند. شکل شماره ۳، خروجی این تابع برای گیتهای مختلف را نشان میدهد.

```
# Test cases format: (gate, inputs, expected output)
('AND', ['0', '0'], ['0', '0', '0']),
('AND', ['0', '1'], ['0', '1', '0']),
('AND', ['1', '0'], ['1', '0', '0']),
('AND', ['1', '1'], ['0', '0', '1']),
 'NAND', ['0', '0'], ['0', '0', '0']),
('NAND', ['0', '1'], ['0', '1', '0']),
('NAND', ['1', '0'], ['1', '0', '0']),
('NAND', ['1', '1'], ['0', '0', '1']),
 'OR', ['0', '0'], ['0', '0', '1']),
('OR', ['0', '1'], ['1', '0', '0']),
('OR', ['1', '0'], ['0', '1', '0']),
('OR', ['1', '1'], ['0', '0', '0']),
('NOR', ['0', '0'], ['0', '0', '1']),
('NOR', ['0', '1'], ['1', '0', '0']),
('NOR', ['1', '0'], ['0', '1', '0']),
('NOR', ['1', '1'], ['0', '0', '0']),
('AND', ['1', '0', '1'], ['1', '0', '1', '0']),
 'AND', ['1', '1', '1'], ['0', '0', '0', '1']),
('NAND', ['0', '0', '1'], ['0', '0', '1', '0']),
('NAND', ['1', '1', '1'], ['0', '0', '0', '1']),
('OR', ['0', '0', '0'], ['0', '0', '0', '1']), ('OR', ['1', '0', '1'], ['0', '1', '0', '0']),
('NOR', ['0', '1', '0'], ['1', '0', '1', '0']),
('NOR', ['1', '1', '1'], ['0', '0', '0', '0']),
('NOT', ['0'], ['1']),
('NOT', ['1'], ['0']),
('BUFF', ['0'], ['0']),
('BUFF', ['1'], ['0']),
```

شكل شماره ٣. خروجي تابع gate_dfs

همانطور که اشاره کردیم، خروجی این تابع بصورت یک لیست با ابعاد "تعداد ورودی + ۱" می باشد، این تابع این لیست را براساس همان منطق الگوریتم مطرح شده در شکل شماره ۲ ایجاد می کند، به این صورت که با توجه به نوع گیت، دنبال مقدار کنترلی مختص آن گیت در ورودیها می گردد و با توجه به حضور با عدم حضور آن مقدار کنترلی در ورودیها، لیست خروجی را تولید می کند که نحوه توصیف لیست تولید شده به صورت زیر است:

مقدار اول تا ۱-n: اگر برابر ۱ بود یعنی مکمل لیست اشکال ورودی متناظر، اگر برابر ۰ یعنی خود
 لیست اشکال ورودی متناظر در نظر گرفته میشود.

آخرین مقدار یا مقدار اام: تعیین می کند باید اشتراک بگیریم یا اجتماع، مقدار ۰ یعنی اشتراک ،
 مقدار ۱ یعنی اجتماع

برای فهم بیشتر این تابع، جدول زیر نحوه توصیف خروجی آن را برای دو گیت AND و OR نشان می دهد:

а	b	خروجی تابع	توصيف منطقى خروجي
0	0	[0,0,0]	$L_a \cap L_b$
0	1	[0,1,0]	$L_a \cap \overline{L_b}$
1	0	[1,0,0]	$\overline{L_a} \cap L_b$
1	1	[0,0,1]	$L_a \cup L_b$


جدول شماره ۱ . خروجی تابع gate_dfs برای گیت AND دو ورودی

а	b	خروجی تابع	توصیف منطقی خروجی
0	0	[0,0,1]	$L_a \cup L_b$
0	1	[1,0,0]	$\overline{L_a} \cap L_b$
1	0	[0,1,0]	$L_a \cap \overline{L_b}$
1	1	[0,0,0]	$L_a \cap L_b$

جدول شماره ۱ . خروجی تابع gate_dfs برای گیت OR دو ورودی

توجه کنید به دلیل عدم تعریف مقدار کنترلی C و i برای گیتهای XOR و XOR نحوه پیادهسازی این دو گیت با گیتهای OR و AND و AND و AND و AND و این دو گیت با گیتهای OR و AND و NAND و NAND برای گیتهای XOR و XOR ما لیست استفاده کرد. برای پیادهسازی Deductive fault simulation برای گیتهای تمام ورودیها را میشماریم و اشکال تک تک ورودیها را بررسی کرده و تعداد تکرار تمام لیست اشکالهای تمام ورودیها را میشماریم و در نهایت، اشکالاتی که فرد بار در ورودیها رخ داده باشند را با اشکال خود خروجی، به عنوان لیست اشکال خروجی نهایی برمی گردانیم. در واقع دلیل این کار این هست که اشکالاتی منجر به بروز خطا و تغییر در خروجی میشوند که تعداد فرد از پایههای گیت را تغییر دهند، از طرفی با فرض single stuck at ما باید

دنبال اشكالاتی باشیم كه روی تعداد فردی از ورودیها اثر گذاشته و آنها را تغییر میدهند. شكل زیر این الگوریتم را با یک مثال نشان میدهد:



شکل شماره ۳. خروجی تابع gate_dfs

تا الان ما نحوه تعیین لیست اشکال خروجی گیتها را شرح دادیم و در ادامه میخواهیم نحوه پیاده سازی deductive fault simulation روی یک مدار با استفاده از الگوریتمهای مطرح شده را شرح بدهیم. برای این منظور در ابتدا ما با استفاده از تابع init_fault_list، لیست اشکال اولیه در ورودیهای اصلی یا ممان primary input ها را تعیین میکنیم، سپس با استفاده از تابع primary input ها را تعیین میکنیم، سپس با استفاده از تابع ورودیهای مختلفی دارد که به ترتیب شرح داده میشوند:

- La_dict: یک فاصله نامعلوم در ورودی به عنوان لغتنامه خطا استفاده می شود؛ یعنی یک دیکشنری که برای هر سیم ورودی، مجموعه خطاهای ممکن را نگهدارد.
 - input_list: لیستی از سیمهای ورودی.

- fanout_list: لیستی از سیمهایی که به عنوان خروجی گیتها عمل میکنند.
 - gates_output_wires: لیستی از سیمهای خروجی گیتها.
- gate_list: لیستی از گیتها که برای هرکدام نوع گیت و ورودیهای متناظر آن نگهداری میشود.
 - tvs: تابعی که برای هر سیم ورودی مقدار خروجی تعیین میکند.
 - U_set: مجموعه خطای نادرست برای تمام سیمها.

ابتدا یک کپی عمیق از La_dict تهیه میشود تا تغییرات در آن اعمال شود (La_dict_copy). سپس برای هر سیم ورودی در input_list، لیست خطاها برای سیمهایی که به عنوان خروجی گیتها عمل میکنند به روزرسانی میشود. این به معنی این است که هر خطایی که در سیم ورودی وجود داشته باشد، به لیست خطاهای سیمهای خروجی متناظر افزوده میشود.

سپس برای هر سیم خروجی در gates_output_wires، نوع گیت و ورودیهای متناظر آن را پیدا می فرودی های متناظر آن را پیدا value_gate_inputs دخیره می شوند با استفاده از tvs و عناصر gate_inputs.

در مرحله بعد با استفاده از تابع gate_dfs، قوانین برای گیت مورد نظر محاسبه میشوند و در rules_list ذخیره میشوند.

سپس مجموعههای ورودی در input_sets ذخیره می شوند. برای هر ورودی در gate_inputs، اگر مقدار متناظر در rules_list برابر با '۰' باشد، مجموعه خطاهای مربوط به آن ورودی در rules_list مقدار متناظر در input_set برای این صورت، مجموعه خطاهای کامپلمنت La_dict_copy برای آن ورودی در input_set فیرد. سپس input_set برای input_set فرودی در input_set قرار می گیرد. سپس input_set نامپلمنت input_set می شود.

سپس La_dict_copy برای سیمهای La_dict_copy با استفاده از تابع La_dict_copy سپس به خروجی گیت، به روزرسانی میشود. در نهایت، La_dict_copy که شامل تغییرات اعمال شده است، به عنوان خروجی برگردانده میشود. شکل شماره ۴، خروجی این تابع را قسمت را نشان می دهد.

```
{'L_W1': {'W1_s1'},
 'L w2': {'w2 s1'},
 'L_w3': {'w3_s0'},
 'L_w3_1': {'w3_1_s0', 'w3_s0'},
 'L_w3_2': {'w3_2_s0', 'w3_s0'},
 'L w6': {'w6 s0'},
 'L_w7': {'w7_s0'},
 'L_w10': {'w10_s0', 'w1_s1'},
 'L_w11_2': {'w11_2_s1', 'w11_s1', 'w3_2_s0', 'w3_s0', 'w6_s0'},
 'L_w11_1': {'w11_1_s1', 'w11_s1', 'w3_2_s0', 'w3_s0', 'w6_s0'},
 'L_w11': {'w11_s1', 'w3_2_s0', 'w3_s0', 'w6_s0'},
 'L w16 1': {'w16 1 s0', 'w16 s0'},
 'L_w16': {'w16_s0'},
 'L_w16_2': {'w16_2_s0', 'w16_s0'},
'L_w19': {'w11_2_s1', 'w11_s1', 'w19_s0', 'w3_2_s0', 'w3_s0', 'w6_s0'},
 'L_w22': {'w10_s0', 'w16_1_s0', 'w16_s0', 'w1_s1', 'w22_s1'},
 'L_w23': {'w11_2_s1',
  'w11_s1',
  'w16 2 s0',
  'w16 s0',
  'w19_s0',
  'w23 s1',
  'w3 2 s0',
  'w3 s0',
  'w6 s0'}}
```

شكل شماره ۴ . خروجي قسمت Deductive Fault Simulation


بخش دوم: دو نمونه از خروجیهای شبیهسازی

در این بخش به ازی دو بردار تست مختلف برای حالتهای True-Value Simulation و کرده و با مقادیر محاسبه شده از روش تئوری محاسبه شده از روش تئوری محاسبه می کنیم.

rrue-Value Simulation به ازای ورودی اول

در این قسمت مدار C17 را به ازای بردار تست زیر، شبیهسازی می کنیم.

$$W_1 = 0, W_3 = 1, W_6 = 1, W_2 = 0, W_7 = 1$$



شکل شماره ۵. خروجی شبیهسازی True-Value برای ورودی اول

در ادامه مقادیر تمامی سیمها را بصورت دستی بدست می آوریم:

$$W_{3_1}=1$$

$$W_{3_{-}2} = 1$$

$$W_{10} = 1$$

$$W_{11} = 0$$

$$W_{11_1}=0$$

$$W_{11_2}=0$$

$$W_{16} = 1$$

$$W_{16_1} = 1$$

$$W_{16_{-2}} = 1$$

$$W_{19}=1$$

$$W_{22} = 0$$


$$W_{23} = 0$$

با مقایسه مقادیر شبیه سازی و مقادیر محاسبه شده، می توان نتیجه گرفت که شبیه سازی درست انجام شده است.

rrue-Value Simulation به ازای ورودی دوم

در این قسمت مدار C17 را به ازای بردار تست زیر، شبیهسازی می کنیم.

$$W_1 = 1, W_3 = 1, W_6 = 0, W_2 = 1, W_7 = 0$$



شكل شماره ۶. مدار تست C17

```
{'w1': '1',
    'w2': '1',
    'w3': '1',
    'w3_1': '1',
    'w3_2': '1',
    'w6': '0',
    'w7': '0',
    'w10': '0',
    'w11_1': '1',
    'w11_2': '1',
    'w16_1': '0',
    'w16_2': '0',
    'w19': '1',
    'w23': '1'}
```

شکل شماره ۷. خروجی شبیه سازی True-Value برای ورودی دوم

در ادامه مقادیر تمامی سیمها را بصورت دستی بدست می آوریم:

$$W_{3_1}=1$$

$$W_{3_2}=1$$

$$W_{10} = 0$$

$$W_{11} = 1$$

$$W_{11_1}=1$$

$$W_{11_2}=1$$

$$W_{16} = 0$$

$$W_{16_{-1}} = 0$$

$$W_{16_2} = 0$$

$$W_{19} = 1$$

$$W_{22} = 1$$

$$W_{23} = 1$$

با مقایسه مقادیر شبیه سازی و مقادیر محاسبه شده، می توان نتیجه گرفت که شبیه سازی درست انجام شده است.

Deductive Fault Simulation به ازای ورودی اول

در این قسمت مدار C17 را به ازای بردار تست زیر، شبیهسازی می کنیم.

$$W_1 = 0, W_3 = 1, W_6 = 1, W_2 = 0, W_7 = 1$$

```
{'L_w1': {'w1_s1'},
 'L_w2': {'w2_s1'},
 'L_w3_1': {'w3_1_s0', 'w3_s0'},
 'L_w3': {'w3_s0'},
 'L_w3_2': {'w3_2_s0', 'w3_s0'},
 'L_w6': {'w6_s0'},
 'L_w7': {'w7_s0'},
 'L w10': {'w10 s0', 'w1 s1'},
 'L_w11_2': {'w11_2_s1', 'w11_s1', 'w3_2_s0', 'w3_s0', 'w6_s0'}, 
'L_w11_1': {'w11_1_s1', 'w11_s1', 'w3_2_s0', 'w3_s0', 'w6_s0'},
 'L_w11': {'w11_s1', 'w3_2_s0', 'w3_s0', 'w6_s0'},
 'L_w16_2': {'w16_2_s0', 'w16_s0'},
 'L_w16': {'w16_s0'},
 'L_w16_1': {'w16_1_s0', 'w16_s0'},
 'L_w19': {'w11_2_s1', 'w11_s1', 'w19_s0', 'w3_2_s0', 'w3_s0', 'w6_s0'}, 
'L_w22': {'w10_s0', 'w16_1_s0', 'w16_s0', 'w1_s1', 'w22_s1'},
 'L w23': {'w11 2 s1',
  'w11 s1',
  'w16_2_s0',
  'w16 s0',
  'w19 s0',
  'w23 s1',
  'w3_2_s0',
  'w3 s0',
  'w6 s0'}}
```

شکل شماره ۸. خروجی Deductive Fault Simulation برای ورودی اول

Deductive Fault Simulation به ازای ورودی دوم

در این قسمت مدار C17 را به ازای بردار تست زیر، شبیهسازی می کنیم.

$$W_1 = 1$$
, $W_3 = 1$, $W_6 = 0$, $W_2 = 1$, $W_7 = 0$

```
{'L_w1': {'w1_s0'},
 'L_w2': {'w2_s0'},
 'L_w3_1': {'w3_1_s0', 'w3_s0'},
 'L_w3': {'w3_s0'},
 'L_w3_2': {'w3_2_s0', 'w3_s0'},
 'L_w6': {'w6_s1'},
 'L_w7': {'w7_s1'},
 'L_w10': {'w10_s1', 'w1_s0', 'w3_1_s0', 'w3_s0'},
 'L_w11_2': {'w11_2_s0', 'w11_s0', 'w6_s1'}, 
'L_w11_1': {'w11_1_s0', 'w11_s0', 'w6_s1'},
 'L_w11': {'w11_s0', 'w6_s1'},
 'L_w16_2': {'w11_1_s0', 'w11_s0', 'w16_2_s1', 'w16_s1', 'w2_s0', 'w6_s1'},
 'L_w16': {'w11_1_s0', 'w11_s0', 'w16_s1', 'w2_s0', 'w6_s1'},
'L_w16_1': {'w11_1_s0', 'w11_s0', 'w16_1_s1', 'w16_s1', 'w2_s0', 'w6_s1'},
 'L_w19': {'w19_s0', 'w7_s1'},
 'L_w22': {'w22_s0'},
 'L_w23': {'w11_1_s0',
  'w11_s0',
  'w16_2_s1',
  'w16 s1',
  'w23 s0',
  'w2_s0',
  'w6_s1'}}
```

شکل شماره ۹. خروجی Deductive Fault Simulation برای ورودی دوم

فاز دوم

تولید بردارهای تست به روش تجزیه تحلیل جدول اشکال

نحوه پیادهسازی

توابع کمکی این فاز درون فایل utils_fta.py وجود دارد که توضیح مربوط به هر کدام در ادامه ارائه خواهد شد.

تابع تولید کننده بردارهای تست

این تابع با ورودی گرفتن تعداد ورودیهای مدار تمامی بردارهای تست را تولید میکند. ورودی این تابع به صورت یک عدد طبیعی n و خروجی آن یک لیست به طول دو به توان n میباشد. برای تولید بردارهای تست از تابع داخلی product درون پکیج itertools پایتون استفاده شده است که تمامی ترکیبات ممکن از یک رشته ورودی را الحاد میکند.

```
def generate_bit_combinations(n):
    # Use itertools.product to generate all combinations of 0 and 1 for the given length
    bit_combinations = list(product("01", repeat=n))
    # Convert the tuples to strings
    bit_combinations = [''.join(bits) for bits in bit_combinations]
    return bit_combinations
```

تابع مرتب كننده ليست اشكالها

درون پیادهسازی کنونی اسامی اشکالها به صورت w_5_s0 و یا در صورت وجود fanout درون پیادهسازی کنونی اسامی اشکالها به صورت اشکالها نوشته شده است تا در خروجی بتوانیم $w_5_1_s0$ لیست اشکال مربوط به هر بردار تست را به صورت منظم مشاهده کنید. برای پیادهسازی این تابع از چندین split بر اساس عبارت _ استفاده شده است تا مرتب سازی مناسبی صورت گیرد.

```
idef fault_sorter(element):
    parts = element.split('_')
    wire_part = parts[0][1:]

if len(parts) == 2:
    fan_part = "-1"
    stuck_part = parts[1]
else:
    fan_part = parts[1]
    stuck_part = parts[2]

return int(wire_part), int(fan_part), stuck_part
```

تابع ایجاد کننده جدول اشکال

این تابع تمامی بردارهای تست ممکن، اشکالهای کشف شده توسط هر بردار تست و لیست تمامی اشکلات ممکن را ورودی میگیرد و سپس یک لیست دو بعدی ایجاد میکند. هر ستون این لیست دو بعدی بیانگیر یک اشکال و هر ردیف این لیست بیانگر یک بردار تست میباشد. هر سلول این جدول میتواند 0 یا 1 باشد. مقدار 0 به این معنی است که بردار تست اشکال مربوطه را کشف نمیکند و مقدار 1 یعنی کشف میکند.

```
def create_fault_table(input_values, all_discovered_faults, all_faults):
    fault_table = []
# Create a 2D table where each row corresponds to an input vector, and columns indicate discovered elements
    for binary, output in zip(input_values, all_discovered_faults):
        row = [1 if element in output else 0 for element in all_faults]
        fault_table.append([binary] + row)
# Add header row
    fault_table = [["-"] + all_faults] + fault_table
    return fault_table
```

تابع یابنده اشکالهای کشف شونده در یک ردیف جدول اشکال

این تابع با ورودی گرفتن Index مربوط به یک ردیف جدول (تست ورودی)، تمامی Indexهای اشکالهای کشف شده (شماره ستون) را درون یک لیست خروجی میدهد.

تابع یابنده بردارهای تست ضروری (Essential Tests)

این تابع یکی از قسمتهای اصلی این پیادهسازی میباشد. درون این تابع ابتدا هر ستون جدول اشکال بررسی میشود. به عبارتی بررسی میشود که یک اشکال x توسط چند بردار تست کشف میشود. اگر این اشکال x تنها توسط یک بردار تست کشف شد، آنگاه آن بردار تست را ذخیره میکنیم. همچنین این بردار تست ذخیره شده تعدادی اشکال دیگر را نیز کشف میکند، پس آنها را نیز ذخیره میکنیم تا در ادامه جدول اشکال را بتوانیم Prune کنیم. به عبارت دیگر عملیات Fault Collapsing را انجام دهیم.

```
for col_index in range(1, len(fault_table[0])):
    # Calculate the sum of elements in the current column
    col_sum = sum(row[col_index] for row in fault_table[1:])
    if col_sum == 1:
        # Find the corresponding row index and add it to the list of rows to be removed
        row_index = [i for i, value in enumerate(fault_table[1:]) if value[col_index] == 1][0] + 1
        cols_index = find_cols_index(fault_table, row_index)
        return row_index, cols_index
```

تابع یابنده بردارهای تست مورد نیاز (Needed Tests)

این تابع مشاهده تابع بالا میباشد اما رویکرد آن کمی متفاوت است. در این تابع به ازای هر ردیف (بردار تست) بررسی میکنیم که چه تعدادی اشکال کشف میشود. در واقع ما به دنبال این هستیم که بردار تستی که بیشترین اشکال را کشف میکند پیدا کنیم. پس از پیدا کردن این بردار تست، تمامی اشکالهایی که توسط این بردار تست کشف میشوند را نیز ذخیره میکنیم تا در آینده آنها را از جدول اشکال حذف کنیم.

```
find_needed(fault_table):
    max_sum = float('-inf')
    row_max_sum_index = None
    for row_index, row in enumerate(fault_table[1:], start=1):
        row_sum = sum(row[1:])
        if row_sum > max_sum:
            max_sum = row_sum
            row_max_sum_index = row_index
    if max_sum < 1:
        return None
    cols_index = find_cols_index(fault_table, row_max_sum_index)
    return row_max_sum_index, cols_index</pre>
```

تابع پاک کردن ستونها و ردیف جدول اشکال

این تابع یک ردیف و تعدادی ستون مشخص را از جدول اشکال حذف میکند و آن را کوچک تر و Collapse میکند.

تابع کلی جهت انجام تمامی موارد بالا به صورت تکرار شونده

این تابع در واقع یک Wraper و یک Iterator برای انجام تمامی کارهای بالا میباشد. در این تابع وابسته به این که در حالت Needed در حالت Essential هستیم (اشکالی وجود دارد که تنها توسط یک خطا کشف میشود) یا در حالت Finder هستیم توابع Finder را صدا میزند و سپس جدول اشکال را Collapse میکند. این کار تا زمانی ادامه مییابد که یا تمامی اشکالات کشف شوند یا تنها اشکالهای غیر کشف شونده باقی بمانند.

```
idef prune_iterator(fault_table, finder, verbose=0):
    finder_tests = []
    new_fault_table = fault_table
    while True:
        finder_out = finder(new_fault_table)

if finder_out is None:
        if verbose:
            print_table(new_fault_table[1:])
        return finder_tests, new_fault_table

row_index, cols_index = finder_out
        finder_test = new_fault_table[row_index][0]
        finder_tests.append(finder_test)

if verbose:
        print_table(new_fault_table[1:])
        print(f"Test: {finder_test}")
        print(f"Row Num: {row_index}")
        print(f"Cols Num: {cols_index}")
        print("-" * 10)


new_fault_table = prune_table(new_fault_table, row_index, cols_index)
```

بررسی خروجی مراحل برنامه

نمونه اول

در مثال اول یکی از مدارات موجود در اسلاید درس که برای تدریس همین مبحث مورد استفاده قرار گرفت رو مد نظر قرار میدهیم.

شکل این مدار به صورت زیر میباشد.



فایل bench مربوط به این مدار را در مسیر bench_files/ex1.bench به صورت زیر ایجاد میکنیم.

```
# ex1
# 4 inputs
# 1 outputs
# 0 inverter
# 4 gates ( 2 ANDs + 1 NORs + 1 ORs)

INPUT(1)
INPUT(2)
INPUT(3)
INPUT(4)

OUTPUT(10)

5 = AND(2, 3)
8 = OR(1, 5)
9 = NOR(4, 5)
10 = AND(8, 9)
```

با توجه به پیادهسازی فاز اول مدار را میخوانیم و تمامی بردارهای تست و تمامی اشکالات را ایجاد میکنیم.

Process Circuit and Tests circuit_data = process_circuit_file(bench_filepath) input_list, gate_list, fanout_list, output_list = split_circuit(circuit_data) wires = create_wires(circuit_data) input_wires = create_input_wires(input_list) gates_output_wires = create_gates_output_wires(gate_list) input_values = generate_bit_combinations(n=len(input_list)) U_set = create_union_set(wires) all_faults = list(U_set) all_faults = sorted(all_faults, key=fault_sorter)

سپس به ازای تمامی بردارهای تست ممکن عملیات شبیهسازی اشکال را با روش Deductive Fault سپس به ازای هر ورودی به دست آید.

```
Fault Simulation

all_discovered_faults = []
for input_value in input_values:
    input_vector = {key: value for key, value in zip(input_list, list(input_value))}

simulation_dict = create_simulation_list(wires)

tvs = true_value_simulation(
    input_vector,
    simulation_dict,
    fanout_list,
    gate_list,
    input_wires,
    gates_output_wires
)

La_dict = init_fault_list(wires, tvs)

dfs = deductive_fault_simulation(
    La_dict,
    input_list,
    fanout_list,
    gates_output_wires,
    gate_list,
    tvs,
    U_set
)
```

جدول اشکال را با توجه به تابعی که قبلا توضیح داده شد ایجاد میکنیم.

```
Create Fault Table

Add Code Cell Add Markdown Cell

fault_table = create_fault_table(input_values, all_discovered_faults, all_faults)

df = pd.DataFrame(fault_table[1:], columns=fault_table[0])

df.to_html(fault_table_path, index=False)

df
```

برای نمایش بهتر این جدول از دو حالت DataFrame و حالت HTML استفاده میکنیم که خروجی هر کدام در ادامه آورده شده است.

خروجی DataFrame:

		w1_s0	w1_s1	w2_s0	w2_s1	w3_s0	w3_s1	w4_s0	w4_s1	w5_s0	w5_s1	w5_1_s0	w5_1_s1	w5_2_
	0000													
	0001													
	0010													
	0011													
	0100													
	0101													
	0110													
	0111													
8	1000													
	1001													
10	1010													
11	1011													
12	1100													
13	1101													
14	1110													
15	1111													


خروجی HTML:

این نمایش درون فایل fault_tables/ex1.html ذخیره شده است.

-	w1	_s0	w1_	s1	w2_s0	w2_s1	w3_s0	w3_s1	w4_s0	w4_s1	w5_s0	w5_s1	w5_1_s0	w5_1_s1	w5_2_s0	w5_2_s1	w8_s0	w8_s1	w9_s0	w9_s1	w10_s0	w10_s1
0000	0		1		0	0	0	0	0	0	0	0	0	1	0	0	0	1	0	0	0	1
0001	0		0		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1
0010	0		1		0	0	0	0	0	0	0	0	0	1	0	0	0	1	0	0	0	1
0011	0		0		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1
0100	0		1		0	0	0	0	0	0	0	0	0	1	0	0	0	1	0	0	0	1
0101	0		0		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1
0110	0		0		0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	1	0	1
0111	0		0		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	1
1000	1		0		0	0	0	0	0	1	0	1	0	0	0	1	1	0	1	0	1	0
1001	0		0		0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	1	0	1
1010	1		0		0	1	0	0	0	1	0	1	0	0	0	1	1	0	1	0	1	0
1011	0		0		0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	1	0	1
1100	1		0		0	0	0	1	0	1	0	1	0	0	0	1	1	0	1	0	1	0
1101	0		0		0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	1	0	1
1110	0		0		1	0	1	0	0	0	1	0	0	0	1	0	0	0	0	1	0	1
1111	0		0		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	1

مقایسه با خروجی اسلاید

همانطور که مشاهده میشود این جدول دقیقا مطابق جدول درون اسلاید میباشد.



به دست آوردن تستهای Essential

مرحله اول:

['0000', 0, 1, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0, 0, 0, 1, 0, 0, 1] ['0010', 0, 1, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0, 0, 0, 1, 0, 0, 1] [0100, 0, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0, 0, 1, 0, 0, 1, 0, 0, 1]['0110', 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0, 0, 0, 1, 0, 1]['1000', 1, 0, 0, 0, 0, 0, 1, 0, 1, 0, 0, 0, 1, 1, 0, 1, 0, 1, 0] ['1001', 0, 0, 0, 0, 0, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0, 1] ['1010', 1, 0, 0, 1, 0, 0, 1, 0, 1, 0, 0, 0, 1, 1, 0, 1, 0, 1, 0] ['1011', 0, 0, 0, 0, 0, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0, 1] ['1100', 1, 0, 0, 0, 0, 1, 0, 1, 0, 1, 0, 0, 0, 1, 1, 0, 1, 0, 1, 0] ['1101', 0, 0, 0, 0, 0, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0, 1] ['1110', 0, 0, 1, 0, 1, 0, 0, 0, 1, 0, 0, 0, 1, 0, 0, 0, 0, 1, 0, 1]

Test: 1110

Row Num: 15

Cols Num: [3, 5, 9, 13, 18, 20]

مرحله دوم:

Test: 1010

Row Num: 11

Cols Num: [1, 3, 6, 7, 10, 11, 13, 14]

['0000', 1, 0, 0, 0, 1, 1]

['0001', 0, 0, 0, 0, 0, 0]

['0010', 1, 0, 0, 0, 1, 1]

['0011', 0, 0, 0, 0, 0, 0]

['0100', 1, 0, 0, 0, 1, 1]

['0101', 0, 0, 0, 0, 0, 0]

['0110', 0, 0, 0, 0, 0, 0]

['0111', 0, 0, 0, 0, 0, 0, 0]

['1000', 0, 0, 0, 0, 0, 0]

['1001', 0, 0, 1, 0, 0, 0]

['1011', 0, 0, 1, 0, 0, 0]

['1100', 0, 1, 0, 0, 0, 0]

['1101', 0, 0, 1, 0, 0, 0]

['1111', 0, 0, 0, 0, 0, 0, 0]

Test: 1100

Row Num: 12

Cols Num: [2]

['0000', 1, 0, 0, 1, 1]

['0001', 0, 0, 0, 0, 0]

['0010', 1, 0, 0, 1, 1]

['0011', 0, 0, 0, 0, 0]

['0100', 1, 0, 0, 1, 1]

['0101', 0, 0, 0, 0, 0]

['0110', 0, 0, 0, 0, 0]

['0111', 0, 0, 0, 0, 0, 0]

['1000', 0, 0, 0, 0, 0]

['1001', 0, 1, 0, 0, 0]

['1011', 0, 1, 0, 0, 0]

['1101', 0, 1, 0, 0, 0]

['1111', 0, 0, 0, 0, 0, 0]

با توجه به این که دیگر بردار تست Essential وجود ندارد وارد فاز Needed میشویم.

به دست آوردن تستهای Needed

مرحله اول:

['0000', 1, 0, 0, 1, 1]

['0001', 0, 0, 0, 0, 0]

['0010', 1, 0, 0, 1, 1]

['0011', 0, 0, 0, 0, 0]

['0100', 1, 0, 0, 1, 1]

['0101', 0, 0, 0, 0, 0]

['0110', 0, 0, 0, 0, 0]

['0111', 0, 0, 0, 0, 0, 0]

['1000', 0, 0, 0, 0, 0]

['1001', 0, 1, 0, 0, 0]

['1011', 0, 1, 0, 0, 0]

['1101', 0, 1, 0, 0, 0]

['1111', 0, 0, 0, 0, 0, 0]

Test: 0000

Row Num: 1

Cols Num: [1, 4, 5]

- ['0001', 0, 0]
- ['0010', 0, 0]
- ['0011', 0, 0]
- ['0100', 0, 0]
- ['0101', 0, 0]
- ['0110', 0, 0]
- ['0111', 0, 0]
- ['1000', 0, 0]
- ['1001', 1, 0]
- ['1011', 1, 0]
- ['1101', 1, 0]
- ['1111', 0, 0]

Test: 1001

Row Num: 9

Cols Num: [1]

مرحله سوم: در این مرحله تنها یک اشکال باقی مانده که توسط هیچ برداری کشف نمیشود. بنابراین الگوریتم پایان مییابد.

- ['0001', 0]
- ['0010', 0]
- ['0011', 0]
- ['0100', 0]
- ['0101', 0]
- ['0110', 0]
- ['0111', 0]
- ['1000', 0]
- ['1011', 0]
- ['1101', 0]
- ['1111', 0]

خروجی نهایی:

Essential Tests

1110: ['w2_s0', 'w3_s0', 'w5_s0', 'w5_2_s0', 'w9_s1', 'w10_s1']

1010: ['w1_s0', 'w2_s1', 'w4_s1', 'w5_s1', 'w5_2_s1', 'w8_s0', 'w9_s0', 'w10_s0']


1100: ['w1_s0', 'w3_s1', 'w4_s1', 'w5_s1', 'w5_2_s1', 'w8_s0', 'w9_s0', 'w10_s0']

Needed Tests


0000: ['w1_s1', 'w5_1_s1', 'w8_s1', 'w10_s1']

1001: ['w4_s0', 'w9_s1', 'w10_s1']

Representative Fault



این خروجی مشابه خروجی درون اسلاید است.




Reduced fault table after "fault collapsing"

Conclusion: 5 tests are needed, of which, 3 are essential.


نمونه دوم

از فایل مرجع c17.bench استفاده خواهیم کرد.



جدول اشكال

درون فایل fault_tables/c17.html موجود است.



به دست آوردن بردار تست Essential

هیچ برداری وجود ندارد زیر در هر ستون حداقل 2 مقدار 1 داریم.

به دست آوردن بردار تست Needed

با توجه به بزرگ بودن مدار از نشان دادن مراحل خودداری میکنیم.

خروجی نهایی به صورت زیر است.

Needed Tests

```
01111: ['w1_s1', 'w3_s0', 'w3_2_s0', 'w6_s0', 'w10_s0', 'w11_s1', 'w11_1_s1', 'w11_2_s1', 'w16_s0', 'w16_1_s0', 'w16_2_s0', 'w19_s0', 'w22_s1', 'w23_s1']
01010: ['w2_s0', 'w3_s1', 'w3_2_s1', 'w11_s0', 'w11_1_s0', 'w16_s1', 'w16_1_s1', 'w16_2_s1', 'w22_s0', 'w23_s0']
10101: ['w1_s0', 'w3_s0', 'w3_1_s0', 'w6_s1', 'w7_s0', 'w10_s1', 'w11_s0', 'w11_2_s0', 'w19_s1', 'w22_s0', 'w23_s0']
10000: ['w2_s1', 'w3_s1', 'w3_1_s1', 'w7_s1', 'w10_s0', 'w16_s0', 'w16_1_s0', 'w16_2_s0', 'w19_s0', 'w22_s1', 'w23_s1']
```

تنها با همین 4 بردار تست میتوانیم به Fault Coverage کامل و 100 درصدی برسیم.