

**FPGA System Spesifikasjon**

[Systemoversikt 1](#_Toc633030143)

[FPGA-MCU Kommunikasjon 2](#_Toc1026490419)

[SPI Driver 2](#_Toc837847295)

[Dataprotokoll 2](#_Toc1116996157)

[Framebuffer 2](#_Toc1503462715)

[VGA-Driver 3](#_Toc49527026)

[VGA signaler 4](#_Toc1686967934)

[Linebuffer 4](#_Toc1391389202)

[Kontrollsignaler og CDC 4](#_Toc2085533192)

[Render pipeline 4](#_Toc667332479)

[Vertex og vertex-attributt lagring 4](#_Toc2237317)

[Vertex shader stage 4](#_Toc275468763)

[Matrise-matrise multiplikator 4](#_Toc909541638)

[Matrise-vektor multiplikator 4](#_Toc76692683)

[Vertex post processor 4](#_Toc1336142007)


[Primitives assembler 4](#_Toc1646598241)

[Rasterizer + Fragment shader 4](#_Toc2029253276)

# Systemoversikt

Systemet består hovedsakelig av fire deler:

1. Kommunikasjon mellom FPGA-en og MCU-en (SPI Driver)
2. Framebufferen
3. VGA Driveren
4. Render pipelinen

Følgende er et diagram som viser systemet, delsystemene og kommunikasjonen mellom dem.

Systemer har to klokker: en for VGA driveren og en for systemet. Hvert klokkesignal er drevet fra en felles 100 MHz klokke, og benytter to av FPGA-ens 6 MMCM enheter for å generere de deriverte klokkesignalene. De forskjellige klokkedomenene er adskilt med Dual FF Synchronizers.

# FPGA-MCU Kommunikasjon

## SPI Driver

## Dataprotokoll

# Framebuffer

Framebufferen er delen av systemet som skal lagre pixel verdiene som skal skrives til skjermen. Det markerer slutten på Render Pipelinen. Framebufferen til systemet skal ta i bruk en dobbel framebuffer. Dette gjør det mulig å skrive til en buffer og samtidig lese fra et tidligere frame sin framebuffer. Dette er ideelt da endelig oppnådd framerate til systemet er ukjent. Intern struktur til Framebufferen er vist i figuren under.

**[[FIGUR SOM VISER FRAMEBUFFER SYSTEMET]]**

Framebufferen skal være dual-ported, slik at det er mulig å lese fra og skrive til bufferen simultant. En intern state velger hvilket av de to interne buffer-ene som skal leses fra og skrives til. Staten endres når VGA Driveren signaliserer at den starter et nytt frame, altså når *VGA\_Frame\_o* signalet går høyt, men kun når signalet fra render pipelinen som forteller at current frame er ferdig rendret, signalisert med signalet *Render\_Pipeline\_done\_o*.

Hver buffer er satt opp som arrays av 6-bit tall med dybde lik 640x480. Dette passer direkte med display oppløsningen vi ønsker å bruke. Dekodingen av de 6-bitene er vist under.

**[[FIGUR FOR MAPPING FOR PIXEL BITS TIL BETYDNING]]**

De to mest signifikante bit-ene representerer luminansen til pixel-ene. Altså har hver pixel 4 forskjellige luminansverdier: fullstendig belyst, trekvart belyst, halvt belyst og en kvart belyst. Mappingen følger følgende bit-verdier.

**[[FIGUR FOR MAPPING FRA BIT-VERDI TIL LUMINANS]]**

Argumentet for å ikke ha en verdi for ikke belyst er fordi vi da får ambient belysning gratis, da alt som ikke blir direkte belyst får en liten belysning på omtrent en kvart av full belysning.

De minst signifikante bit-ene representerer så en index inn i et 12-bit farge-lookup-table. Dette lar oss bruke arbitrære 12-bit farger uten å måtte ta høyde for en dobbelt så stor framebuffer.

# VGA-Driver

## VGA signaler

## Linebuffer

## Kontrollsignaler og CDC

# Render pipeline

## Vertex og vertex-attributt lagring

## Vertex shader stage

### Matrise-matrise multiplikator

### Matrise-vektor multiplikator

## Vertex post processor

## Primitives assembler

## Rasterizer + Fragment shader