# به نام خدا

# فاز سوم پروژه طراحی سیستم های دیجیتال



نيمسال دوم سال تحصيلي ۱۴۰۰–۱۴۰۱

دانشگاه صنعتی شریف

دانشکده مهندسی کامپیوتر


## توضيحات پروژه

یک واحد پردازشی ضرب دو ماتریس را با استفاده از الگوریتم تقسیم و حل پیاده سازی کرده ایم.دراین طراحی مولفه های ماتریس مطابق با استاندارد IEEE754 دریافت می شوند. این طراحی با استفاده از تقسیم و حل به گونه ایی انجام شده که انجام عملیات ضرب ماتریس به صورت موازی و بهینه انجام شود.

# اعضای تیم:

- سهیل نظری مندجین
  - عليرضا حقى
  - مهدی سعادت بخت

### :Fsm and Asm



با استفاده از طراحی Fsm انجام شده یک ماژول کنترلر تعریف کرده ایم که به وسیله آن استیت های مختلف ماشین ما تغییر کرده و سه بیت کنترلی برای خواندن، جمع کردن و شیفت دادن در اختیار داریم که میان استیت ها مقادیرشان را تنظیم میکنیم.

تکه کد ریست و استارت در استیت 0:

```
always @(posedge clk, posedge reset)
begin
    if (state == 0)
    begin
        nx_state = 1;
        enable_read = 1;
    end
    if(reset == 1)
        state <= 0;
    else
        state <= nx_state;
end</pre>
```

تکه کد انتقال میان استیت ها و ست کردن بیت های کنترلی:

```
always @(state)
begin
if(!reset)
       begin
if(enable)
                       case(state)
0:
                                              nx_state = 1;
enable_read = 1;
                                       enable_read = 1;
    nx_state = 2;
end
                                               enable_read = 0;
enable_sum = 1;
nx_state = 3;
                                              enable_sum = 0;
enable_shift = 1;
nx_state = 4;
                                             enable_shift = 0;
if (shifted < sqrt_p - 1)
    nx_state = 2;
else</pre>
                                               nx_state = 5;
shifted = shifted + 1;
                                       out_ready = 1;
nx_state = 6;
end
                                              out_ready = 0;
nx_state = 0;
                               default:
begin
                                            out_ready = 0;
enable_shift = 0;
enable_sum = 0;
enable_read = 0;
nx_state = 0;
                       endcase
                        nx_state = state;
```

عملیات های ضرب دو ماتریس به شکل تقسیم و حل به 5 مرحله تقسیم می شود که به شکل زیر است.



# Implementation

- Consider two square matrices A and B of size n that have to be multiplied:
  - 1. Partition these matrices in square blocks p, where p is the number of processes available.
  - Create a matrix of processes of size p<sup>1/2</sup> x p<sup>1/2</sup> so that each process can maintain a block of A matrix and a block of B matrix.
  - 3. Each block is sent to each process, and the copied sub blocks are multiplied together and the results added to the partial results in the C sub-blocks.
  - 4. The A sub-blocks are rolled one step to the left and the B sub-blocks are rolled one step upward.
  - 5. Repeat steps 3 y 4 sqrt(p) times.

ما در یک ماژول به اسم array\_divider این مراحل را با استفاده از جنریتور ها پیاده سازی کرده ایم تکه کد مراحل مختلف مطابق روبرو است:

مرحله اول و دوم ( پارتیشن بندی ماتریس به ساب بلاک های کوچک تر)

مرحله سوم (ضرب ساب بلاک ها در هم و سپس جمع ان ها با هم)

مرحله چهارم (شیفت دادن ماتریس a به راست و ماتریس b به یایین)


مرحله پنجم نیز در تصاویر نشان داده است همانطور که میبینید داخل یک حلقه به اندازه رادیکال یی قرار دارند.

در مرحله سوم برای ضرب دو زیر ماتریس در هم نیاز مند یک ماژول دیگر هستیم که به اینگونه پیاده سازی کرده ایم.


```
odule mul_matrix
'(parameter n = 2)
input [32 * n * n - 1: θ] mat_A, input [32 * n * n - 1: θ] mat_B, output [32 * n * n - 1 : θ] mat_out);
                  wire [31: 0] mul_res [n - 1 : 0][n - 1 : 0][n - 1 : 0];
wire [31: 0] acc_res [n - 1 : 0][n - 1 : 0][n - 1: 0];
genvar i, j, k, l;
                                               for (i = \theta; i < n; i = i + 1)
for (j = \theta; j < n; j = j + 1)
for (k = \theta; k < n; k = k + 1)
                                                                                                         begin
                                                                                                                                       \texttt{mul} \  \, \underline{\textbf{i}} \underline{\textbf{j}} \underline{\textbf{k}} ( \texttt{mat} \underline{\textbf{A}} [ (\textbf{i} + \textbf{n} * \textbf{j}) * 32 + 31 : (\textbf{i} + \textbf{n} * \textbf{j}) * 32 ], \  \, \underline{\textbf{mul}} \underline{\textbf{res}} \underline{\textbf{i}} ] [\textbf{j}] [31 : 0]); \\ \texttt{mul} \  \, \underline{\textbf{i}} \underline{\textbf{j}} \underline{\textbf{k}} ( \texttt{mul} \underline{\textbf{mul}} \underline{\textbf{mu
                                                                                                         end
                                                 for (i = 0; i < n; i = i + 1)
                                                                              for (j = n - 1; j < n; j = j + 1)
for (k = 0; k < n; k = k + 1)
                                                                                                                                        assign acc_res[i][k][j][31 : 0] = mul_res[i][k][j][31: 0];
                                                 for (i = 0; i < n; i = i + 1)
for (j = 1; j < n; j = j + 1)
for (k = 0; k < n; k = k + 1)
                                                                                                                                      adder\ i\_j\_k(acc\_res[i][k][j][31:0],\ mul\_res[i][k][j-1][31:0],\ acc\_res[i][k][j-1][31:0]);\\
                                                  for (i = 0; i < n; i = i + 1)
                                                                                                                                        assign mat_out[(i + n * k)*32 + 31 : (i + n * k)*32] = acc_res[i][k][0][31 : 0];
                                                                                                                                        assign mat_out[(i + n * k)*32 + 31 : (i + n * k)*32] = mul_res[i][k][0][31 : 0];
                   nodule
```

ما بااستفاده از ابزار سنتز Vivado طراحی خود در وریلاگ را سنتز کرده و کد های ما کاملا سنتزپذیر بوده و خروجی های آن به شکل زیر می باشد.

### **Rtl schematic**



## **Synthesis schematic**



ما با استفاده از روش نقسیم و حل و همچنین موازی سازی عملیات های پیدا کردن هر یک از درایه های ماتریس خروجی در توان مصرفی نهایی قطعه خود صرفه جویی بسیاری انجام داده ایم طبق آزمایش ها و محاسباتی که بر روی این قضیه انجام شده است جدول های زیر برای سه الگوریتم مختلف انجام اینکار نشان داده شده است.




Fig. 4 a EDP of different multipliers at 180 nm technology node. b EDP comparison of Barun multiplier at 180 and 45 nm technology nodes

### **EDP**

The proposed work uses energy-delay product (EDP), where energy the total energy consumption of cores and delay is the amount of time for executing applications.