
به نام خدا

**فاز سوم پروژه طراحی سیستم های دیجیتال**



**نیمسال دوم سال تحصیلی ۱۴۰۰-۱۴۰۱**

**دانشگاه صنعتی شریف**

**دانشکده مهندسی کامپیوتر**


**توضیحات پروژه:**

**یک واحد پردازشی ضرب دو ماتریس را با استفاده از الگوریتم تقسیم و حل پیاده سازی کرده ایم.دراین طراحی مولفه های ماتریس مطابق با استاندارد IEEE754 دریافت می شوند. این طراحی با استفاده از تقسیم و حل به گونه ایی انجام شده که انجام عملیات ضرب ماتریس به صورت موازی و بهینه انجام شود.**

**اعضای تیم:**


* ***سهیل نظری مندجین***
* ***علیرضا حقی***
* ***مهدی سعادت بخت***

**Fsm and Asm:**




با استفاده از طراحی Fsm انجام شده یک ماژول کنترلر تعریف کرده ایم که به وسیله آن استیت های مختلف ماشین ما تغییر کرده و سه بیت کنترلی برای خواندن، جمع کردن و شیفت دادن در اختیار داریم که میان استیت ها مقادیرشان را تنظیم میکنیم.


تکه کد ریست و استارت در استیت 0:



تکه کد انتقال میان استیت ها و ست کردن بیت های کنترلی:




عملیات های ضرب دو ماتریس به شکل تقسیم و حل به 5 مرحله تقسیم می شود که به شکل زیر است.





ما در یک ماژول به اسم array\_divider این مراحل را با استفاده از جنریتور ها پیاده سازی کرده ایم تکه کد مراحل مختلف مطابق روبرو است:

مرحله اول و دوم ( پارتیشن بندی ماتریس به ساب بلاک های کوچک تر)




مرحله سوم (ضرب ساب بلاک ها در هم و سپس جمع ان ها با هم)






مرحله چهارم (شیفت دادن ماتریس a به راست و ماتریسb به پایین)




مرحله پنجم نیز در تصاویر نشان داده است همانطور که میبینید داخل یک حلقه به اندازه رادیکال پی قرار دارند.

در مرحله سوم برای ضرب دو زیر ماتریس در هم نیازمند یک ماژول دیگر هستیم که به اینگونه پیاده سازی کرده ایم.




ما بااستفاده از ابزار سنتز Vivado طراحی خود در وریلاگ را سنتز کرده و کد های ما کاملا سنتزپذیر بوده و خروجی های آن به شکل زیر می باشد.


**Rtl schematic**



**Synthesis schematic**



ما با استفاده از روش تقسیم و حل و همچنین موازی سازی عملیات های پیدا کردن هر یک از درایه های ماتریس خروجی در توان مصرفی نهایی قطعه خود صرفه جویی بسیاری انجام داده ایم طبق آزمایش ها و محاسباتی که بر روی این قضیه انجام شده است جدول های زیر برای سه الگوریتم مختلف انجام اینکار نشان داده شده است.



**EDP**

The proposed work uses energy-delay product (EDP), where energy the total energy consumption of cores and delay is the amount of time for executing applications.