
به نام خدا



**فاز سوم پروژه**

**طراحی سیستم های دیجیتال**

**استاد فلاحتی**

**اعضای تیم:**

سهیل نظری

علیرضا حقی

مهدی سعادت بخت

**نیمسال دوم سال تحصیلی ۱۴۰۰-۱۴۰۱**

**دانشگاه صنعتی شریف**

**دانشکده مهندسی کامپیوتر**

فهرست مطالب

[توضیحات پروژه 3](#_Toc109985084)

[چکیده 3](#_Toc109985085)

[مقدمه 4](#_Toc109985086)

[FSM and ASM 4](#_Toc109985087)

[الگوریتم ضرب ماتریس 6](#_Toc109985088)

[مرحله اول و دوم (پارتیشن‌بندی ماتریس به ساب‌بلاک‌های سایز ) 7](#_Toc109985089)

[مرحله سوم (ضرب ساب‌بلاک‌ها در هم و سپس جمع آن‌ها با هم) 7](#_Toc109985090)

[مرحله چهارم (شیفت دادن ماتریس a به راست و ماتریس b به پایین) 8](#_Toc109985091)

[ضرب ماتریس 8](#_Toc109985092)

[سنتز 9](#_Toc109985093)

[RTL Schematic 9](#_Toc109985094)

[Synthesis schematic 9](#_Toc109985095)

# توضیحات پروژه

یک واحد پردازشی ضرب دو ماتریس را با استفاده از الگوریتم تقسیم و حل پیاده سازی کرده‌ایم. در این طراحی مولفه‌های ماتریس مطابق با استاندارد IEEE754 دریافت می‌شوند. این طراحی با استفاده از تقسیم و حل به گونه‌ای انجام شده که انجام عملیات ضرب ماتریس به صورت موازی و بهینه انجام شود.

# چکیده


با توجه به محاسبات سنگین محاسباتی ماتریسی در حوزه‌های مختلف، پردازش موازی ضرب ماتریس‌ها در راستای کمینه کردن میزان انرژی و مساحت مورد استفاده اهمیت ویژه‌ای پیدا کرده است.

در این پروژه، بنابر دغدغه‌ی الزام ضرب موازی ماتریس‌ها، به طراحی یک مدل تقریبا بهینه با استفاده از زبان برنامه‌نویسی Verilog بر اساس مساحت و تعداد ماژول‌ها رسیده‌ایم. در مدل ما از واحدهای محاسباتی استفاده شده است که قادر است در کلاک محاسبات موازی دو ماتریس را انجام دهد که در این جا بیانگر مجذور تعداد واحدهای پردازش موازی است. کدهای ما کاملا قابل سنتز است و این امر به‌وسیلهٔ نرم‌افزار سنتز Vivado صورت گرفته است. همچنین صحت کد و کارایی آن توسط آزمایش‌کننده‌ای توسط Verilator صورت گرفته است. نکته‌ی حائز اهمیت دیگر مدل ما، پارامتریک بودن است که می‌توان به‌وسیلهٔ آن برای هر ابعاد دلخواه و هر تعداد دلخواه پردازنده آن را در نظر گرفت که در آن تعداد پردازنده مربع کامل است و ابعاد بر مجذور پردازنده‌ها بخش‌پذیر است.

# مقدمه


## FSM and ASM

در این بخش ما شمایی کلی از حالت و وضعیت‌های محاسباتی ممکن برای ماژول ضرب‌کننده نشان می‌دهیم که از ۷ حالت تشکیل شده است:




با استفاده از طراحی FSM انجام شده یک ماژول کنترلر تعریف کرده‌ایم که به وسیله آن استیت‌های مختلف ماشین ما تغییر کرده و سه بیت کنترلی برای خواندن، جمع کردن و شیفت دادن در اختیار داریم که میان استیت‌ها مقادیرشان را تنظیم می‌کنیم. نکتهٔ دیگر این است که ماشین کنترلی مد نظر از نوع Moore است. بنابراین به ورودی برای حرکت بین حالات حساس نیست.

تکه کد ریست و استارت در استیت صفر:




تکه کد انتقال میان استیت‌ها و ست کردن بیت‌های کنترلی:



# الگوریتم ضرب ماتریس


الگوریتم کلی بدین شکل است که هر دو ماتریس n \* n را به ماتریس با ابعاد تقسیم می‌کنیم. سپس در طی p مرحله با استفاده از شیفت و ضرب اجزای متناظر ماتریس‌های به‌دست آمده و در نهایت جمع آن‌ها جواب نهایی حاصل می‌شود. در عکس پایین نیز شبه‌کدی برای الگوریتم ارائه شده است ( را تعداد پردازنده‌ها است).

عملیات‌های ضرب دو ماتریس به شکل تقسیم و حل به ۵ مرحله تقسیم می‌شود که به شکل زیر است.





ما در یک ماژول به اسم array-divider این مراحل را با استفاده از جنریتورها پیاده‌سازی کرده‌ایم. تکه‌کد مراحل مختلف به ترتیب آمده‌اند. در این بخش به‌واسطهٔ جنریتورها توانستیم برنامهٔ کاملا کارا و پارامتریک که هیچ وابستگی به متغیر و عدد ثابتی ندارد را پیاده‌سازی کنیم که هر چند منجر به پیچیدگی‌های قابل ملاحظه‌ای در پیاده‌سازی کد شد.

## مرحله اول و دوم (پارتیشن‌بندی ماتریس به ساب‌بلاک‌های سایز )




## مرحله سوم (ضرب ساب‌بلاک‌ها در هم و سپس جمع آن‌ها با هم)






## مرحله چهارم (شیفت دادن ماتریس a به راست و ماتریس b به پایین)



مرحله پنجم نیز در تصاویر نشان داده است. همان‌طور که می‌بینید داخل یک حلقه به اندازه قرار دارند.

# ضرب ماتریس


یکی دیگر از بخش‌های مورد نیاز برای پیاده‌سازی ضرب موازی ماتریس‌ها، ضرب دو ماتریس با ابعاد دلخواه است که در آن برای ضرب دو ماتریس از واحد ضرب و واحد جمع استفاده شده است که delay که در این عملیات وجود دارد برابر است با n برابر delay یک واحد جمع‌کننده به‌علاوهٔ یک واحد ضرب‌کننده. هر چند اگر بهینه‌تر پیاده‌سازی کرد، می‌توان این delay را به بار delay جمع‌کننده و یک delay ضرب‌کننده رساند که با توجه به بزرگ‌تر شدن n می‌توان به شکل قابل توجهی سرعت کلاک را کمتر کرد و در غیر این‌صورت می‌توان سرعت کلاک را پایین نگه داشت ولی تعداد دورهایی که کلاک در استیت ضرب کردن است بنابر آزمایشات زمانی به‌دست آورد.




# سنتز

ما با استفاده از ابزار سنتز Vivado طراحی خود در وریلاگ را سنتز کرده و کدهای ما کاملا سنتزپذیر بوده و خروجی‌های آن به شکل زیر می‌باشد.


## RTL Schematic



## Synthesis schematic



ما با استفاده از روش تقسیم و حل و همچنین موازی‌سازی عملیات‌های پیدا کردن هر یک از درایه‌های ماتریس خروجی در توان مصرفی نهایی قطعه خود صرفه جویی بسیاری انجام داده‌ایم. طبق آزمایش‌ها و محاسباتی که بر روی این قضیه انجام شده است، جدول‌های زیر برای سه الگوریتم مختلف انجام این کار نشان داده شده است.



**EDP**

The proposed work uses energy-delay product (EDP), where energy the total energy consumption of cores and delay is the amount of time for executing applications.