Projet Conception de Microsystèmes Altimètre intégré en VHDL-AMS

Mohamed Hage Hassan Clément Cheung

8 Decembre 2017

Table des matières

1	Introduction	2
2	Architecture Générale de l'altimètre	2
3	1.10 doing doing of billion dob block	2
	3.1 Transducteurs comme elements de test	
	3.2 Capteur de température	2
	3.3 Architecture de l'amplificateur différentiel	2
	3.4 Convertisseur Analogique-Numérique en VHDL-AMS	2
	3.5 Logique de commande	2
4	Conclusion	3
$\mathbf{R}^{\mathbf{c}}$	Références	4

1 Introduction

2 Architecture Générale de l'altimètre

3 Modélisation et simulation des blocs

Test $\{Verilog\}$

```
module thermo2bin (thermob, bin)
   input [62:0] thermob;
output [5:0] bin;
   \begin{array}{lll} {\bf reg} & [\,6\,2\!:\!0\,] & {\bf thermo}\,; \\ {\bf reg} & [\,5\!:\!0\,] & {\bf bin}\,, & {\bf bin1}\,, & {\bf bin2}\,; \end{array}
   integer i, j, k;
   always @(thermob)
   begin
      for (k = 0; k <=60; k=k+1)
         thermo[k] \leq thermob[k] || thermob[k+1] || thermob[k+2];
      thermo\left[\,6\,1\,\right] \;<=\; thermob\left[\,6\,1\,\right] \quad |\, | \quad thermob\left[\,6\,2\,\right]\,;
      thermo [62] <= thermob [62];
15
17
   always @(thermo)
19
   begin
      for(i=1; i \le 32; i=i+1)
21
         if (thermo[i-1] = 1'b1) bin1 = i;
23
25
   always @(thermo)
   begin
27
      bin2 = 0;
      for (j=1; j \le 31; j=j+1)
         if(thermo[k+31] = 1'b1) bin2 = j;
   end
31
   always @(bin1 or bin2)
   if (thermo[31] == 1'b1)
      bin = bin2 + 32;
   else
      bin = bin1;
   endmodule
```

- 3.1 Transducteurs comme elements de test
- 3.2 Capteur de température
- 3.3 Architecture de l'amplificateur différentiel
- 3.4 Convertisseur Analogique-Numérique en VHDL-AMS
- 3.5 Logique de commande

4 Conclusion

Références

 $[1] \begin{tabular}{ll} Simulation \'electromagn\'etique et techniques de mesure RF, \\ {\tt Jean-Daniel Arnould, Institut Polytechnique de Grenoble - Phelma} \end{tabular}$