

Projet Circuits Intégrés Radiofréquence

TP Adaptation en Puissance

Mohamed Hage Hassan

Clément Cheung

6 Décembre 2017

Table des matières

Introduction	2
1 Impédance et Admittance - Analyse sous Cadence	2
1.1 Étude théorique	2
1.2 Simulation sous Cadence	2
2 Adaptation à Z_0	3
2.1 Adaptation avec un transformateur d'impédance	3
2.1.1 Annulation de la partie imaginaire	3
2.1.2 Abaissement de l'impédance	3
2.1.3 Ajustement final de l'impédance	4
2.1.4 Calcul de la tension du circuit d'adaptation	5
2.2 Adaptation avec l'abaque de Smith	6
2.2.1 Principe d'adaptation avec des élément discrets	6
2.2.2 Adaptation avec capacité parrallèle et inductance série	7
2.2.3 Adaptation avec inductance parrallèle et capacité série	8
3 Impédance en entrée et sortie d'un transistor	10
3.1 Modèle du MOSFET petit signal	10
3.2 Analyse des caractéristiques du MOSFET avec la simulation DC	10
3.3 Impédance d'entrée du MOSFET	12
3.4 Impédance en sortie du transistor	13
Conclusion	14
Références	14

Introduction

1 Impédance et Admittance - Analyse sous Cadence

1.1 Étude théorique

On essaye en premier temps de retrouver le circuit équivalent au celui RC en série : On a :

$$Z_C = \frac{1}{jC\omega} \quad X_S = -\frac{1}{C\omega}j \quad (1)$$

Sachant que :

$$Q = \frac{\|X_S\|}{R} = \frac{1}{R_S C\omega} = 0.159 < 3$$
$$X_S = \frac{1}{C_S\omega} = 159.15$$

On prend :

$$R_p = R_S(1 + Q^2)$$
$$X_p = X_S \frac{(1 + Q^2)}{Q^2} \quad (2)$$

Ce qui nous donne $R_p = 1025,28\Omega$, $X_p = 6.454 \times 10^3$

$$X_P = \frac{1}{C_P\omega} \Rightarrow C_P = \frac{1}{X_P\omega} = 24.7fF$$

1.2 Simulation sous Cadence

Que représente S_{11} ?

On effectue une simulation du circuit RC pour analyser les paramètres S_{11} , Z_{11} et Y_{11}




Figure 1: Schéma et Simulation du circuit

On retrouve :

$$\begin{aligned} S_{11} &= 0.906911 - j0.0141 \\ Z_d &= 20 - j3.19066 \\ Y_d &= 0.04859 + j0.00777 \end{aligned} \quad (3)$$

Sachant que $Y = G + jB$

$$\begin{aligned} G &= \frac{1}{R_P} \implies R_P = \frac{1}{G} = 1025\Omega \\ B &= \frac{1}{X_P} \implies X_P = \frac{1}{B} = 6.442 \times 10^3 \end{aligned}$$

2 Adaptation à Z_0

2.1 Adaptation avec un transformateur d'impédance

2.1.1 Annulation de la partie imaginaire

On ajoute une inductance en série au circuit RC, pour annuler la partie imaginaire X_S .

$$X_L = \omega L = -X_S \implies X_L = 159.15$$

$$L = \frac{X_L}{\omega} = 25.33nH$$




Figure 2: Schéma et Simulation du circuit

2.1.2 Abaissement de l'impédance

On ajoute une capacité en parallèle pour abaisser la tension :

$Re\{Z_{in}\} = 50\Omega$ et pour le circuit LRC, on a $Z_0 = R_0$ à la résonance.

$$\frac{1}{Z_{in}} = \frac{1}{Z_1} + \frac{1}{Z_0} = jC_1\omega_0 + \frac{1}{R_0}$$

$$Z_{in} = \frac{1}{jC_1\omega_0 + \frac{1}{R_0}}$$

et

$$Re\{Z_{in}\} = 50\Omega = Re\left(\frac{R_0}{1 + jR_0C_1\omega_0}\right)$$

Pour Z_{in} :

$$Z_{in} = \frac{(1 - jR_0C_1\omega_0)R_0}{1 + (R_0C_1\omega_0)^2} = \frac{R_0}{1 + (R_0C_1\omega_0)^2} - j \frac{R_0^2C_1\omega_0}{1 + (R_0C_1\omega_0)^2}$$

$$\Rightarrow R_0C_1\omega_0 = \sqrt{\frac{R_0}{R_e\{Z_{in}\}} - 1}$$

$$C_1 = \frac{1}{R_0\omega_0} \sqrt{\frac{R_0}{R_e\{Z_{in}\}} - 1}$$

On retrouve $C_1 = 693.7fF$.




Figure 3: Schéma et Simulation du circuit

2.1.3 Ajustement final de l'impédance

On essaye d'annuler la partie imaginaire à l'entrée du circuit d'adaptation : On ajoute une impédance en série. Sachant que : $X_{L1} = \omega_0 L_1$

$$X_{L11} = -\text{Im}\{Z_{in}\} = \frac{R_0^2 C_1 \omega_0}{1 + (R_0 C_1 \omega_0)^2}$$

$$\Rightarrow L_1 = \frac{R_0^2 C_1}{1 + (R_0 C_1 \omega_0)^2} \Rightarrow L_1 = 34.6nH$$




Figure 4: Schéma et Simulation du circuit

2.1.4 Calcul de la tension du circuit d'adaptation

On a :

$$P_e = 0 \text{ dB}_m = 1 \text{ mW} = \frac{V_1^2}{50} \Rightarrow V_1 = \sqrt{P_0 \times 50} = 0.223 \text{ V}$$

Adaptation en puissance en 50Ω , $P_e = P_S = \frac{V_2^2}{R_0}$, sachant que C_0 est "transparente" à f_0 (résonance).

$$V_2 = V_3 = \sqrt{R_0 \times P_e} = 1 \text{ V}$$




Figure 5: Schéma et Simulation du circuit

En mettant une source de tension sinusoïdale de $V_1 = 0.223 \text{ V}$ avec une résistance de générateur de 50Ω à la place du port de puissance P_e et en faisant une simulation transient avec le réseau d'adaptation calculé précédemment, on retrouve une sinusoïde d'amplitude 1 V et de même fréquence aux bornes de la résistance de sortie $1K\Omega$, l'adaptation est bien vérifié.

2.2 Adaptation avec l'abaque de Smith

2.2.1 Principe d'adaptation avec des éléments discrets




Figure 6: Abaque représentant les adaptations avec des éléments discrets[1]




Figure 7: Configuration selon 2 méthodes possibles

2.2.2 Adaptation avec capacité parrallèle et inductance série




Figure 8: Schéma de la première méthode d'adaptation




Figure 9: Abaque de Smith pour une annulation de la partie imaginaire




Figure 10: Abaque de Smith représentant une adaptation complète

2.2.3 Adaptation avec inductance parrallèle et capacité série




Figure 11: Schéma de la deuxième méthode d'adaptation




Figure 12: Abaque de Smith montrant une adaptation avec la partie imaginaire nulle




Figure 13: Adaptation complète après l'ajout de la capacité en série

3 Impédance en entrée et sortie d'un transistor

3.1 Modèle du MOSFET petit signal

Le modèle petit signal du transistor MOSFET:




Figure 14: Modélisation du MOSFET pour un petit signal[2]




Figure 15: Modélisation complète du MOSFET en petit signal[3]

3.2 Analyse des caractéristiques du MOSFET avec la simulation DC




Figure 16: Schéma du circuit pour une simulation DC

signal	OP ("M2" ???)				
betseff	22.41m				
cbb	9.123f				
cbd	-18.47a				
cbdbi	1.438f				
cbg	-3.554f				
cbs	-5.55f				
cbsbi	-1.285f				
cdb	-787.8z				
cdd	8.942f				
cddb1	4.004a				
cdg	-8.944f				
eds	3.007a				
cgb	-2.951f				
cgbovl	23.97a				
cgd	-8.783f				
cgdbi	154.7a				
cgdovl	8.938f				
cgg	50.27f				
cggbi	29.56f				
cgs	-38.53f				
cgsbi	-26.79f				
cgsovl	11.75f				
cjd	0				
cjs	0				
cob	-6.171f				
csd	-140.2a				
csg	-37.77f				
css	44.08f				
cssbi	32.33f				
gbd	0				
gbs	0				
gds	686.5u				
gn	9.531a				
gnbs	2.225a				
gmoverid	916.9m				
il	10.4m				
i3	-10.4m				
i4	0				
ibd	0				
ibs	0				
ihulk	0				
id	10.4m				
ids	10.4m				
igb	0				
igcd	0				
igcs	0				
igd	0				
igidl	0				
igial	0				
igs	0				
is	-10.4m				
isub	0				
pwr	32.48m				
qb	-27.47f				
qbd	0				
qbi	-27.42f				
qbs	0				
qbsv	0				
pwr	32.48m				
qb	-27.47f				
qbd	0				
qbi	-27.42f				
qbs	0				
qd	11.65f				
qdi	2.582f				
qg	73.22f				
qgi	67.93f				
qinv	33.08m				
qsi	-43.09f				
qsco	-57.39f				
region	2				
reversed	0				
ron	300.5				
type	0				
vbs	-88.02m				
vdb	3.212				
vds	3.124				
vdsat	562.2m				
vfbseff	-882.1m				
vgb	2				
vgd	-1.212				
vgs	1.912				
vgstseff	1.342				
vth	569.6m				
signal	OP ("M2.rsub2" ???)	OP ("M2.rsub1" ???)	OP ("M2.rsource" ???)	OP ("M2.rg" ???)	OP ("M2.rdrain" ???)
i	176.1f	6.424p	-10.4m	0	10.4m
pwr	4.241y	5.645z	915u	0	915u
res	136.8	136.8	8.467	35.6	8.467
v	24.09p	878.8p	-88.02m	0	88.02m
signal	OP ("M2.lsource" ???)	OP ("M2.lg" ???)	OP ("M2.ldrain" ???)		
i	-10.4m	0	10.4m		
ind	1f	1f	1f		
signal	OP ("M2.djab" ???)	OP ("M2.djdb" ???)			
cap	41.1f	18.47f			
capp	0	0			
cd	41.1f	18.47f			
ctotal	41.1f	18.47f			
gd	37.32a	567.8e-72			
i	-28.04a	-12.6a			
pwr	2.468a	40.47a			
qd	-3.684f	-72.84f			
region	1	0			
res	56.45p	2.176e69			
resp	51.01p	9.247e69			
v	-88.02m	-3.212			
vdio	-88.02m	-3.212			

Figure 17: Résultats de simulation DC

3.3 Impédance d'entrée du MOSFET




Figure 18: Schéma du circuit pour la mesure de l'impédance d'entrée




Figure 19: Simulation SP du paramètre Z_{11} en entrée

3.4 Impédance en sortie du transistor




Figure 20: Schéma du circuit pour l'impédance de sortie




Figure 21: Simulation SP du paramètre Z_{11} sortie

Conclusion

Références

- [1] *Conception d'un circuit en L à l'aide de l'abaque de Smith*
<http://f5zv.pagesperso-orange.fr/RADIO/RM/RM23/RM23p/RM23p03.html>
- [2] *Design of Analog CMOS Integrated Circuits, 2nd Edition*
Behzad Razavi, McGraw-Hill Education
- [3] *Conception de circuits intégrés analogique*
Laurent Aubard, Institut Polytechnique de Grenoble - Phelma