



UNIVERSIDAD
DEL ISTMO
SABER PARA SERVIR

Arquitectura de Computadoras y Microcontroladores 1

Parcial II

Marcos Josué Pineda Urbina


Guatemala 19 de febrero de 2024

INFORME TÉCNICO: PARCIAL 2 — DISEÑO DIGITAL AVANZADO Y TIMING

1. Introducción y Arquitectura del Sistema

El proyecto implementa un sistema digital síncrono para el control de acceso mediante una cerradura de seguridad que valida una clave confidencial secuencial de 3 dígitos binarios de 2 bits cada uno (01 -> 10 -> 11). Para garantizar un diseño modular, rápido y libre de glitches en los actuadores, el circuito se factorizó en dos máquinas de estados finitos (FSM) cooperativas:



- **FSM Mealy (Subproceso 1 - Validador de PIN):** Rastrea secuencialmente los dígitos ingresados. Al implementarse como Mealy, las salidas de coincidencia (MATCH_PULSE) o error (ERR_PULSE) se emiten de forma combinacional inmediata al presionar KEY_VALID (K), sin añadir un ciclo de reloj de latencia.
- **FSM Moore (Subproceso 2 - Controlador Maestro de Seguridad):** Controla los estados de reposo, el acumulador de fallos consecutivos y la activación de actuadores críticos (solenoides y alarma). Al ser Moore, sus salidas dependen exclusivamente del registro de estado, lo que asegura total inmunidad ante transitorios de entrada.
- **Módulo Temporizador (Timer_Module):** Contador síncrono binario de 4 bits que genera el pulso TIMER_DONE tras 6 ciclos de reloj para desenergizar el solenoide o finalizar la penalización por intrusión.





2. Inciso 1: Análisis de Timing FF a FF

2.1. Definición del Tramo Crítico Interetapa

Se seleccionó la ruta síncrona de interconexión directa entre ambas máquinas correspondiente a la activación por clave correcta (MATCH_PULSE):





- **Flip-Flop Origen (Launch FF):** Salida Q1 del biestable FF_1 en FSM_Mealy.
- **Lógica de Salida Mealy:** Compuerta AND de 4 entradas (AND_MATCH) que evalúa $M = Q1 \cdot \text{NOT}(Q0) \cdot K \cdot E$.
- **Interconexión:** Línea que transporta el pulso M desde FSM_Mealy hacia FSM_Moore.
- **Lógica de Estado Siguiente Moore:** Compuerta AND de 3 entradas (término $M \cdot \text{NOT}(Q0) \cdot \text{NOT}(Q2)$), seguida por un árbol de compuertas OR de 2 entradas en cascada para generar la excitación D1.
- **Flip-Flop Destino (Capture FF):** Entrada D1 del biestable FF_1 en FSM_Moore.

2.2. Hojas de Datos Técnicas

Biastable Dual D: SN74HC74N

6.7 Timing Requirements - 74

SN74HC74N (FF)

over operating free-air temperature range (unless otherwise noted)

			V _{CC}	Operating free-air temperature (T _A)						UNIT
				25°C			-40°C to 85°C			
				MIN	TYP	MAX	MIN	TYP	MAX	
f _{clock}	Clock frequency		2 V			6			5	MHz
			4.5 V			31			25	
			6 V	0		36	0		29	
t _w	Pulse duration	PRE or CLR low	2 V			100			125	ns
			4.5 V			20			25	
			6 V			14			21	
		CLK high or low	2 V			80			100	
			4.5 V			16			20	
			6 V			14			17	
t _{su}	Setup time before CLK†	Data	2 V			100			125	ns
			4.5 V			20			25	
			6 V			17			21	
		PRE or CLR inactive	2 V			25			30	
			4.5 V			5			6	
			6 V			4			5	
t _h	Hold time, data after CLK†		2 V		0		0		ns	
			4.5 V		0		0			
			6 V		0		0			

6.10 Switching Characteristics - 54

SN74HC74N (FF)

over operating free-air temperature range; typical values measured at T_A = 25°C (unless otherwise noted).

PARAMETER		FROM	TO	V _{CC}	Operating free-air temperature (T _A)									UNIT
					25°C			−40°C to 85°C			−55°C to 125°C			
					MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	
f _{max}				2 V	6	10		6			4.2		MHz	
				4.5 V	31	50		25			21			
				6 V	36	60		29			25			
t _{pd}	Propagation delay	PRE or CLR	Q or Q̅	2 V		70	230			290			345	ns
				4.5 V		20	46			58			69	
				6 V		15	39			49			59	
		CLK	Q or Q̅	2 V		70	175			220			250	
				4.5 V		20	35			44			50	
				6 V		15	30			39			42	
t _t	Transition-time	Q or Q̅	2 V			28	75			95			110	ns
			4.5 V		8	15			19			22		
			6 V		6	13			16			19		

Compuerta AND de 4 Entradas: SN74HC21DR

6.7 Switching Characteristics - 54

SN74HC21DR (AND 4INPUTS)

over operating free-air temperature range; typical values measured at T_A = 25°C (unless otherwise noted).

PARAMETER		FROM	TO	TEST CONDITIO NS	V _{CC}	Operating free-air temperature (T _A)									UNIT	
						25°C			−40°C to 85°C			−55°C to 125°C				
						MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX		
t _{pd}	Propagation delay	A, B, C, or D	Y	C _L = 50 pF	2 V		44	110				140			165	ns
					4.5 V		14	22				28			33	
					6 V		11	19				24			28	
t _t	Transition-time		Y	C _L = 50 pF	2 V		29	75				95			110	ns
					4.5 V		10	15				19			22	
					6 V		8	13				16			19	

Compuerta AND de 3 Entradas: SN74HC11N

SN74HC11N (AND 3INPUTS)

6.7 Switching Characteristics - 54

over operating free-air temperature range; typical values measured at TA = 25°C (unless otherwise noted).

PARAMETER		FROM	TO	V _{CC}	Operating free-air temperature (T _A)									UNIT
					25°C			−40°C to 85°C			−55°C to 125°C			
					MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	
t _{pd}	Propagation delay	A, B, or C	Y	2 V	35		100	125			150			ns
				4.5 V	10		20	25			30			
				6 V	8		17	21			25			
t _t	Transition-time		Y	2 V	25		75	95			110			ns
				4.5 V	7		15	19			22			
				6 V	5		13	16			19			

Compuerta OR de 2 Entradas: SN74HC32N

6.9 Switching Characteristics - 54

SN74HC32N (OR 2INPUTS)

over operating free-air temperature range; typical values measured at TA = 25°C (unless otherwise noted).

PARAMETER		FROM	TO	V _{CC}	Operating free-air temperature (T _A)									UNIT
					25°C			−40°C to 85°C			−55°C to 125°C			
					MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	
t _{pd}	Propagation delay	A or B	Y	2 V		50	100			125			150	ns
				4.5 V		10	20			25			30	
				6 V		8	17			21			25	
t _t	Transition-time		Y	2 V		38	75			95			110	ns
				4.5 V		8	15			19			22	
				6 V		6	13			16			19	

2.3. Deducción y Cálculos Timing

A) Retardo Combinacional del Camino de Datos (t_{pd,comb}):

La función booleana de estado siguiente para D1 agrupa 5 términos producto:

$$D1 = (M \cdot \sim Q0 \cdot \sim Q2) \mid (M \cdot \sim Q1 \cdot \sim Q2) \mid (Q0 \cdot Q1 \cdot \sim Q2 \cdot \sim T) \mid (Q0 \cdot R \cdot \sim Q1 \cdot \sim Q2) \mid (Q1 \cdot \sim Q0 \cdot \sim Q2 \cdot \sim R)$$

Al implementar la compuerta OR de 5 entradas mediante circuitos integrados OR de 2 entradas (SN74HC32N), se requiere un árbol en cascada de 3 niveles lógicos ($\text{ceil}(\log_2(5)) = 3$ niveles):

$$t_{pd,comb} = t_{pd,AND4} + t_{pd,AND3} + (3 \cdot t_{pd,OR})$$

- Evaluación en el Peor Caso (Worst-Case):

$$t_{pd,comb,MAX} = 22 \text{ ns} + 20 \text{ ns} + (3 \cdot 20 \text{ ns}) = 22 + 20 + 60 = \mathbf{102 \text{ ns}}$$

- Evaluación en Condiciones Típicas (Nominal):

$$t_{pd,comb,TYP} = 14 \text{ ns} + 10 \text{ ns} + (3 \cdot 10 \text{ ns}) = 14 + 10 + 30 = \mathbf{54 \text{ ns}}$$

B) Restricción de Setup Time y Frecuencia Máxima Real Física (f_c / f_{max}):

Para asegurar que el dato esté completamente estabilizado en la entrada D1 antes de la llegada del siguiente flanco activo de reloj, el período mínimo de reloj (T_c) debe satisfacer:

$$T_c \geq t_{pcq} + t_{pd,comb} + t_{setup}$$

- **Cálculo en el Peor Caso (Garantía de diseño industrial):**

$$T_c \geq 35 \text{ ns} + 102 \text{ ns} + 20 \text{ ns} = \mathbf{157 \text{ ns}}$$

$$f_{max} = 1 / T_{c,min} = 1 / (157 * 10^{-9} \text{ s}) = \mathbf{6.37 \text{ MHz}}$$

- **Cálculo en Condiciones Típicas (25 °C, nominal):**

$$T_{c,TYP} \geq 20 \text{ ns} + 54 \text{ ns} + 20 \text{ ns} = \mathbf{94 \text{ ns}}$$

$$f_{max,TYP} = 1 / (94 * 10^{-9} \text{ s}) = \mathbf{10.64 \text{ MHz}}$$

C) Restricción de Hold Time (Condición de Carrera):

La restricción de retención exige que el camino más rápido de propagación sea mayor o igual al tiempo de retención requerido por el Flip-Flop esclavo:

$$t_{ccq} + t_{cd,comb} \geq t_{hold}$$

Donde t_{ccq} es el retardo mínimo de contaminación del Flip-Flop origen, $t_{cd,comb}$ es el retardo mínimo de las compuertas intermedias y t_{hold} es el tiempo de retención requerido por el SN74HC74N, el cual es de 0 ns según su hoja de datos.

Debido a que los retardos de propagación física a través del silicio son siempre estrictamente positivos ($t_{ccq} > 0 \text{ ns}$ y $t_{cd,comb} > 0 \text{ ns}$):

$$t_{ccq} + t_{cd,comb} > 0 \text{ ns} \geq t_{hold} = 0 \text{ ns}$$

$$\text{Margen de Hold (Slack)} = (t_{ccq} + t_{cd,comb}) - t_{hold} > 0 \text{ ns}$$

Resultado: La restricción de Hold se cumple con margen positivo sin necesidad de insertar búferes de retardo.