به نام خدا



دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر

آزمایشگاه معماری کامپیوتر

آزمایش پنجم: طراحی واحد محاسبه

اطلاعات تيم	
شماره دانشجویی	نام اعضا
911.9409	متين داغياني
9.1111.4	بردیا محمدی
9111144	محمدجواد هزاره

فهرست مطالب


٣	مد ف آ زمایش	b 1
۵	لراحی و پیادهسازی مدار	> Y
۵	۱. ماژول DECODER ماژول	1
۶	۲. ثباتها	1
٧	۳. ماژول MULTIPLEXER ماژول	1
١.		٢
17	ست مدار	۳ ڌ

فهرست تصاوير

٣	معماری واحد محاسبه	1
٣	معماري مجموعه دستورالعملها	۲
۴	نمای کلی مدار واحد محاسبه	٣
۵	کلید start و شروع به کار مدار	۴
۵	ورودی و خروجیهای DECODER	۵
۶	طراحي داخلي ماژول DECODER	۶
۶	ورودی و خروجیهای ثباتها	٧
٧	طراحی داخلی ثباتها	٨
٧	طراحی داخلی مالتی پلکسر ۲ به ۱	٩
٨	ورودی و خروجیهای MULTIPLEXER	1.
٨	عملوندهای ثابت	11
٩	طراحي داخلي ماژول MULTIPLEXER	17
٩	طراحی داخلی ماژولهای INNERT_MUX استفاده شده در شکل ۱۲	۱۳
١.	ورودي و خروجيهاي ADDER/SUBTRACTOR	14
١.	طراحي داخلي ماژول ADDER/SUBTRACTOR	۱۵
11	طراحی داخلی ماژولهای FULL_ADDER	18
۱۲	وضعیت مدار پس از پردازش 001101	۱۷
۱۳	وضعیت مدار پس از پردازش 010110	۱۸
۱۳	وضعیت مدار پس از پردازش 100001	19
14	وضعیت مدار پس از پردازش 011010	۲.
14	وضعیت مدار پس از پردازش 001000	۲۱
۱۵	وضعیت مدار پس از پردازش 100110	77
۱۵	وضعیت مداریس از پردازش 110011	74


۱ هدف آزمایش

هدف این آزمایش پیادهسازی واحد محاسبه ی یک کامپیوتر بود. این واحد محاسبه که معماری آن در شکل ۱ آمده است، از توانایی جمع و تفریق هشت بیتی برخوردار است. عملیاتهایی که این واحد میتواند انجام دهد به فرم $d=r\pm s$ بوده که $d=r\pm s$ آدرس ثبات مقصد و s آدرس ثبات مبدا خواهد بود. r نیز آدرسی ثابت است که به یکی از ثباتها اشاره میکند. (در این مدار این ثبات ِ ثابت همان r است.)




شكل ١: معماري واحد محاسبه

معماری دستورالعملهای این ماشین نیز در شکل ۲ آمده است.



شكل ٢: معماري مجموعه دستورالعملها

همانطور که در تصویر دیده میشود بیت اول دستورالعمل مشخص کننده ی نوع عملیات بوده، دو بیت بعدی آدرس ثبات مبدا هستند. نمای کلی مدار طراحی شده نیز در شکل ۳ آمده است.




شکل ۳: نمای کلی مدار واحد محاسبه

در بخش بعدی به مراحل طراحی این مدار و بررسی طراحی داخلی ماژولهای آن خواهیم پرداخت.

۲ طراحی و پیادهسازی مدار

ماژولهای مورد نیاز و شروع به کار مدار


همانطور که در شکل ۱ برای معماری مدار دیده می شود، به یک دیکودر برای تعیین آدرس ثبات مقصد، چهار ثبات هشت بیتی که قابلیت بارگذاری داشته باشند، یک مالتی پلکسر برای انتخاب ثبات مبدا و در نهایت ماژول جمع و تفریق کننده نیاز داریم. با فشردن کلید start مدار آغاز به کار کرده و محسابهی خود را انجام می دهد. با توجه به این که مدار ترکیبی است محاسبهی آن یک کلاک به طول می انجام بنابراین کلاک داخلی آن را که باعث فعال شدن رجیسترها می شود با اندکی تاخیر پس از آمدن کلاک غیرفعال می کنیم. این فرآیند در قسمتی از مدار که در شکل زیر آمده است انجام شده است.



شكل ۴: كليد start و شروع به كار مدار


۱۰۲ ماژول DECODER

همانطور که قبلتر توضیح داده شد، این ماژول وظیفهی تعیین ثبات مقصد را از روی آدرس آن بر عهده دارد. خروجی آن به عنوان سیگنال enable به رجیسترها داده شده تا در صورت فعال بودن این سیگنال، رجیستر موردنظر فعال شده و عملیات نوشتن روی آن انجام شود. رابط ورودی و خروجی این ماژول را در شکل ۵ میتوان دید.



شكل ۵: ورودى و خروجي هاى DECODER


 $dest_0$ همانطور که دیده می شود ورودی های آن بیت های دوم و سوم دستورالعمل هستند که با نام های $dest_0$ و $dest_1$ نام گذاری شده اند. طراحی داخلی این ما رول نیز به صورت شکل est_1 است که به همان روش رایج ساخت دیکودر می باشد.



شكل ۶: طراحي داخلي ماژول DECODER

۲.۲ ثباتها


این ماژولها که در مدار با نام R_0 تا R_3 نامگذاری شدهاند، ثباتهای کامپیوتر را تشکیل میدهند. ورودیها و خروجیهای آنها را در شکل \vee میتوان دید.



شکل ۷: ورودی و خروجیهای ثباتها


همانطور که در تصویر دیده می شود هر ما ژول علاوه بر ورودی های d_0 تا d_0 ورودی این می فیل دارد که با فعال شدن این سیگنال، ورودی های d_0 تا d_0 تا d_0 در رجیسترهای این ما ژول بارگذاری می شود. خروجی آن ها نیز همواره فعال و مقدار ذخیره شده در رجیسترهای آن ها را نشان می دهد.

برای طراحی داخلی هر یک از آنها نیز از هشت فلیپفلاپ نوع D استفاده شده که طراحی آن را در شکل Λ میتوان مشاهده کرد.



شكل ٨: طراحي داخلي ثباتها


همچنین از یک مالتیپلکسر برای مشخص کردن ورودی هر فلیپفلاپ استفاده شده که تا زمانی که سیگنال enable فعال نباشد، با هر کلاک رجیسترها همان مقدار قبلی خود را در خود نگه دارند. طراحی داخلی هر یک از این مالتیپلکسرهای ۲ به ۱ را در شکل ۹ میتوان دید.



شكل ٩: طراحي داخلي مالتي پلكسر ٢ به١

۳۰۲ ماژول MULTIPLEXER


از این ماژول برای تعیین یکی از عملوندهای عملیتها استفاده می شود. همانطور که قبلا اشاره شد، یکی از عملوندهای این واحد محاسبه، ثابت بوده و از ثبات R_0 می آید و دیگری با استفاده از آدرسی که در دستورالعمل آمده است مشخص می شود. ورودی ها و خروجی های این ماژول را در شکل ۱۰ می توان مشاهده کرد.



گزارش آزمایش پنجم


شكل ۱۰: ورودي و خروجيهاي MULTIPLEXER

این ماژول یک مالتیپلکسر ۸به۱ است که در واقع هر ورودی آن خود هشت بیتی بوده و خروجی آن نیز هشت بیتی است. سیگنال انتخابکننده ی آن نیز همانطور که در تصویر مشخص است از سه بیت آن نیز هشت بیتی است. سیگنال انتخابکننده ی آن نیز همانطور که در تصویر مشخص است از سه بیت آخر دستورالعمل می آید که با باس src مشخص شده است. پیش از پرداختن به طراحی داخلی مدار باید توجه کنیم که این واحد توانایی جمع و تفریق با مقادیر ثابت 0، 1 و 1 را نیز داراست که به ترتیب اگر آدرس مبدا برابر 4، 5 و 6 باشد این عملیات صورت می گیرد. برای همین منظور سه باس zero و minus minu




شكل ١١: عملوندهاي ثابت

در طراحی داخلی ماژول نیز با توجه به سیگنال سلکتور، هر بیت ورودیهای هشت بیتی به صورت جداگانه بررسی شده و انتخاب شده است. به عبارتی به ازای هر بیت سیگنالهای ورودی، از یک مالتی پلکسر ۸به۱ استفاده شده که ورودیها و خروجی آن یک بیتی است. طراحی داخلی این ماژل در شکل ۱۲ آمده است.



شكل ۱۲: طراحي داخلي ماژول MULTIPLEXER


طراحی داخلی مالتی پلکسرهای ۸به۱ یک بیتی نیز در شکل ۱۳ آمده است.



شكل ۱۳: طراحي داخلي ماژولهاي INNERT_MUX استفاده شده در شكل ۱۲


ماژول ADDER/SUBTRACOTR

این ماژول نیز وظیفه ی اصلی محاسبه را انجام میدهد. ورودی های آن هشت بیت رجیستر R_0 است که یکی از عملوندهای عملیات را تشکیل داده و هشت ورودی دیگر از خروجی ماژول MULTIPLEXER آمدهاند که عملوند دوم عملیات را تشکیل میدهند. ورودیها و خروجیهای این مدار در شکل ۱۴ نشان داده شده است.




شكل ۱۴: ورودي و خروجيهاي ADDER/SUBTRACTOR

سیگنال add/sub نیز به بیت اول دستورالعمل متصل شده که مشخص میکند عملیات جمع یا تفریق است. برای طراحی داخلی این ماژول نیز از جمع کننده ی کامل (Full Adder) استفاده شده که در شکل ۱۵ نیز طراحی داخلی آن نشان داده شده است.



شكل ۱۵: طراحي داخلي ماژول ADDER/SUBTRACTOR

برای تفریق از روش جمع با متمم دو استفاده شده که برای متمم دو کردن عملوندنیز بیتهای آن در صورت یک بودن سیگنال add/sub نات می شوند که این کار با XOR کردن این بیتها با سیگنال مورت میگیرد و با اضافه شدن همین سیگنال به $c_i n$ فول ادر اول، عدد مورد نظر متمم دو add/subمی شود. در ادامه جمع به صورت سری با استفاده از فول ادر ها انجام می شود. طراحی داخلی فول ادرها نیز در شکل ۱۶ نمایش داده شده است.



شكل ۱۶: طراحي داخلي ماژولهاي FULL_ADDER

در ادامه به تست مدار روی دستورالعملهای مختلف میپردازیم.

۳ تست مدار

برای تست مدار، مجموعه دستورالعملهای زیر به صورت متوالی به مدار داده شده و شکلهایی که در ادامه میآیند وضعیت مدار را بعد از پردازش هر دستورالعمل نشان میدهند. همچنین مقداری که هر ثبات بعد از اجرای هر دستورالعمل خواهد داشت در ادامه آمده است تا با مقداری که از مدار خروجی میگیریم مقایسه شود.

$$001101 (ADD, R1, 1) \to \{R0 = 0, R1 = 1, R2 = 0, R3 = 0\}$$

$$010110 (ADD, R2, -1) \to \{R0 = 0, R1 = 1, R2 = -1, R3 = 0\}$$

$$100001 (SUB, R0, R1) \to \{R0 = -1, R1 = 1, R2 = -1, R3 = 0\}$$


$$011010 (ADD, R3, R2) \to \{R0 = -1, R1 = 1, R2 = -1, R3 = -2\}$$

$$001000 (ADD, R1, 0) \to \{R0 = -1, R1 = 0, R2 = -1, R3 = -2\}$$


$$100110 (SUB, R0, -1) \to \{R0 = 0, R1 = 0, R2 = -1, R3 = -2\}$$

$$110011 (SUB, R2, R3) \to \{R0 = 0, R1 = 0, R2 = 2, R3 = -2\}$$


و خروجیهای مدار به صورت زیر خواهد بود:




شكل ۱۷: وضعيت مدار پس از پردازش 001101




شكل ۱۸: وضعيت مدار پس از پردازش 010110




شكل ۱۹: وضعيت مدار پس از پردازش 100001




شكل ۲۰: وضعيت مدار پس از پردازش 011010



شكل ۲۱: وضعيت مدار پس از پردازش 001000



شكل ۲۲: وضعيت مدار پس از پردازش 100110



شكل ۲۳: وضعيت مدار پس از پردازش 110011