

به نام خدا



دانشگاه صنعتی شریف

دانشکده مهندسی کامپیوتر

آزمایشگاه معماری کامپیوتر

آزمایش پنجم:

طراحی واحد محاسبه

اطلاعات تیم	
شماره دانشجویی	نام اعضا
۹۸۱۰۶۴۵۶	متین داغیانی
۹۸۱۷۱۱۰۴	بردیا محمدی
۹۸۱۰۱۰۷۴	محمدجواد هزاره

پاییز ۱۴۰۰

فهرست مطالب


۳	۱ هدف آزمایش
۵	۲ طراحی و پیاده سازی مدار
۵	۱.۲ ماژول DECODER
۶	۲.۲ ثبات ها
۷	۳.۲ ماژول MULTIPLEXER
۱۰	۴.۲ ماژول ADDER/SUBTRACOTR
۱۲	۳ تست مدار

فهرست تصاویر

۱	معماری واحد محاسبه	۳
۲	معماری مجموعه دستورالعمل‌ها	۳
۳	نمای کلی مدار واحد محاسبه	۴
۴	کلید <i>start</i> و شروع به کار مدار	۵
۵	ورودی و خروجی‌های DECODER	۵
۶	طراحی داخلی ماژول DECODER	۶
۷	ورودی و خروجی‌های ثابت‌ها	۶
۸	طراحی داخلی ثابت‌ها	۷
۹	طراحی داخلی مالتی پلکسر ۲ به ۱	۷
۱۰	ورودی و خروجی‌های MULTIPLEXER	۸
۱۱	عملوندهای ثابت	۸
۱۲	طراحی داخلی ماژول MULTIPLEXER	۹
۱۳	طراحی داخلی ماژول‌های INNERT_MUX استفاده شده در شکل ۱۲	۹
۱۴	ورودی و خروجی‌های ADDER/SUBTRACTOR	۱۰
۱۵	طراحی داخلی ماژول ADDER/SUBTRACTOR	۱۰
۱۶	طراحی داخلی ماژول‌های FULL_ADDER	۱۱
۱۷	وضعیت مدار پس از پردازش 001101	۱۲
۱۸	وضعیت مدار پس از پردازش 010110	۱۳
۱۹	وضعیت مدار پس از پردازش 100001	۱۳
۲۰	وضعیت مدار پس از پردازش 011010	۱۴
۲۱	وضعیت مدار پس از پردازش 001000	۱۴
۲۲	وضعیت مدار پس از پردازش 100110	۱۵
۲۳	وضعیت مدار پس از پردازش 110011	۱۵


۱ هدف آزمایش

هدف این آزمایش پیاده‌سازی واحد محاسبه‌ی یک کامپیوتر بود. این واحد محاسبه که معماری آن در شکل ۱ آمده است، از توانایی جمع و تفریق هشت بیتی برخوردار است. عملیات‌هایی که این واحد می‌تواند انجام دهد به فرم $d = r \pm s$ بوده که d آدرس ثبات مقصد و s آدرس ثبات مبدا خواهد بود. r نیز آدرسی ثابت است که به یکی از ثبات‌ها اشاره می‌کند. (در این مدار این ثبات ثابت همان R_0 است.)




شکل ۱: معماری واحد محاسبه

معماری دستورالعمل‌های این ماشین نیز در شکل ۲ آمده است.



شکل ۲: معماری مجموعه دستورالعمل‌ها

همانطور که در تصویر دیده می شود بیت اول دستورالعمل مشخص کننده ی نوع عملیات بوده، دو بیت بعدی آدرس ثبات مقصد را مشخص می کنند و سه بیت آخر نیز آدرس ثبات مبدا هستند. نمای کلی مدار طراحی شده نیز در شکل ۳ آمده است.




شکل ۳: نمای کلی مدار واحد محاسبه

در بخش بعدی به مراحل طراحی این مدار و بررسی طراحی داخلی ماژول های آن خواهیم پرداخت.

۲ طراحی و پیاده‌سازی مدار

ماژول‌های مورد نیاز و شروع به کار مدار


همانطور که در شکل ۱ برای معماری مدار دیده می‌شود، به یک دیکودر برای تعیین آدرس ثبات مقصد، چهار ثبات هشت بیتی که قابلیت بارگذاری داشته باشند، یک مالتی پلکسر برای انتخاب ثبات مبدا و در نهایت ماژول جمع و تفریق کننده نیاز داریم. با فشردن کلید *start* مدار آغاز به کار کرده و محاسبه‌ی خود را انجام می‌دهد. با توجه به این که مدار ترکیبی است محاسبه‌ی آن یک کلاک به طول می‌انجام بنابراین کلاک داخلی آن را که باعث فعال شدن رجیسترها می‌شود با اندکی تاخیر پس از آمدن کلاک غیرفعال می‌کنیم. این فرآیند در قسمتی از مدار که در شکل زیر آمده است انجام شده است.



شکل ۴: کلید *start* و شروع به کار مدار


۱.۲ ماژول DECODER

همانطور که قبل‌تر توضیح داده شد، این ماژول وظیفه‌ی تعیین ثبات مقصد را از روی آدرس آن بر عهده دارد. خروجی آن به عنوان سیگنال *enable* به رجیسترها داده شده تا در صورت فعال بودن این سیگنال، رجیستر موردنظر فعال شده و عملیات نوشتن روی آن انجام شود. رابط ورودی و خروجی این ماژول را در شکل ۵ می‌توان دید.



شکل ۵: ورودی و خروجی‌های DECODER


همانطور که دیده می‌شود ورودی‌های آن بیت‌های دوم و سوم دستورالعمل هستند که با نام‌های $dest_0$ و $dest_1$ نام‌گذاری شده‌اند. طراحی داخلی این ماژول نیز به صورت شکل ۶ است که به همان روش رایج ساخت دیکودر می‌باشد.



شکل ۶: طراحی داخلی ماژول DECODER

۲.۲ ثبات‌ها


این ماژول‌ها که در مدار با نام R_0 تا R_3 نام‌گذاری شده‌اند، ثبات‌های کامپیوتر را تشکیل می‌دهند. ورودی‌ها و خروجی‌های آن‌ها را در شکل ۷ می‌توان دید.



شکل ۷: ورودی و خروجی‌های ثبات‌ها


همانطور که در تصویر دیده می‌شود هر ماژول علاوه بر ورودی‌های d_0 تا d_7 ، ورودی $enable$ نیز دارد که با فعال شدن این سیگنال، ورودی‌های d_0 تا d_7 در رجیسترهای این ماژول بارگذاری می‌شود. خروجی آن‌ها نیز همواره فعال و مقدار ذخیره شده در رجیسترهای آن‌ها را نشان می‌دهد.

برای طراحی داخلی هر یک از آن‌ها نیز از هشت فلیپ‌فلاپ نوع D استفاده شده که طراحی آن را در شکل ۸ می‌توان مشاهده کرد.



شکل ۸: طراحی داخلی ثابت‌ها


هم‌چنین از یک مالتی‌پلکسر برای مشخص کردن ورودی هر فلیپ‌فلاپ استفاده شده که تا زمانی که سیگنال $enable$ فعال نباشد، با هر کلاک رجیسترها همان مقدار قبلی خود را در خود نگه دارند. طراحی داخلی هر یک از این مالتی‌پلکسرهای ۲ به ۱ را در شکل ۹ می‌توان دید.



شکل ۹: طراحی داخلی مالتی‌پلکسر ۲ به ۱


۳.۲ ماژول MULTIPLEXER

از این ماژول برای تعیین یکی از عملوندهای عملیت‌ها استفاده می‌شود. همانطور که قبلاً اشاره شد، یکی از عملوندهای این واحد محاسبه، ثابت بوده و از ثابت R_0 می‌آید و دیگری با استفاده از آدرسی که در دستورالعمل آمده است مشخص می‌شود. ورودی‌ها و خروجی‌های این ماژول را در شکل ۱۰ می‌توان مشاهده کرد.




شکل ۱۰: ورودی و خروجی‌های MULTIPLEXER

این ماژول یک مالتی پلکسر ۸ به ۱ است که در واقع هر ورودی آن خود هشت بیتی بوده و خروجی آن نیز هشت بیتی است. سیگنال انتخاب‌کننده‌ی آن نیز همانطور که در تصویر مشخص است از سه بیت آخر دستورالعمل می‌آید که با *src* مشخص شده است. پیش از پرداختن به طراحی داخلی مدار باید توجه کنیم که این واحد توانایی جمع و تفریق با مقادیر ثابت ۰، ۱ و -۱ را نیز داراست که به ترتیب اگر آدرس مبدا برابر ۴، ۵ و ۶ باشد این عملیات صورت می‌گیرد. برای همین منظور سه باس *zero*، *one* و *minus_one* به ورودی‌های ۴ تا ۶ این ماژول داده شده‌اند. ساخت این باس‌ها نیز مطابق شکل ۱۱ صورت انجام شده است.




شکل ۱۱: عملوندهای ثابت

در طراحی داخلی ماژول نیز با توجه به سیگنال سلکتور، هر بیت ورودی‌های هشت بیتی به صورت جداگانه بررسی شده و انتخاب شده است. به عبارتی به ازای هر بیت سیگنال‌های ورودی، از یک مالتی پلکسر ۸ به ۱ استفاده شده که ورودی‌ها و خروجی آن یک بیتی است. طراحی داخلی این ماژول در شکل ۱۲ آمده است.



شکل ۱۲: طراحی داخلی ماژول MULTIPLEXER


طراحی داخلی مالتی پلکسرهای ۸ به ۱ یک بیتی نیز در شکل ۱۳ آمده است.



شکل ۱۳: طراحی داخلی ماژولهای INNERT_MUX استفاده شده در شکل ۱۲


۴.۲ مازول ADDER/SUBTRACTOR

این مازول نیز وظیفه‌ی اصلی محاسبه را انجام می‌دهد. ورودی‌های آن هشت بیت رجیستر R_0 است که یکی از عملوندهای عملیات را تشکیل داده و هشت ورودی دیگر از خروجی مازول MULTIPLEXER آمده‌اند که عملوند دوم عملیات را تشکیل می‌دهند. ورودی‌ها و خروجی‌های این مدار در شکل ۱۴ نشان داده شده است.




شکل ۱۴: ورودی و خروجی‌های ADDER/SUBTRACTOR

سیگنال add/sub نیز به بیت اول دستورالعمل متصل شده که مشخص می‌کند عملیات جمع یا تفریق است. برای طراحی داخلی این مازول نیز از جمع‌کننده‌ی کامل (Full Adder) استفاده شده که در شکل ۱۵ نیز طراحی داخلی آن نشان داده شده است.



شکل ۱۵: طراحی داخلی مازول ADDER/SUBTRACTOR

برای تفریق از روش جمع با متمم دو استفاده شده که برای متمم دو کردن عملوند نیز بیت‌های آن در صورت یک بودن سیگنال add/sub نات می‌شوند که این کار با XOR کردن این بیت‌ها با سیگنال add/sub صورت می‌گیرد و با اضافه شدن همین سیگنال به c_{in} فول ادر اول، عدد مورد نظر متمم دو می‌شود. در ادامه جمع به صورت سری با استفاده از فول ادر ها انجام می‌شود. طراحی داخلی فول ادرها نیز در شکل ۱۶ نمایش داده شده است.



شکل ۱۶: طراحی داخلی ماژول‌های FULL_ADDER


در ادامه به تست مدار روی دستورالعمل‌های مختلف می‌پردازیم.

۳ تست مدار


برای تست مدار، مجموعه دستورالعمل‌های زیر به صورت متوالی به مدار داده شده و شکل‌هایی که در ادامه می‌آیند وضعیت مدار را بعد از پردازش هر دستورالعمل نشان می‌دهند. همچنین مقداری که هر ثبات بعد از اجرای هر دستورالعمل خواهد داشت در ادامه آمده است تا با مقداری که از مدار خروجی می‌گیریم مقایسه شود.

001101	(ADD, R1, 1)	$\rightarrow \{R0 = 0, R1 = 1, R2 = 0, R3 = 0\}$
010110	(ADD, R2, -1)	$\rightarrow \{R0 = 0, R1 = 1, R2 = -1, R3 = 0\}$
100001	(SUB, R0, R1)	$\rightarrow \{R0 = -1, R1 = 1, R2 = -1, R3 = 0\}$
011010	(ADD, R3, R2)	$\rightarrow \{R0 = -1, R1 = 1, R2 = -1, R3 = -2\}$
001000	(ADD, R1, 0)	$\rightarrow \{R0 = -1, R1 = 0, R2 = -1, R3 = -2\}$
100110	(SUB, R0, -1)	$\rightarrow \{R0 = 0, R1 = 0, R2 = -1, R3 = -2\}$
110011	(SUB, R2, R3)	$\rightarrow \{R0 = 0, R1 = 0, R2 = 2, R3 = -2\}$


و خروجی‌های مدار به صورت زیر خواهد بود:




شکل ۱۷: وضعیت مدار پس از پردازش 001101




شکل ۱۸: وضعیت مدار پس از پردازش 010110




شکل ۱۹: وضعیت مدار پس از پردازش 100001




شکل ۲۰: وضعیت مدار پس از پردازش 011010



شکل ۲۱: وضعیت مدار پس از پردازش 001000



شکل ۲۲: وضعیت مدار پس از پردازش 100110



شکل ۲۳: وضعیت مدار پس از پردازش 110011