به نام خدا



دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر

آزمایشگاه معماری کامپیوتر

آزمایش چهارم: مبدل BCD به باینری

اطلاعات تيم										
شماره دانشجویی	نام اعضا									
911.9409	متين داغياني									
9.1111.4	بردیا محمدی									
9111144	محمدجواد هزاره									

فهرست مطالب

۲																				ی	ِماين	هدف	s 1	1														
٣																										ر	ىدا	ی ه	بازو	wo.	پیاد	, و	حی	طوا	ىل	مراح)	۲
٣																												دار	م م	جح	ځرو	و خ	.ی	ررود	,	١.٢		
٣			•				•	•			•				•							S	U	В		В	وا	\mathbf{S}^{T}	UE	3_	A	ای	لھ	ماژو	,	۲.۲		
۴							•	•							•]	M	J	J)	X_	_E	3	I و	M٦	U >	ζ_	A	ای	لھ	ماژو	,	۳. ۲		
۵																															R	EC	ل ہ	ماژو	,	4. 7		
٧																			SI	H	IF	٦٢ <u>-</u>	$\Gamma_{oldsymbol{oldsymbol{arGamma}}}$]	B,	و	SI	Н	FΊ	Γ_	A	ای	لھ	ماژو	,	۵.۲		
٨								•														•							(Со	ur	ite:	ل r	ماژو	,	۶.۲		
١.																																		.1.	١٥.	· · · · · · · · · · · · · · · · · · ·		~

ا هدف آزمایش


در این آزمایش هدف پیادهسازی مداری برای تبدیل اعداد دهدهی به باینری بود. عدد ورودی به صورت BCD است و خروجی تبدیل شده ی این عدد در مبنای ۲ خواهد بود.

به منظور تبدیل خواسته شده، از الگوریتم ارائه شده در گزارش کار استفاده شد که مراحل انجام آن به صورت مختصر در زیر آمده است:

- ۱. عدد BCD یک واحد به سمت راست شیفت داده شود.
- ۲. اگر بیت چهارم هر یک از ارقام ۱ است، آن رقم منهای ۳ شود.

۳. به مرحله ۱ رفته و مراحل تا جایی ادامه داده شود که تمام بیتهای عدد BCD برابر صفر شوند. در پایان این الگوریتم، بیتهایی که از سمت راست عدد خارج شدهاند، نمایش باینری عدد مورد نظر را تشکیل خواهند داد.

همانطور که از مراحل الگوریتم پیداست، برای طراحی مدار به یک تفریقکننده و رجیسترهایی برای نگهداری مقدار شیفتداده شده ی عدد ورودی نیاز است. به جای چک کردن صفر شدن تمام بیتها، میتوان از یک شمارنده استفاده کرد. در این آزمایش چون تعداد رقمهای عدد ده دهی ورودی مشخص و برابر ۳ است، حداکثر مراحل الگوریتم برابر ۱۰ خواهد بود و درنتیجه میتوان با شمارش تا ۱۰، به اتمام کار مدار پی برد. در ادامه به طراحی مدار داخلی ماژولهای ذکر شده خواهیم پرداخت. نمای کلی مدار را نیز میتوان در شکل ۱ مشاهده کرد.




شکل ۱: نمای کلی مدار

۲ مراحل طراحی و پیادهسازی مدار

۱۰۲ ورودی و خروجی مدار

مطابق شکل ۱ که در بخش قبل آمده است، ورودی مدار که عدد ده دهی مورد نظر است با بیتهای b_0 تا a_{11} مشخص شده است و خروجی مدار که عدد دودویی ۱۰ رقمی است با بیتهای a_0 تا a_{12} سیگنالهای a_{13} تا a_{14} نیز همان عدد ده دهی ورودی را در طول مراحل الگوریتم نشان می دهند که به سمت راست شیفت داده می شود.


سیگنالهای start و end نیز به ترتیب برای فعال شدن مدار و مشخص کردن اتمام کار مدار استفاده می شوند. مطابق شکل ۲، برای سیگنال start از یک پوش باتن استفاده شده که با فشردن این دکمه، فلیپ فلاپی که در تصویر وجود دارد ست شده و باعث فعال شدن کلاک مدار می شود. هم چنین با یک شدن سیگنال end این فلیپ فلاپ ری ست شده و کلاک مدار از کار می افتد و کار آن به پایان می رسد.



شكل ۲: عملكرد سيگنالهاي start و end

SUB_B و SUB_A ماژولهای ۲۰۲

وظیفه این ماژول کم کردن ۳ واحد از عدد داده شده به آن است. رابط آن را در شکل ۳ میتوان دید و برای آن از ماژولهای آمادهی پروتئوس استفاده شده است.




شكل ٣: رابط ورودي و خروجي ماژول تفريق كننده

با توجه به الگوریتم، اگر بیت باارزش هر یک از ارقام ۱ باشد، باید سه واحد از آن کم کنیم. در این مدار چون ابعاد ورودی ثابت و برابر ۳ رقم است، کافیست فقط رقمهای اول و دوم را بررسی کنیم؛ چرا که ابتدا شیفت به راست داده و سپس بیت باارزش را بررسی میکنیم، در نتیجه بیت باارزش رقم آخر همواره برابر صفر خواهد بود. به این منظور نخست رقمهای اول و دوم را سه واحد کم کرده و سپس با استفاده از یک مالتیپلکسر و براساس بیت باارزش رقم مورد نظر تصمیم میگیریم از کدام عدد (عدد اولیه یا عددی که سه واحد از آن کم شده است) استفاده کنیم. همانطور که در شکل ۳ دیده می شود، ورودی دوم این ماژول متمم دو عدد ۳ است و ورودی اول آن در یک اینستنس از ماژول بیتهای رقم اول و در دیگری بیتهای رقم دوم منهای سه خواهد ورد.

$\mathrm{MUX}_{-}\mathrm{B}$ ماژولهای $\mathrm{MUX}_{-}\mathrm{A}$ و MUX_{-}

همانطور که در بخش (ماژولهای SUB_A و SUB_B و SUB_A اشاره شد، نیاز داریم تصمیم بگیریم از بین رقم اولیه یا رقم منهای سه شده، یکی را انتخاب کنیم. این تصمیم براساس بیت باارزش آن رقم خواهد بود. وظیفه این ماژولها انجام همین کار است. برای آن از ماژولهای آماده ی پروتئوس استفاده شده است. ورودی و خروجیهای آنها را در شکل γ میتوان دید.

 \mathbf{REG} ماژول




شكل ۴: رابط ورودي و خروجي ماژول مالتي پلكسر

همانطور که دیده می شود به ورودی های آن بیت های رقم اولیه (p) و بیت های رقم منهای سه شده (p) ها) داده شده است. سلکتور آن نیز بیت باارزش رقم مورد نظر (در اینجا (p) قرار داده شده است. در اینستنس دیگر این ماژول، سلکتور بیت باارزش رقم دوم یعنی (p) قرار داده شده است. همچنین دقت کنید که از بیت های چهارم و هشتم استفاده شده، چرا که در مدار تفریق قبل از شیف دادن انجام و خروجی آن آماده شده است.

۴.۲ ماژول REG


آزمایشگاه معماری کامپیوتر

این ماژول وظیفهی نگهداری مقدار ورودی را دارد. در مراحل مختلف الگوریتم نیاز به شیفت دادن ورودی به سمت راست داریم که مقدار آن پس از انجام شیفت در این ماژول ذخیره می شود. همچنین این ماژول قابلیت بارگذاری موازی را نیز داراست، چرا که در ابتدای اجرای مدار نیاز داریم ورودی را در آن ذخیره کنیم. رابط این ماژول در شکل ۵ آمده است.



شكل ۵: رابط ورودى و خروجي ماژول شيفت دهنده

همانطور که در تصویر دیده می شود در ابتدا ورودی مدار یعنی سیگنالهای a_{11} ت a_{0} تا a_{11} خواهد بود که مقدار ورودی را در بارگذاری می شوند. خروجی آن در هر لحظه سیگنالهای a_{11} تا a_{0} خواهد بود که مقدار ورودی را در مراحل مختلف الگوریتم نشان می دهد. هم چنین ورودی های a_{11} در این ما ژول مقدار جدیدی هستند که قرار است در رجیسترها ذخیره شوند. این مقدار جدید از ۱۲ بیت تشکیل شده که ۴ بیت ابتدایی آن همان بیتهای باارزش ورودی هستند که یک واحد به سمت راست شیفت داده شده اند. چهار بیت دوم، سیگنالهای a_{11} تا a_{12} هستند که خروجی مالتی پلکسر a_{11} هستند. به همین ترتیب چهار بیت سوم، سیگنالهای a_{12} تا a_{13} هستند که خروجی مالتی پلکسر a_{11} هی باشند. (برای مشخص شدن این که این سیگنالها چه معنایی دارند به بخش (ما ژولهای a_{11} هی a_{12} هی مراجعه کنید.) طراحی داخلی این ما ژول را در شکل ۶ می توان مشاهده کرد.




شكل ۶: طراحي داخلي ماژول REG

همانطور که توضیح داده شد ورودیهای D به ورودی فلیپفلاپها متصل شده و سیگنال استارت فلیپفلاپها به مقدار ورودیهای P با استفاده از یک ترایاستیت بافر متصل شده است. این بافر زمانی فعال می شود که ورودی Load ماژول فعال باشد.

۵.۲ ماژولهای SHIFT_A و SHIFT_B


این ماژولها وظیفهی شیفت دادن به سمت راست خروجی را بر عهده دارند. ورودی و خروجیهای آنها در شکل زیر آمده است.



 $SHIFT_B$ و $SHIFT_A$ و $SHIFT_B$ و $SHIFT_B$


9.۲ ماژول Counter

وظیفه این ماژول شمارش تا عدد ۱۰ است. ورودی و خروجیهای آن را در شکل ۸ میتوان دید.



شکل ۸: رابط ورودی و خروجی ماژول شمارنده


همناطور که در تصویر دیده می شود، با آمدن سیگنال start این ما ژول شمارش خود را آغاز می کند و تا ۱۰ می شمارد و پس از اتمام شمارش سیگنال end را فعال می کند. طراحی داخلی این ما ژول را در شکل ۹ می توان مشاهده کرد.




شكل ٩: طراحي داخلي ماژول شمارنده

۳ تست مدار


به منظور تست و شبیه سازی مدار، عملکرد مدار روی ورودی های مختلف بررسی شده است. در شکل هایی که در ادامه آمده است می توان خروجی و کارکرد مدار را به ازای ورودی های مختلف مشاهده کرد.




شکل ۱۰: تست مدار بهازای ورودی ۹۹۹



شکل ۱۱: تست مدار بهازای ورودی ۹۰



شکل ۱۲: تست مدار بهازای ورودی ۱۴۸



شکل ۱۳: تست مدار بهازای ورودی ۱۱۱