به نام خدا



دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر

آزمایشگاه معماری کامپیوتر

آزمایش هفتم: استفاده از حافظه داده و دستورات پرش

اطلاعات تيم												
شماره دانشجویی	نام اعضا											
911.9409	متين داغياني											
9.1111.4	بردیا محمدی											
9111144	محمدجواد هزاره											

فهرست مطالب


٣									(مايش	هدف	١																			
۵																					،ار	مد	ی	ساز	اده	و پی	ئى	طوا-	ىل	مراح	†
۵															۔ار	ما	ئار	5	ا به	وع	ئىرو	و ش	از	ني	ورد	ی م	ها:	ىاژول	٩	١.٢	
۵											•	•	•	•		•					•					P	\mathbf{C}	ىاژول	٩	۲.۲	
۶											•					•			Ι	R	و	IN	1S'	$\mathrm{T}_{\scriptscriptstyle{-}}$	_N	Œ	M (ىاژول	٩	۳. ۲	
٧	•																								. 1	A L	U (ىاژول	٥	۴. ۲	
٨	•																				Ι)A	\mathbf{T}	$\mathbf{A}_{_}$	_N	Œ	M (ىاژول	٥	۵.۲	
٩	•															•										\mathbf{C}	U (ىاژول	٠	۶.۲	
11																												1	١	. 	•

فهرست تصاوير

٣	•		•	•	•							•	•				•	•		•	•	•			(يت		····	ام	اگر	دي	٢	لموك	٠		1
۴		•				•								•				•		٥٠	شا	ں ،	زي	سا	٥.	یاد	م پ	ست	ىيى	ی س	کل		ما	ن		۲
۵																				•	•									P	C	ول	ماژو	9		٣
۵												•					•			•	•			P	C	ل	ژو	ما	لی	اخ	ے د	حی	طرا.	,		۴
۶												•					•		IF	2	راه	نم	& 4	به	I	NS	T		M	El	V I	رل	ماژو	9		۵
۶												•					•			•	•			Ι	R	ل ,	ژو	ما	لی	اخ	ے د	حی	طرا.	,		۶
٧																				•									A	L	U	رل	ماژو	9		٧
٧												•					•			•	•	A	L	U	ن	خل	دا۔	ی	اح	طر	ت	براه	غيي	ذ		٨
٨												•					•			•	•				,	SF	۲ ر	رای	. بر	ىدار	م ر	حی	طرا.	,		٩
٩		•				•								•				•		•		•		Ι) /	Γ	Ά		M	Εl	V I	رل	ماژو	3	١	•
٩												•					I)	A ^r	Γ	٨_	_1	VI.	\mathbf{E}	M	ل	ژو	ما	لی	اخ	ے د	حی	طرا.	,	١	١
١.		•				•								•				•		•		•			•					\mathbf{C}	U	رل	ماژو	3	١	۲
١.		•				•								•				•		•		•		C	U	ل	ژو	ما	لی	اخ.	ے د	حح	طرا.	,	١	٣
١١						f	ib	O_	_n	na	cł	niı	ne	.b	in	ں ا	ىەي	ناه	بر	ل	ام	5	ی	نوا	اج	ز	ے ا	پسر	ر	مد	ت	عيد	وضه	9	١	۴

ا هدف آزمایش


در این آزمایش قصد داریم تا با اضافه کردن امکانات پرش و خواندن داده از حافظه، مدار طراحی شده در آزمایش شماره شش را تکمیل کرده و در نهایت به یک کامپیوتر ساده با معماری Harvardدست یابیم. به همین جهت در گام اول یک RAM با گنحایش ۳۲ بایت را به مدار اضافه می کنیم و در نتیجه امکان ذخیره مقادیر بینابینی را در این حافظه پیدا خواهیم کرد. هم چنین در ادامه امکان استفاده از دستورات پرش شرطی و غیر شرطی را فراهم خواهیم کرد. در شکل ۱ دیاگرام بلوکی مدار نهایی را مشاهده می کنید:



شكل ١: بلوك دياگرام سيسيتم

همان طور که در شکل مشخص است، یک حافظه داده با ظرفیت ۳۲ بایت اضافه شده است که امکان ذخیره و بازیابی داده ها را فراهم میکند. این حافظه از طریق سیگنالهای کنترلی Read و Write و کان ذخیره و بازیابی داده ها را فراهم میکند. این حافظه از طریق سیگنالهای کنترلی و امافه شدهاند که با واحد کنترل در ارتباط است. همچنین در قسمت جریان داده، رجیسترهای flag اضافه شدهاند که برای دستورات پرش شرطی مورد ارزیابی قرار میگیرند.

نمای کلی مدار پیادهسازی شده در شکل ۲ آمده است.




شکل ۲: نمای کلی سیستم پیاده سازی شده

۲ مراحل طراحی و پیادهسازی مدار

۱۰۲ ماژولهای مورد نیاز و شروع به کار مدار


همانطور که در شکل ۱ مشخص است، برای کنترل سیگنالهای کنترلی به واحد CU نیاز داریم. به علاوه با توجه به اضافه شدن دستورات پرش شرطی و غیر شرطی ماژول PC نسبت به آزمایش قبلی به روز شده است. هم چنین ماژول دیگری به نام $DATA_MEM$ نیز برای ذخیره و بازیابی دادهها در نظر گرفته شده است. در ادامه به بررسی دقیق تر هر ماژول خواهیم پرداخت.

۲۰۲ ماژول PC



شكل ٣: ماژول PC

برای پیاده سازی این ماژول از یک شمارنده بالا/پایین دودویی استفاده شده است که امکان لود موازی را نیز داراست ($\mathrm{Inst}[4..0]$ ، $\mathrm{pc_load}$). ورودی های آن سیگنال $\mathrm{Inst}[4..0]$ و Clk هستند که در شکل مشخص است. طراحی داخلی این ماژول را در شکل ۲ میتوان دید.




شكل ۴: طراحي داخلي ماژول PC

همانطور که در شکل دیده می شود، برای طراحی این مدار از یک شمارنده ی ۴بیتی (تراشه 4516) استفاده شده است. این تراشه قابلیت بارگذاری موازی را نیز داراست که به چهار ورودی آن، چهار بیت کم ارزش ورودی ماژول داده شده است. برای شمارش بیت پنج، همانطور که در شکل دیده می شود با تغیر بیت چهارم خروجی، بیت پنج کلاک خورده و تغییر می کند. برای ست کردن این بیت نیز مطابق شکل از ورودی های set و reset فلیپ فلاپ استفاده شده است. با 1 شدن سیگنال ورودی ارودی ورودی ورودی در خروجی بارگذاری شده و شمارش از آن عدد به بالا ادامه پیدا خواهد کرد.


۳۰۱ ماژول INST_MEM و IR

ماژول INST_MEM نسبت به آزمایش قبلی تغییری نکرده است. اما ماژول IR در این آزمایش به مدار اضافه شده که همان رجیستر شامل دستورالعمل است.



شكل ۵: ماژول INST_MEM به همراه IR


مدار داخلی این رجیستر عینا مشابه همان مدار داخلی رجیسترهایی است که در آزمایش پنجم برای رجیسترهای داخلی این ماشین از آن استفاده کرده بودیم که در شکل ۶ آمده است.



شكل 6: طراحي داخلي ماژول IR

۴.۲ ماژول ALU


بخش زیادی از این ماژول بدون تغییر از آزمایشهای قبلی است. اما تعدادی ورودی و خروجی به آن اضافه شده است.



شكل ٧: ماژول ALU


همانطور که در شکل ۷ دیده می شود، ورودی های load ، Enable و Din به ما ژول اضافه شده اند که به ترتیب امکان خاموش کردن ما ژول، بارگذاری در آن و داده ی ورودی به آن را به ما می دهند. با یک شدن سیگنال load مقادیر Din در رجیستر R_0 ذخیره خواهد شد. همچنان در دستورالعمل هایی که به واحد محاسبه نیازی نداریم، ورودی Enable این ما ژول 0 خواهد شد.

تغییرات طراحی داخلی این ماژول نخست شامل ورودی رجیستر \mathbf{R}_0 است که به صورت زیر خواهد بود.



شكل ٨: تغييرات طراحي داخلي ALU

همانطور که دیده می شود، ورودی این ما ژول براساس سیگنال load انتخاب می شود. همچنین برای بررسی پرشهای شرطی، به تعدادی flag نیاز داشتیم که این flagها براساس نتیجه ی عملیات واحد محاسبه مشخص می شوند. برای افزودن این امکان به سیستم، مدار زیر به ما ژول اضافه شده است.




شکل ۹: طراحی مدار برای SR

برای بررسی صفر بودن کافیست مشابه تصویر OR تمام بیتهای حاصل صفر باشد. برای بررسی برای بررسی overflow نیز از این واقعیت ده در و خروجی carry جمعکننده استفاده شده است. برای بررسی overflow نیز از این واقعیت استفاده شده که اگر دو عدد مثبت را با یکدیگر جمع زده و حاصل منفی باشد، آنگاه overflow رخ داده است. داده است. همچنین با مثبت شدن جمع یا تفرق تو عدد منفی با یکدیگر نیز overflow رخ داده است. از این توصیف همناطور که در تصویر دیده می شود برای تولید سیگنال overflow استفاده شده است. ماژول SR نیز یک رجیستر ۴ بیتی است که این flagها را در خود نگه می دارد.


۵.۲ ماژول DATA_MEM

این ماژول به مدار اضافه شده تا بتوان مقادیر بینابینی را در حافظهی سیستم ذخیره کرد و یا از آن این مقادیر را خواند. ورودیها و خروجیهای آن در شکل ۱۰ آمده است.



شكل ۱۰: ماژول DATA_MEM

در طراحی داخلی این ماژول از تراشه ی 6116 استفاده شده که یک RAM شامل ۳۲ بایت می شود. این تراشه هم قابلیت خواندن و هم قابلیت نوشتن را داراست. برای این منظور با استفاده از ترای استیت بافر داده ی ورودی را به تراشه داده یا داده ی خروجی آن را می خوانیم. طراحی مذکور در شکل ۱۱ آمده است.




شكل ۱۱: طراحي داخلي ماژول DATA_MEM

۶.۲ ماژول CU

این ماژول همانطور که از نامش پیداست، وظیفه ی کنترل مدار را بر عهده دارد. به طور کلی سیگنالهای مربوط به فعال شدن واحد محاسبه، خواندن یا نوشتن روی حافظه را تولید میکند. ورودی ها و خروجی های آن در شکل ۱۲ آمده است.

شكل ۱۲: ماژول CU

برای ساخت سیگنال pc_load از یک مالتی پلکسر ۴ به ۱ استفاده شده که براساس دستور ورودی و محتویات رجیستر SR، تصمیم میگیرد که سیگنال مورد نظر باید ۱ باشد یا ۰. فلیپفلاپ استفاده شده نیز به این منظور است که پس از یک شدن سیگنال pc_load نهایتا در نیمکلاک بعد باید این سیگنال را خاموش کنیم تا در کلاک بعدی که دستورالعمل بعدی میآید، این دستورالعمل در PC بارگذاری نشود.




شكل ۱۳: طراحي داخلي ماژول CU

ساخت سیگنالهای alu_load ، mem_write و alu_load نیز به راحتی از روی بیتهای دستورالعمل انجام شده است.

۳ تست مدار

مطابق دستورالعمل، به منظور تست مدار مجموع ۱۰ جمله ی اول دنباله ی فیبوناچی محاسبه شده است. کد ماشین و کد دستوری این برنامه به ترتیب در فایلهای fibo_machine.txt و fibo_code.txt همراه فایل گزارش آمده است. خروجی سیستم پس از اجرای کامل این برنامه را نیز در شکل می توان مشاهده کرد.



شکل ۱۴: وضعیت مدار پس از اجرای کامل برنامهی fibo_machine.bin

در این برنامه رجیستر R_2 جمع مورد نظر را نگهداری میکرده است که در انتها برابر = R_2 جمع مورد نظر را نگهداری میکرده است که در انتها برابر = R_2 است.