# به نام خدا



دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر

# آزمایشگاه طراحی سیستمهای دیجیتال

آزمایش سوم: طراحی مقایسه کننده باینری به صورت ترکیبی و ترتیبی

محمدجواد هزاره، یاسین موسوی

## فهرست مطالب

۲																												4	مقدما	1
۲		•				•			•	•	•	•							•		•	•	•	ں	یشر	زما	ح آ	شر	1.1	
٣																											بی	رکی	مدار ن	۲
٣				•																	•			ی	بري	کار	بط	راي	١.٢	
٣																									,	کار	۔ عوہ	نح	۲.۲	
٣	•	•	•		•	•	•	•	•	•	•	•	•					•	•	•	•	•	•	•	ن	ازي	يەس	شب	٣. ٢	
۴																											بی	نرتيا	مدار ن	٣
۴																								ی	بري	کار	بط	راب	١.٣	
۴		•									•				•										,	کار	۔ عوہ ً	نح	۲.۳	
۴																									,	ا: ہ	. امس		4 4	

### ۱ مقدمه

## ۱.۱ شرح آزمایش

در این آزمایش هدف طراحی یک مقایسه کننده باینری هم به صورت ترکیبی و هم به صورت ترتیبی است. طراجی با استفاده از زبان verilog و به شکل توصیف جریان داده صورت گرفته است.

## ۲ مدار ترکیبی

### ۱۰۲ رابط کاربری

رابط کاربری مدار ترکیبی بسیار ساده بوده و شامل دو ورودی چهار بیتی A و B می شود. خروجی مدار نیز سه سیگنال gt ، eq و gt ، eq را در بر می گیرد که فعال خواهند بود اگر به ترتیب ورودی gt ، gt ، gt ، gt ، gt باشد. برابر باشند، یا ورودی gt بزرگتر از ورودی gt باشد.

```
module FourBit_Comparator (
    input [3:0] A,
    input [3:0] B,
    output eq,
    output gt,
    output lt
);
```

شکل ۱: رابط کاربری مدار ترکیبی

#### ۲.۲ نحوه کار

برای پیادهسازی مدار، از واحد مقایسه کننده یک بیتی استفاده شده و چهار عدد از این مقایسه کننده ها پشتسر یکدیگر استفاده شده اند. به این صورت که اول بیت های با ارزش بالاتر مقایسه می شوند و سپس به سراغ بیتهای با ارزش کمتر رفته و نتیجه مقایسه بیتهای قبلی را با خود به این مرحله می آوریم. این مقایسه کننده یک بیتی به این صورت رفتار می کند که علاوه بر دو ورودی ای که برای بیتهای مقایسه شونده می گیرد، سه ورودی دیگر نیز می گیرد که نتیجه مقایسه بیتهای با ارزش بالاتر دو عدد اصلی هستند. خروجی آن نیز سه سیگنال gt ،eq و gt هستند که نتیجه مقایسه اعداد مدنظر با احتساب یک بیت جدید می باشند.

#### ۳.۲ شبیهسازی

نتیجه شبیهسازی مدار مورد نظر در شکل ۲ آورده شده است.

```
# A:0000 , B:0000 , result: {eq:1, gt:0, lt:0}
# A:1000 , B:0010 , result: {eq:0, gt:1, lt:0}
# A:0100 , B:0101 , result: {eq:0, gt:0, lt:1}
# A:0001 , B:0100 , result: {eq:0, gt:0, lt:1}
# A:0101 , B:0101 , result: {eq:1, gt:0, lt:0}
```

شكل ٢: نتيجه شبيهسازي مدار تركيبي

## ۳ مدار ترتیبی

## ۱.۳ رابط کاربری

رابط کاربری مدار ترتیبی دو ورودی تک بیتی a و b که بیتهای عدد ورودی میباشند و همچنین ورودی های clk و clk و clk و clk و clk بیت مقایسه تا بیت حال حاضر را نشان می دهند.

```
module Comparator_Seq (
    input a,
    input b,
    input reset,
    input clk,
    output eq,
    output gt,
    output lt
);
```

شکل ۳: رابط کاربری مدار ترتیبی

#### ۲.۳ نحوه کار

نحوه کار این مدار برخلاف مدار ترکیبی، به این صورت است که نخست بیتهای با ارزش پایین بررسی می شوند و نتیحه در یک فلیپفلاپ ذخیره شده و هنگام بررسی بیتهای با ارزش بالاتر از این نتیجه استفاده می شود.

### ۳.۳ شبیهسازی

نتیجه شبیه سازی این مدار نیز در شکل ۴ آورده شده است.

```
# a:x ,b:x, result: {eq:x, gt:x, lt:x}
# a:0 ,b:0, result: {eq:1, gt:0, lt:0}
# a:1 ,b:0, result: {eq:0, gt:1, lt:0}
# a:1 ,b:1, result: {eq:0, gt:1, lt:0}
# a:0 ,b:1, result: {eq:0, gt:0, lt:1}
```

شکل ۴: نتیجه شبیهسازی مدار ترتیبی