# به نام خدا



دانشگاه صنعتی شریف دانشکده مهندسی کامپیوتر

# آزمایشگاه طراحی سیستمهای دیجیتال

آزمایش سوم: طراحی مقایسه کننده باینری به صورت ترکیبی و ترتیبی

محمدجواد هزاره، یاسین موسوی

# فهرست مطالب

۲																												4	مقدما	1
۲		•				•			•	•	•	•							•		•	•	•	ں	یشر	زما	ح آ	شر	1.1	
٣																											بی	رکی	مدار ن	۲
٣				•																	•			ی	بري	کار	بط	راي	١.٢	
٣																									,	کار	۔ عوہ	نح	۲.۲	
٣	•	•	•		•	•	•	•	•	•	•	•	•					•	•	•	•	•	•	•	ن	ازي	يەس	شب	٣. ٢	
۴																											بی	نرتيا	مدار ن	٣
۴																								ی	بري	کار	بط	راب	١.٣	
۴		•									•				•										,	کار	۔ عوہ ً	نح	۲.۳	
۴																									,	ا: ہ	. امس		4 4	

### ۱ مقدمه

## ۱.۱ شرح آزمایش

در این آزمایش هدف طراجی یک مقایسه کننده باینری هم به صورت ترکیبی و هم به صورت ترتیبی است. طراجی با استفاده از زبان verilog و به شکل توصیف جریان داده صورت گرفته است.

## ۲ مدار ترکیبی

### ۱۰۲ رابط کاربری

رابط کاربری مدار ترکیبی بسیار ساده بوده و شامل دو ورودی چهار بیتی A و B می شود. خروجی مدار نیز سه سیگنال gt ، eq و gt ، eq را در بر می گیرد که فعال خواهند بود اگر به ترتیب ورودی gt ، gt ، gt ، gt ، gt باشد. برابر باشند، یا ورودی gt بزرگتر از ورودی gt باشد و یا ورودی gt باشد.

```
module FourBit_Comparator (
   input [3:0] A,
   input [3:0] B,
   output eq,
   output gt,
   output lt
);
```

شکل ۱: رابط کاربری مدار ترکیبی

#### ۲.۲ نحوه کار

برای پیادهسازی مدار نیز از واحد مقایسه کننده یک بیتی استفاده شده و چهار عدد از این مقایسه کننده ها پشت سر یکدیگر استفاده شده اند.

#### ۳۰۲ شبیهسازی

۳ مدار ترتیبی

۱۰۳ رابط کاربری

۲.۳ نحوه کار

۳.۳ شبیهسازی