Mācību priekšmeta nosaukums: "Ciparu iekārtas un sistēmas".

Studiju programma: Elektronika un Telekomunikācijas.

Studiju veids: Akadēmiskā programma

Studiju līmenis: Bakalaura.

Studiju virziens: Elektronika. Telekomunikāciju un datoru tīkli.

Mācību priekšmeta apjoms: 3KP.

Sadalījums pa nodarbību veidiem:

lekcijas – 32 st., laboratorijas darbi – 16 st.

Lekciju kursa un konspekta veidotāji:

Doc. M. Usanovs

A.Mencis

Mācību priekšmeta uzdevumi.

Šī priekšmeta uzdevumi bakalaura studiju programmā – balstoties uz studiju programmā iepriekšējos priekšmetos iegūtajām zināšanām un iemaņām sniegt sekojošas zināšanas:

par plašāk izmantotu impulssignālu formām un parametriem; par impulsveida signālu iedarbības analīzi uz lineārām ķēdēm; par ciparu slēdžiem un signālu ierobežotājiem, to darbības principiem un pielietojumu; par loģisko elementu vispārējiem parametriem, to bāzes elementu uzbūve un darbība dažādās loģisko elementu sistēmās; par taisnstūra un zāģveida formas impulsu ģeneratoru uzbūves un darbības principiem; par analogu signālu komparatoriem un taimeriem, to uzbūvi un darbību; par ciparu analogajiem un analogu ciparu pārveidotājiem; par optoelektroniskajiem elementiem un mezgliem; par datora inerfeisu un atmiņas organizāciju.

Beidzot priekšmeta studijas studentam jāprot:

- ar elementārspriegumu un superpozīcijas metodes palīdzību analizēt impulssignālu iedarbi uz lineārām ķēdēm;
- slēdžu un ierobežotāju izvēle noteiktai ciparu iekārtai;
- loģisko elementu sistēmas un sērijas pamatotu izvēli noteikto loģiskās struktūras sintēzei;
- atkarība no ģenerējamā signāla parametriem un ģenerācijas principa ģeneratora uzbūves struktūras pamatota izvēle;
- ciparu analogo pārveidotāju, analogu ciparu pārveidotāju un taimeru tipa izvēle konkrētu ciparu signālu apstrādes sistēmas uzbūvē;
- optoelektronikas elementu un mezglu pielietojamības priekšrocības un to izvēle; eksperimentāli pārbaudīt parametrus un darbības algoritmus

Mācību grāmatas, izmantojamās un ieteiktās literatūras saraksts:

- J. Greivulis, I. Rankis. lekartu vadības elektroniskie elementi un mezgli. Rīga, "Avots". 288 lpp.
- A.Klūga Ciparu elektronika un datoru athitektūra.RTU, 186 lpp.
- A.Klūga Mikroprocesori un mikroprocesoru sistēmas. RTU, 152
- lpp.
- M. Predko. Digital Elektronics Guidebook. New-York, "Mc Graw-Hill", 2002. 530 lpp.
- D. C. Green. Digital Electronics. Edinburg, "Longman", 1999. 398 p.
- Опадчий Н., Глудкин О., Гуров А. Аналоговая и цифровая электроника. Москва, «Горячая Линия–Телеком», 1999, 768 стр.
- Угрюмов Е. Цифровая схемотехника. Санкт-Петербург, «Cbhv», 2004, 800 стр.
- R. Tokheim "Digital Electronics Second Edition", McGraw-Hill, Inc., New York, USA, 1984
- (Krievu valodā R. Tokheim "Digital Electronics Second Edition", McGraw-Hill, Inc., New York, USA, 1988.g.)
- Lekciju konspekts un laboratorijas darbu apraksti ORTUS vidē

- 1. levads 1 lekc.st.
- Priekšmeta nozīme apmācības programmā. Impulsveida signālu galvenās formas. Atsevišķa impulsa un periodiskas impulsu virknes parametri. Parametru noteikšana reāliem impulsiem.
- 2. Elementārsignāli, impulssignālu analīze un sintēze 1 lekc.st.
- Elementarspriegumu veidi un analītiskās izteiksmes. Impulssignālu analīze un sintēze ar elementārspriegumiem. Superpozīcijas princips.
- 3. Impulssignālu diferencēšana un integrēšana 2 lekc.st.
- Impulssignālu pārveidošana ar diferencējošu RC-ķēdi, darbības analītiskās izteiksmes un fizikālā interpretācija, elementu optimizācija ievērojot parazītiskos faktorus. Impulssignālu pārveidošana ar integrējošu RC-ķēdi, darbības analītiskās izteiksmes un fizikālā interpretācija, elementu optimizācija ievērojot ķēdes darbības pretrunu.

- 4. Elektroniskie ciparu slēdži 3 lekc.st.
- Šo slēdžu uzdevums. Kopemitera bipolārā tranzistora piesātinātais ciparu slēdzis, tā shēma, darbības princips, parametri statiskā režīmā, pārējas procesi un to laika diagrammas, slēdžu ātrdarbības palielināšanas metodes. Kopkolektora slēdzis shēma un darbības īpatnības. Unipolāro MDP-struktūru tranzistoru slēdži ar dažāda tipa slodzēm.
- 5. lerobežotāji 2 lekc.st.
- Ierobežotāju uzdevums un pārejas raksturlīknes. Virknes un paralēlie ierobežotāji no augšas, apakšas un abām pusēm. Shēmas, to darbības princips un laika diagrammas. Kopemitera bipolārā tranzistora ierobežotājs shēma, ierobežošanas režīmi un darbības laika diagrammas.
- 6. Integrālo loģisko shēmu vispārējie parametri 1 lekc.st.
- Loģisko shēmu vispārējie parametri, to definīcijas un fizikālā interpretācija. Trigeru pārslēgšanas aizture.

- 7. Loģisko shēmu uzbūves struktūras 3 lekc.st.
- TTLŠ. ESL. I<sup>2</sup>L. MDP un KMDP loģisko elementu struktūras bāzes un tipveida shēmas, to darbības principi un raksturojošie parametri. Tipveida shēmu modifikācijas brīvā kolektora un emitera, palielinātas izejas jaudas, trīsstabilu izejas stāvokļu shēmas, ieeju paplašinātāji, buferu pastiprinātāji u.c. to darbība un nosacītie grafiskie apzīmējumi.
- 8. Taisnstūra impulsu ģeneratori 1 lekc.st.
- Palaižamais un pašsvārstību multivibratori loģisko elementu un operāciju pastiprinātāja bāzes shēmas, to darbības princips, laika diagrammas un ģenerējamo signālu parametru atkarība no shēmas elementiem.
- 9. Zāģspriegums un tā ģenerēšana 4 lekc.st.
- Zāģsprieguma pielietojums un vispārējie parametri. Zāģsprieuma ģenerācijas vispārējie principi. Zāģsprieguma ģeneratori ar eksponentas sākumdaļas izmantošanu un strāvas stabilizatori shēmas, to darbības princips un laika diagrammas, ģenerējamā signāla atkarība no shēmas parametriem. Zāģsprieguma ģeneratoru ar kompensējošu EDS uzbūves vispārējās struktūras, līdzsaites un pretsaites ģeneratoru shēmas, to darbības princips un laika diagrammas, ģenerējamo signālu atkarība no shēmas parametriem.

- 10. Analogu signālu komparatori 1 lekc.st.
- Analogu signālu komparatoru pielietojums un vispārējie parametri.
  Virknes, paralēlā un virknes-paralēlā tipa komporatori bipolāro un unipolāro tranzistoru bāzēs, to darbības princips. Analogu signālu komparatoru uzdevums, asinhrona un sinhrona tipa komparatori, to uzbūves struktūra un darbības princips.
- 11. Ciparu analogie pārveidotāji (CAP) 2 lekc.st.
- CAP uzdevums. Rezistīvās sprieguma un strāvas matricas, to uzbūve, darbība un pieslēgšana operāciju pastiprinātājam. Ciparu koda un izejas sprieguma saistība, pārvades raksturlīkne. Divos un četros kvadrantos reizinošu CAP uzbūves principi. CAP vispārējie parametri.
- 12. Analogie ciparu pārveidotāji (ACP) 1 lekc.st.
- ACP uzdevums un pārvades raksturlīkne. Izsverošo pa kārtām, izvērsošo, sekojošo un paralēlas darbības ACP struktūras un darbības princips. ACP vispārējie parametri.

- 13. Taimeri 2 lekc.st.
- Taimeru pielietojums un klasifikācija. Taimera vienkāršotā struktūra un tās darbības princips. Tipveida vienktaktu taimera elektriskā shēma un tās darbība palaižamā un pašsvārstību režīmos, darbības laika diagrammas, ģenerējamo signālu parametri un to izmaiņas iespējas. Daudztaktu taimeru struktūra.
- 14. Optoelektroniskie elementi un mezgli 4 lekc.st.
- Jēdziens par optronu un tā darbības principu. Optoelektronisko ierīču klasifikācija, pielietojuma priekšrocības un trūkumi. Optrona vispārējā struktūra. Optopāru iedalījums un galvenie parametri. Fotorezistoru, fotodiožu un fototranzistoru (bipolāro un unipolāro) optopāru uzbūves un darbības principi. Izstarotāju darbības režīmi. Optoelektroniskie loģiskie elementi.
- 15. Datoru atmiņas uzbūve un organizācija –2 lekc.st.
- Statiska tipa operatīvā atmiņa tipveida elementu uzbūves shēmas bipolāro un unipolāro tranzistoru bāzēs un to darbības princips. Dinamiska tipa operatīvās atmiņa tipveida elementu uzbūves shēmas un to darbības princips, informācijas reģenerācija. Operatīvo atmiņu vispārējā uzbūves struktūra, vadības signāli un atmiņas moduļu saslēgšanas principi kopēja tilpuma un šūnu tilpuma palielināšanai. Pastāvīga atmiņa uzbūves struktūras no adresācijas viedokļa un to darbības principi, saišu elementus veidojošās komponentes dažādos pastāvīgo atmiņu tipos. Reprogrammējamās pastāvīgās atmiņas un to saišu veidojošās komponentes. Kešatmiņas uzbūves un darbības princips. Atmiņu moduļu nosacītie grafiskie apzīmējumi.


- 16. Datora interfeiss 1 lekc.st.
- Iekšējais un ārējais interfeiss un to uzdevumi. Divvirzienu maģistrāļu organizācija. Ārējais interfeiss starpmoduļu saišu tipi un klases, sinhrona un asinhrona informācijas apmaiņa, informācijas apmaiņa ar programmas pārtraukumu, pārtraukuma ar aptauju un vektoriālā pārtraukuma organizācija, prioritāro pārtraukumu kontrolieris un tā uzdevumi. Tiešas piekļuves atmiņu kanāls, tā organizācija un kontrolieris.
- 17. Procesora sistēmas tipveida moduļi 1 lekc.st.
- Procesoru komplektu tipveida moduļi maģistrāļu buferreģistri un draiveri, takts ģeneratori, prioritāro pārtraukumu un tiešas piekļuves atmiņai kontrolieri, virknes un paralēlais interfeisi, taimeri un maģistrāļu arbitri to funkcionālās iespējas.

#### Laboratorijas darbu saturs:

- 1. Elektroniskie slēdži 4 st.
- Darba izpildes gaitā tiek pētīti bipolāro tranzistoru slēdžu darbība statiskā un dinamiskā režīmos, to komutācijas frekvences palielināšanas metodes, mērīti parametri un uzņemtas to darbības sprieguma laika diagrammas.
- 2. lerobežotāji 4 st.
- Darba izpildes gaitā tiek pētīti vienpusēji un divpusēji diožu un bipolāro tranzistoru ierobežotāji, uzņemtas to darbības sprieguma laika diagrammas un mērīti to parametri atkarībā no shēmas elementiem.
- 3. Zāģveida sprieguma ģeneratori (ZSG) 4 st.
- Darba izpildes gaitā tiek pētīti dažādas uzbūves struktūrās ZSĢ, uzņemtas to darbības spriegumu laika diagrammas un mērīti izejas sprieguma parametru atkarība no shēmas elementu lieluma.
- 4. Rezistīvā matrica R-2R un analogais-ciparu pārveidotājs 4 st.
- Darba izpildes gaitā tiek pētīta: a) 4-kārtu rezistīvās R-2R matricas darbības princips un izmantošanas iespējas ciparu analogajos pārveidotājos, b) 4-kārtu analogā ciparu pārveidotāja darbības princips, kura uzbūves pamatā ir rezistīvā R-2R matrica.


## Elektriskie impulsi un to parametri

Elektrisks impulss ir signāls, kas atšķiras no nulles vai kādas citas konstantas vērtības īsā laika intervālā, intervālā, kas ir vienas kārtas lielums ar pārejas procesa ilgumu sistēmā, uz kuru šis signāls iedarbojas.



## Elektriskie impulsi un to parametri

Biežāk sastopamās idealizētās impulsu formas



# Elektriskie impulsi un to paramet

## Atsevišķa impulsa parametri

U<sub>m</sub>—sprieguma max vērtība, jeb impulsa augstums


△U — virsmas nevienmērība

t<sub>1</sub>-- t<sub>0</sub> kāpuma ilgums

t<sub>2</sub>—t<sub>1</sub> virsmas ilgums

t₃—t₂ krituma ilgums

t<sub>3</sub>−t<sub>0</sub> impulsa ilgums



## Elektriskie impulsi un to parametri

#### Periodisku impulsu virknes parametri

Periodisku impulsu virkne vienādas formas un vienādu parametru impulsi seko viens aiz otra pēc konstantiem laika sprīžiem, ko sauc par impulsu sekošanas periodu T.

$$U(t) \qquad T \qquad \qquad t_i \qquad t_i \qquad T$$

$$f = \frac{1}{T} \text{ impulsu sekošanas} \qquad \lambda = \frac{1}{Q} = \frac{t_i}{T} \text{ koeficients}$$
 frekvence (Hz)

$$Q = \frac{T}{t_i}$$
 impulsu samērs

# Impulsu signālu iedarbība uz lineārām elektriskām ķēdēm

Lineārās ķēdes veido ar R, L, C elementiem, kuri darbojas lineārā režīmā.

## Superpozīcijas princips

 $\vec{E} = \vec{E}_1 + \vec{E}_2$ 

Definīcija: Nosaka, ka vairāku uz aplūkojamo lineāro sistēmu vienlaikus darbojošos faktoru rezultāts ir vienāds ar šo faktoru atsevišķi izraisīto rezultātu algebrisko summu. Izmanto elektrotehnikā, svārstību fizikā, elastības

teorijā, kvantu mehānikā u. c.

Vairāku avotu radītais elektriskais lauks jebkurā telpas punktā ir atsevišķu avotu lauku summa, tas nozīmē, ka elektriskie lauki pārklājas viens otru neietekmējot.

Matemātiskās metodes, kuras izmanto signālu iedarbības uz lineārām ķēdēm analīzē:


- Klasiskā diferenciālo vienādojumu risinājumu metode
- Operatoru metode
- Diameļa integrāļa pielietojums

Elementārspriegumu metode

Ir trīs pamata elementārspriegumi:


1) Lēcienveidīgs

$$U(t)=U_a$$
, pie  $t \ge t_0$ 



2) Lineāri mainīgs

$$U(t)=\alpha t$$
, pie  $t \ge t_0$ 




Elementārspriegumu metode

3. eksponenciāli mainīgs spriegums

$$U(t) = U_a(1-e^{-\frac{\iota}{\tau}}), \text{ kur}$$

τ – laika konstante




Visiem elementārspriegumiem ir kopīga pazīme — tie sākas konkrētā laika momentā  $(t_0)$  un turpinās bezgalīgi ilgi  $(t = \infty)$ .

#### Pielikums:

## Eksponenciāla procesa reālais ilgums?

Aprēkīnāt, cik liels laiks t<sub>i</sub> vajadzīgs, lai eksponenta pieaugtu līdz 90% no max. vērtības?



## Pielikuma turpinājums:


pieņemot  $U_a=1(V)$  vienkāršības dēļ, iegūstam

0,9=
$$(1-e^{-\frac{t_i}{\tau}})$$
 vai  $0,1=e^{-\frac{t_i}{\tau}}=\frac{1}{e^{\frac{t}{\tau}}}$ , jeb $\frac{t_i}{\tau}=\ln 10$ ,


aprēkīnot logaritmu iegūstam  $t_i \approx 2.3\tau$ 


Pie citiem precizitātes kritērijiem, piemēram 95% vai 99% iegūsim citas  $t_i$  vērtības. Praktiski uzskata, ka eksponentas izmaiņas ilgums ir  $(2 \div 5)\tau$ . Iegūtie rezultāti pilnīgi attiecas arī uz krītošām eksponentēm.

Kā ar elementārspriegumu palīdzību var sintezēt un analizēt elektriskos impulsus? Zemāk doti divi piemēri, kā ar elementārspriegumu palīdzību var modelēt taisnstūrveida impulsus, proti, tos veidojot kā noteiktu noteiktu elementārspriegumu summu (jeb superpoziciju).



Apskatīsim kā lēcienveidīgs elementārspriegums iedarbojas uz RC ķēdi





 $U_{ie(t)} = U_{C(t)} + U_{R(t)}$  Apzīmējot ieejas lēcienveidīgā sprieguma vērtību ar  $U_a$  dabūsim:

$$U_a = \frac{1}{C} \int i(t)dt + i(t) \cdot R$$
 Izmantojot operatoru metodi, iegūstam:  $\frac{U_a}{p} = \frac{i(p)}{p \cdot C} + i(p) \cdot R$ 

Turpmāk lietosim attēla apzīmējumu ar garumzīmi i(p)=ī


$$\frac{U_a}{p} = \overline{I}(\frac{1}{p \cdot C} + R); \quad \overline{I} = \frac{U_a}{p(\frac{1}{p \cdot C} + R)} = \frac{U_a}{(\frac{1}{C} + p \cdot R)} = \frac{U_a}{R} \cdot \frac{1}{p + \frac{1}{RC}} \quad \text{Apzīmēsim } \tau = RC,$$

pārejot no attēliem uz orģināliem, pēc tabulām iegūstam:  $i(t) = \frac{U_a}{R} \cdot e^{-\frac{t}{\tau}}$ 


$$U_{R(t)} = i(t) \cdot R = U_a e^{-\frac{t}{\tau}} \qquad U_{C(t)} = U_{ie(t)} - U_{R(t)} = U_a (1 - e^{-\frac{t}{\tau}})$$

= 
$$U_a e^{-\frac{t}{\tau}}$$
  $U_{C(t)} = U_{ie(t)} - U_{R(t)} = U_a (1 - e^{-\frac{t}{\tau}})$ 

Lēcienveidīga elementārsprieguma iedarbība uz RC ķēdi



Apskatīsim kā uz RC ķēdi iedarbojas lineāri mainīgs spriegums




$$U_{ie}(t)=\alpha t=U_R+U_c=i(t)R+\frac{1}{C}\int i(t)dt$$
  
Pēc operatoru metodes:

$$\frac{\alpha}{p^2} = \overline{I}R + \frac{\overline{I}_{erakstie}}{pC} = \overline{I}(R + \frac{\overline{I}_{erakstie}}{pC})^{umu} \stackrel{\text{seit}}{=} No \stackrel{\text{sejienes}}{=} No \stackrel{\text{sejiene$$

$$\bar{I} = \frac{\alpha}{p^2(R + \frac{1}{pC})} = \frac{\alpha}{p(pR + \frac{1}{c})} = \frac{\alpha}{R} \cdot \frac{1}{p(p + \frac{1}{RC})}$$


Pārejot no attēliem uz orģināliem iegūstam:

$$i(t) = \frac{\alpha RC}{R} (1 - e^{-\frac{t}{RC}}) = \alpha C (1 - e^{-\frac{t}{\tau}})$$




$$U_R(t) = \mathrm{i} \mathrm{R} = \alpha R C (1 - e^{-\frac{t}{\tau}}) \qquad \qquad U_C(t) = U_{ie} - U_R = \alpha t - \alpha \tau (1 - e^{-\frac{t}{\tau}})$$
 
$$\mathrm{Pie} \ \mathrm{t} > (2 \div 5)\tau \qquad \mathrm{U}_R(t) \approx \alpha \tau \qquad \mathrm{U}_C(t) \approx \alpha (t - \tau)$$


Dabūtie rezultāti atspoguļoti zīmējumā:



Kas ir raksturīgs šādam signālam?  $U_c$  eksponenciāli pieaugs un turpinās pieaugt paralēli  $U_{ie}$  ar pastāvīgu attālumu  $\tau$  starp tiem. Savukārt,  $U_R$  pieaugs līdz  $U_{max} \approx \alpha \tau$  un turpmāk nemainās.

Kā uz RC ķēdi iedarbojas taisnstūra veida impulss?







levērojot superpozīcijas principu, mēs ieejas signālu sadalām divos elementārsignālos, un analizējot katra elementārsignāla iedarbību uz RC ķēdi, pēc tam iegūtos rezultātus summējam.

Kā uz RC ķēdi iedarbojas trapecveida spriegums?

Ņemam palīgā lineāri mainīgus elementārspriegumus un superpozicijas principu.






# RC ķēdes praktiskais pielietojums

RC ķēdes tiek lietotas ļoti dažādos nolūkos: impulsu ilguma saīsināšanai vai paplašināšanai, kā sadales elementi starp pakāpēm vai iekārtām, kā arī lai realizētu dažādu signālu tuvinātu integrēšanu un diferencēšanu.

Aplūkosim daļu no minētajām pielietojuma iespējām.

#### Impulsu ilguma saīsināšana

Lai izmantotu RC ķēdi impulsu ilguma saīsināšanai izejas signāls jānoņem no rezistora. Slēgums parādīts attēlā. Ķēdes darbība ir atkarīga no rezistora (R) un kapacitātes (C) nomināliem. Šajā gadījumā laika konstantei jābūt pietiekoši nelielai.  $\tau = RC$   $\rightarrow$  konstantes vērtību ierobežo parazītiskie elementi  $R_i$  un  $C_i$ .



## RC ķēdes praktiskais pielietojums

#### RC atdalošā ķēde

Tādā pašā slēgumā šo ķēdi mēs varam izmantot arī kā sadalīšanas ķēdi, bet tādā gadījumā laika konstantei jābūt pietiekami lielai.  $\tau = RC \rightarrow max$ 


Tādā gadījumā izejas signāls pēc formas atkārto ieejas signālu un nodrošina ķēdes vai iekārtas atdalīšanu pēc līdzstrāvas.

#### Impulsu ilgumu paplašinošā ķēde

Lai izmantotu RC ķēdi impulsu ilguma paplašināšanai izejas signāls jānoņem no kondensatora. Slēgums parādīts attēlā.

Laika konstanti šajā gadījumā jāņem pietiekoši lielu.  $\tau \gg t_{ie}$ 

$$\begin{aligned} &U_{\text{izeja}}(t) = U_{\text{C}}(t) = U_{\text{a}} \left( 1 - e^{-\frac{t}{\tau}} \right) \\ &\approx U_{\text{a}} \left( 1 - 1 + \frac{t}{\tau} + \cdots \right) \approx U_{\text{a}} \frac{t}{\tau} \end{aligned}$$



No zīmējuma ir redzams, ka izejas signālu ilgums būs lielāks par ieejas signālu ilgumu. Izejas signāls paplašinās tāpēc, ka pēc ieejas signāla beigām izejā būs signāls, līdz beidzas kondensatora izlāde.

## Diferencējošas RC un RL ķēdes

Praksē parasti lieto RC ķēdes, RL neizmanto, jo induktīva ķēde ir daudz dārgāka un masīvāka par RC un induktīvai ķēdei daudz stiprāk ir izteikti parazītiskie parametri.

RL ķēdei ir šādi parazītiskie parametri: a)Spoles vadu aktīvā pretestība

b)starpvijumu kapacitāte

RC ķēdei piemīt šādi parazītiskie parametri:

- a) Dielektriķa noplūdes pretestība
- b)kondensatora izvadu parazītiskā induktivitāte (desmiti vai simti pH)

## Diferencējošās RC ķēdes aprēkīni

- 1) Ideālas diferencējošas ķēdes vienādojums  $U_{iz}(t)=k\frac{dU_{ie}(t)}{dt}$ , kur «k» ir proporcionalitātes koeficients.
- 2) Vai operatoru formā  $\bar{U}_{iz}$  =  $k\bar{U}_{ie}\cdot p$  kur $\frac{d}{dt}$   $\to$  p, transformācijas mainīgais.
- 3) No shēmas pēc Kirhofa likuma


$$\begin{split} &U_{iz}(t) = U_R(t) = i(t)R = U_{ie}(t) - U_C(t) = U_{ie}(t) - (U_{c(0)} + \frac{1}{C}\int i(t)dt) \\ &\text{Sākuma spriegums } U_{C(0)} \text{ uz kondensatora diferenciālai ķēdei ir vienāds ar nulli,} \end{split}$$

varam rakstīt, ka

4) 
$$U_{iz}(t) = U_{ie}(t) - \frac{1}{C} \int i(t)dt = U_{ie}(t) - \frac{1}{C} \int \frac{U_{iz}(t)}{R} dt$$

- 5) Operatoru formā  $\bar{\mathrm{U}}_{\mathrm{iz}} = \bar{\mathrm{U}}_{\mathrm{ie}} \frac{\bar{\mathrm{U}}_{\mathrm{IZ}}}{\mathrm{pRC}}$
- 6)No šejienes  $\bar{U}_{iz}(1 + pRC) = \bar{U}_{ie}pRC$

7) 
$$\bar{U}_{iz} = \bar{U}_{ie} \frac{pRC}{1+pRC} = \bar{U}_{ie} \frac{p}{p+\frac{1}{RC}}$$



Salīdzinot 2 un 7 izteiksmes, redzam, ka tās atšķiras viena no otras, bet ja ievēro nevienlīdzību p $\ll \frac{1}{RC}$ , tad varam 7. izteiksmi pārrakstīt šādā formā:

 $\bar{\bf U}_{iz}\approx RC\bar{\bf U}_{ie}p$  , kas sakrīt ar 2. izteiksmi, kur proporcionalitātes koef. k=RC.

Lai saprastu, ko nozīmē praksē ievērot noteikumu p $\ll \frac{1}{RC}$ , sareizinām nevienādojuma puses ar  $\bar{\mathbb{U}}_{ie}$ , dabūjam  $\bar{\mathbb{U}}_{ie}p \ll \frac{\bar{\mathbb{U}}_{ie}}{RC}$ 

8) Pārejot uz orģināliem 
$$\frac{dU_{ie}(t)}{dt} \ll \frac{U_{ie}(t)}{RC}$$

No pēdējās izteiksmes var secināt ka RC ķēde labi veic diferencēšanas funkciju, ja:

- a) leejas signāls mainās lēni
- b) ķēdes laika konstante  $\tau$ =RC ir ar pietiekami mazu vērtību. Ja atvasinājums  $\frac{dU_{ie}}{dt}$  ir liels, tad diferencēšana dod lielu kļūdu.

Aplūkosim vēl vienu diferencējošas RC ķēdes īpatnību.

Pārveidosim izteiksmi (7)

$$\bar{U}_{IZ} = \frac{\bar{U}_{ie}p}{p + \frac{1}{RC}} = \frac{\bar{U}_{ie}pRC}{pRC + 1}$$
 (10)

$$\bar{U}_{iz}$$
pRC+ $\bar{U}_{iz}$ = $\bar{U}_{ie}$ pRC (11)

$$\bar{\mathbf{U}}_{iz} = pRC(\bar{\mathbf{U}}_{ie} - \bar{\mathbf{U}}_{iz}) \quad (12)$$


$$U_{iz} = \frac{RCd(U_{ie} - U_{iz})}{dt} \quad (13)$$

No (13) varam secināt, ka izejas signāls būs ieejas signāla atvasinājums tikai tad, ja izpildīsies nevienmērība

$$U_{iz} \ll U_{ie}$$
 (14).

Citiem vārdiem, diferencēšanas kvalitāte būs laba tikai tad, kad ieejas signāls būs daudz lielāks par izejas signālu, kas ir sava veida pretruna starp kvalitāti un kvantitāti.

### Diferencējošas RC ķēdes konkrēts gadījums



Ideāls diferencēšanas gadījums, izteiksme (1),

$$U_{iz} \rightarrow \infty$$

$$t_{iz} \rightarrow 0$$

Reāli pēc izteiksmes (7)


$$iegūsim U_{iz}(t) = U_a e^{-\frac{t}{RC}}$$

$$t_{iz} \approx (2 \div 5)RC$$

## Integrējošas ķēdes

### Integrējošas RC ķēdes aprēķini:

. 1.  $U_{iz}(t) = \int U_{ie}(t)dt$  integrējošas ķēdes vinādojums ideālā gadījumā



2. Operatoru formā 
$$\bar{U}_{IZ} = \frac{U_{IE}}{P}$$

$$\bar{\mathbf{U}}_{\mathrm{IZ}} = \frac{\mathbf{U}_{\mathrm{IE}}}{\mathbf{P}}$$

3. Reālai RC ķēdei dabūsim: 
$$\bar{\mathbf{U}}_{iz} = \bar{\mathbf{U}}_{ie} \frac{\frac{1}{pC}}{R + \frac{1}{pC}} = \bar{\mathbf{U}}_{ie} \frac{1}{pRC + 1}$$

4. 
$$\bar{\mathbf{U}}_{iz} = \frac{\bar{\mathbf{U}}_{ie}}{\mathrm{RC}} \cdot \frac{1}{p + \frac{1}{\mathrm{RC}}}$$
 Salīdzināsim 2 un 4 vienādojumus.

5. Ja izpildās nevienādojums

$$p \gg \frac{1}{RC}$$
, tad no 4 vienādojuma dabūsim

'6. 
$$\bar{\mathbf{U}}_{iz} \approx \frac{1}{\mathrm{RC}} \cdot \frac{\mathbf{U}_{ie}}{p}$$

Redzam, ka 6 un 2 izteksmes ir līdzīgas un RC ķēde darbojas kā integrējoša (līdz proporcionalitātes koeficientam  $k=\frac{1}{RC}$ )

## Integrējošas ķēdes

## 1. Turpinājums


No 5 izteiksmes p $\gg \frac{1}{RC}$  var secināt, ka  $\tau=RC$  jābūt lielam, bet lai saprastu, salīdzinoši ar ko, apskatīsim piemēru, kad uz ķēdes ieeju padots taisnstūrveida impuls. Pārveidosim nevienādību šādi  $RC\gg \frac{1}{p}$  un sareizināsim ar  $\bar{U}_{ie}$  tad dabūsim:

7. 
$$\bar{U}_{ie}RC \gg \frac{\bar{U}_{ie}}{p}$$
, vai orģinālformā

8. 
$$U_{ie}(t)RC \gg \int U_{ie}(t)dt$$
 Ievietosim  $U_{ie}(t) = U_a$ 

9. 
$$U_aRC \gg \int_0^{t_i} U_a dt = U_a t_i$$
, vai


10. RC $\gg$  t<sub>i</sub> Secinājums:  $\tau = RC$  jāizvēlās liels, salīdzinājumā ar ieejas signāla ilgumu



11. 
$$U_{iz}(t) = U_a(1 - e^{-\frac{t}{RC}}) \approx U_a(1 - 1 + \frac{t}{RC}) = U_a(1 - 1 + \frac{t}{RC}) \approx U_a \frac{t}{RC}$$

12.  $U_m = U_{iz}(t_i) = U_a \frac{t_i}{RC}$ 

Secinājums: ja izteiktāka nevienmērība  $au \gg t_{i,}$  tad mazāka amplitūda,bet labāka kvalitāte (mūsu piemērā – linearitāte)



### Elektroniskie slēdži.

Elektroniskā slēdža uzdevums ir komutēt strāvu slodzes ķēdē un lēcienveidīgi mainīt izejas spriegumu.

#### Zīm1. Mehāniskais slēdzis


- 1) ja slēdzis ir saslēgts, viss spriegums krīt uz R un U<sub>ex</sub>=0
- 2) ja slēdzis ir atslēgts, U<sub>ex</sub>=U<sub>in</sub>


Mehāniskā slēdža kvalitāte ir atkarīga no slēdža pretestības slēgtā un atvērtā stāvoklī un komutācijas frekvence parasti ir ļoti zema. Ciparu iekārtās rodas nepieciešamība pāriet uz slēdžiem ar pārslēgšanās frekvencēm līdz GHz diapazonam.

#### Zīm 2. Elektroniskais slēdzis

Iespējamās komutācijas frekvences ir ļoti augstas.


Galvenokārt izmanto slēdžus ar unipolāriem un bipolāriem tranzistoriem, izvēloties sprieguma vai strāvas vadību.






- Bipolārais tranzistors ir pusvadītāju ierīces - tranzistora veids ar trim dažādu vadītspējas tipu slāņiem un trim izvadiem. Bipolārajā tranzistorā tiek izmantoti divu dažādu veidu pusvadītāji – ar elektronu vadītspēju (n jeb negatīvais tips) un ar caurumu vadītspēju (p jeb pozitīvais tips).
- Bipolārā tranzistora trīs pusvadītāju slāņi tiek saukti par kolektoru (C), bāzi (B) un emiteru (E). Divus malējos slāņus (kolektoru un emiteru) izgatavo no pusvadītāju materiāla ar vienādu vadītspējas tipu (p vai n) bet trešo centrālo slāni (bāzi) no materiāla ar pretēju vadītspējas tipu. Tādējādi var būt divu dažādu veidu bipolārie tranzistori pnp un npn tipa.

Bipolārā tranzistora apzīmējums shēmās





Bipolārie tranzistori ir strāvu regulējošas ierīces, kur kolektora un emitera strāvas lielumu var regulēt palielinot vai samazinot bāzes strāvu vai regulējot emitera-bāzes spriegumu.

npn un pnp tipa tranzistoru darbības principi ir līdzīgi, atšķiras vienīgi strāvu virzieni un pieliktā barošanas avota polaritāte.



N-tipa pusvadītājā ir negatīvo lādiņ nesēju jeb elektronu pārpalikums, savukārt p-tipa pusvadītājā ir pozitīvo lādiņ nesēju jeb caurumu pārpalikums. Pusvadītāju slāņu kontakta zonas sauc par pusvadītāju pārejām. Pāreju starp kolektoru un bāzi sauc par kolektora pāreju, starp emiteru un bāzi - par emitera pāreju. Kolektora pārejai mēdz būt daudz lielāks laukums, nekā emitera pārejai.






Kā lādiņ nesēju avots visos tranzistoros kalpo emiters, tāpēc tur tiek lietots tāds materiālu leģējums, lai brīvo lādiņu daudzums būtu lielāks kā tas ir kolektorā. Lādiņi bāzē pārvietojas pēc difūzijas likumiem. Turklāt bipolārā tranzistora normālai darbībai ir nepieciešams, lai bāzes biezums būtu neliels.

Strāvas stiprums tranzistorā ir atkarīgs no kontaktvirsmu jeb pusvadītāju pārejas laukumiem un pieliktajiem spriegumiem.


Lai tranzistors varētu darboties, to elektriskajā ķēdē ieslēdz tā, lai emitera pāreja būtu atvērta (starp emiteru un bāzi varētu plūst strāva. Ja apskatām npn tipa bipolāro tranzistoru, šāda tranzistora emiteru pieslēdz strāvas avota negatīvajam polam. Kolektoru savukārt pieslēdz pozitīvajam polam. Tādā gadījumā elektroni caur emitera pāreju var brīvi nokļūt bāzē.




Lai npn tranzistors būtu slēgts U<sub>BE</sub>≤0 un, ja bāze nekam nav pieslēgta (uz tās nav potenciāla), vai arī uz tās ir negatīvs potenciāls, elektroni no bāzes kolektorā nokļūt praktiski nevar (kolektora pāreja ir aizvērta, jo tajā ir izveidojies sprostslānis. Tādēļ starp emiteru un kolektoru plūst relatīvi neliela strāva, ko nosaka kolektora pārejas sproststrāva. Dažreiz tās sauc par siltumstrāvām.

Lai npn tranzistors būtu atvērts U<sub>BE</sub>>0, tā bāzei pievada nelielu pozitīvu spriegumu, caur emitera pāreju sāk plūst caurlaides strāva. Tā kā kolektora pozitīvais spriegums ir relatīvi lielāks, nekā bāzes spriegums, un bāze ir ļoti plāna, lielākā daļa šīs emitera strāvas plūst caur kolektora pāreju (šajā virzienā kolektora pāreja ir atvērta). Tādējādi kolektora strāva ir gandrīz vienāda ar emitera strāvu, tikai neliela daļa tās plūst caur bāzi (to sauc par bāzes strāvu).

Sproststrāvu virzieni slēgtam tranzistoram





Tranzistora strāvu virzieni atvērtā stāvoklī

Atvērtā stāvoklī tranzistorā plūst pamatstrāvas un pastāv strāvu bilance:

 $I_E = I_B + I_K$  , tranzistora strāvu vienādojums atvērtā stāvoklī

Slēgtā tranzistorā plūst sproststrāvas jeb siltumstrāvas un pastāv strāvu bilance:

$$I_{B_0} = I_{K_0} + I_{E_0}$$
 un  $(I_{K_0} >> I_{E_0})$ , tāpēc  $I_{B_0} \sim I_{K_0}$ 


Koeficientu  $\alpha$ , kas saista emitera un kolektora strāvas, sauc par emitera strāvas pārneses koeficientu,  $I_K = \alpha \cdot I_E$  Jo šis koeficients ir tuvāks 1, jo tranzistors ir uzskatāms par labāku.


Šis koeficients visai nelielā mērā ir atkarīgs no spriegumiem starp kolektoru un bāzi, kā arī bāzi un emiteru. Tādēļ kolektora strāva ir proporcionāla bāzes strāvai. Šo proporcionalitātes koeficientu β sauc par tranzistora strāvas pārneses koeficientu.

 $\beta = \alpha / (1-\alpha)$  Parasti bipolārajiem tranzistoriem strāvas pārneses koeficients ir no 10 līdz 1000.

Tādējādi, izmainot nelielo bāzes strāvu, varam izmainīt un vadīt daudz lielāko kolektora strāvu.


Sproststrāvu virzieni slēgtam tranzistoram






Tranzistora strāvu virzieni atvērtā stāvoklī


### Piesātināts kopemitera slēguma slēdzis



Ja U<sub>in</sub> =0, tranzistors atrodas slēgtā režīmā un tajā plūst siltumstrāvas (punkts A). Palielinot ieejas spriegumu uz bāzes U<sub>in</sub>, un tādējādi palielinot bāzes strāvu I<sub>b</sub>, tranzistors no nogriešanas režīma pariet lineārā apgabalā. Palielinot strāvu vēl vairāk, tranzistors nonāk piesātinājuma režīmā (punkts B).




Aplūkojot tranzistora bāzes un kolektora strāvas savstarpējo atkarību, varam novērot, ka sākumā kolektora strāva pieaug ļoti strauji. Pieaugot bāzes strāvai, tranzistora,darba punkts pārvietojas pa slodzes raksturlīknes lineāro daļu un nonāk piesātinājuma režīmā, kad I<sub>B</sub>>I<sub>bsat</sub> un kolektora strāva praktiski vairs nemainās.




Tādējādi, mēs varam izdalīt trīs tranzistora darba režīmus, kurus nosaka darba punkta atrašanās vieta uz slodzes raksturlīknes:

- 1) Nogriezuma režīms tranzistors slēgts, kad  $m\,U_{BE} \leq 0~un~I_{B} = I_{B0} pprox I_{K0}$
- 2) Lineārais režīms -izmanto signālu pastiprinātājos, kad  $m U_{BE}>0$  un  $m I_{B}\leq I_{Bsat}$
- 3) Piesātinājuma režīms, kad  $U_{BE} > 0$  un  $I_{B} \ge I_{Bsat}$

Slēgta tranzistora ekvivalentā shēma  $U_{ex} = U_{CC} - I_{K0} R_K \text{, jeb } U_{ex} \approx U_{CC} \label{eq:uexp}$ 




Piesātināta tranzistora ekvivalentā shēma  $I_B \approx U_{in}/R_B \text{ un } I_{ksat} = U_{CC}/R_K$ 




# Pārejas procesi laika diagrammās kopemitera slēguma slēdzī ar n-p-n tranzistoru.


Pievadot impulsa veida spriegumu tranzistora slēdzim, strāva bāzē strauji pieaug un ātri sasniedz maksimālo vērtību  $I_{b,sat}$ . Turpretī kolektora strāva sasniedz  $I_{k,sat}$  pēc kāda laika, jeb momentā  $t_1$ . Tas notiek tāpēc, ka mazākumnesēju lādiņu uzkrāšanās bāzē prasa savu laiku. Redzam, ka impulsam beidzoties momentā  $t_2$ , bāzes strāva tikpat strauji samazinās, bet tranzistors vēl kādu laiku paliek piesātinātā stāvoklī līdz  $t_3$ . Tas notiek tāpēc, ka uzkrāto bāzes lādiņnesēju pārpalikumu nevar likvidēt momentāni. Jo lielākā piesātinājumā atradās tranzistors, jo lielāks laiks nepieciešams, lai to no šī stāvokļa atgrieztu atpakaļ. Līdz ar to arī izejas sprieguma  $U_k$  forma nav ideāla.

Pārejas procesu īpatnības slēdžiem ar p-n-p tranzistoriem atspoguļotas zemāk.




## Pārejas procesu diagrammas slēdzī ar p-n-p tranzistoru






### Praktiskā slēdža shēma



## Pārejas procesu aprēķini slēdzī ar p-n-p tranzistoru



1) leslēgšanas aiztures laiks (t<sub>aizt</sub>)

$$U_{B}(t) = U_{Ce} \approx -U_{ie}^{-} + (U_{ie}^{+} + U_{ie}^{-})e^{-\frac{t}{\tau}}$$

pie t= $t_{aizt}$  var pieņemt  $U_B(t) \approx 0$ , tad

$$0 \approx -U_{ie}^{-} + (U_{ie}^{+} + U_{ie}^{-})e^{-\frac{t_{aizt}}{\tau}}$$

$$t_{aizt} \approx \tau ln \frac{U_{ie}^{+} + U_{ie}^{-}}{U_{ie}}$$
, kur  $\tau \approx (C_k + C_e)R_B$ 

**Secinākumi**: lai samazinātu  $t_{aizt}$  vajadzētu: palielināt atverošo spriegumu ( $U_{ie}^-$ ), samazināt sprosta spriegumu ( $U_{ie}^+$ ), samazināt laika konstanti  $\tau$ .

2) Kāpuma ilgums ( $t_{ka}$ )  $I_k(t) = I_{B1} \beta \left(1 - e^{-\frac{\tau_{\beta}}{\tau_{\beta}}}\right)$ , kur

 $\beta = h_{21E} \, - pastiprināšanas koeficients slēgumā ar kopēju emiteru$ 

 $au_{eta} = rac{1}{2\pi f_{eta}}$  tranzistora laika konstante,  $f_{eta}$ - pastiprināšanas koeficienta robežfrekvence

Pie t=t<sub>ka</sub> 
$$i_k(t_{ka}) = I_{B1}\beta(1 - e^{-\frac{\tau_{ka}}{\tau_{\beta}}}) = I_{kp} \approx \frac{E_k}{R_k}$$
 Tā kā  $I_{kp} = I_{Bp}\beta \approx \frac{E_k}{R_k}$ 

Dabūsim 
$$I_{Bp}\beta = I_{B1}\beta(1-e^{-\frac{t_{ka}}{\tau_{\beta}}})$$
, vai 
$$e^{-\frac{t_{ka}}{\tau_{\beta}}} = \frac{I_{B1}\beta - I_{Bp}\beta}{I_{B1}\beta}.$$
 No šejienes

$$t_{ka} = \tau_{\beta} \ln \frac{I_{B1}}{I_{B1} - I_{Bp}}$$

 $t_{ka} = au_{eta} ln rac{I_{B1}}{I_{B1} - I_{Bp}}$  Kad formējas, kāpums tranzistors darbojas aktīvajā režīmā un sāk darboties negatīvā atgriezeniskā saite no kolektora uz bāzi caur C<sub>k</sub>. Tas palielina kāpuma ilgumu. Šo efektu  $t_{ka} = (\tau_{\beta} + \beta C_k R_k) ln \frac{I_{B1}}{I_{R1-I_{B-}}} \quad \text{atspoguļo aizvietojot } \tau_{\beta} \text{ ar } \tau_{\beta ekv.} = (\tau_{\beta} + \beta C_k R_k).$ 

**Secinājumi.** Lai samazinātu t<sub>ka</sub> vajadzētu:

- 1) Izmantot tranzistorus ar lielāku robežfrekvenci f (ar mazāku  $\tau_{\beta}$  un  $C_{k}$ )
- 2) Palielināt atverošo ieejas strāvu  $I_{B1} \approx \frac{U_{ie}}{R_{B}}$
- 3) Samazināt vajadzīgo  $I_{Bp}=\frac{E_k}{R_{k'}R}$  ko varētu sasniegt palielinot  $\beta$  vai  $R_k$  un samazinot (ln),

bet, tā kā vienlaicīgi pieaug  $\tau_{\beta ekv}$  vērtība, ne vienmēr šis paņēmiens ir derīgs.

### 3) Izsūkšanās posma ilgums (t<sub>izs</sub>)

Laika intervālā  $t_3 \div t_4$ , slēdža ieejā turpina darboties atverošas polaritātes signāls. Bāzē šajā laikā notiek lādiņnesēju, kuri ienāk no emitera un nevar tikt tālāk uz kolektora ķēdi, daudzuma pieaugums. Šis process uz laika diagrammām ir atspoguļots kā virtuālās kolektora strāvas  $I_{kv}$  eksponentes pieaugums līdz  $I_{kv} = I_{B1}\beta$  Laika momentā  $t_4$  beidzas atverošais signāls , aizveras bāzes emitera pāreja. Sākas izsūkšanās posma formēšanās, plūst iepriekšējā līmeņa kolektora strāva un parādās negatīvā virzienā plūstoša bāzes strāva  $I_{B2}$ . Šis process ir atspoguļots uz laika diagrammām posmā  $t_4 \div t_5$ un aprakstīts ar vienādojumu:

$$i_{kv}(t) = -I_{B2}\beta + (I_{B1}\beta + I_{B2}\beta)e^{-\frac{t}{\tau}}, \quad \text{pie} \quad t = t_{izs} \quad i_{kv}(t_{izs}) \cong I_{Bp}\beta$$

tad 
$$I_{Bp}\beta = -I_{B2}\beta + (I_{B1}\beta + I_{B2}\beta)e^{\frac{t_{izs}}{\tau_{\beta}}}$$

$$e^{-\frac{t_{izs}}{\tau_{\beta}}} = \frac{I_{Bp} + I_{B2}}{I_{B1} + I_{B2}}$$

$$t_{izs} = \tau_{\beta} ln \frac{I_{B1} + I_{B2}}{I_{Bp} + I_{B2}}$$

Secinājumi:

Lai samazinātu  $t_{izs}$  vajadzētu samazināt atverošo strāvu  $I_{B1}$ , lai nebūtu stipri piesātināts tranzistors. Tas ir pretrunā ar prasībām par  $t_{ka}$  samazināšanu.

#### 4) Krituma posma ilgums $t_{\rm kr}$

Pie t=t<sub>5</sub> nesēju daudzums bāzē samazinās līdz vērtībai, kas atbilst robežai starp piesātinājuma un aktīvo režīmiem. Sākas kolektora un bāzes strāvas izmaiņas, pieaug pēc absolūtās vērtības izejas spriegums. Krituma posma ilgumu varam aprēķināt no vienādojuma:

vienādojuma: 
$$i_k(t) = -I_{B2}\beta + (I_{Bp}\beta + I_{B2}\beta)e^{-\frac{t}{\tau_\beta}} \quad \text{pie } t = t_{kr} \quad \text{un} \quad i_k(t_{kr}) \approx 0,$$
 
$$\mathsf{dab\bar{u}sim} \quad \frac{I_{B2}}{I_{Bp} + I_{B2}} = e^{-\frac{t_{kr}}{\tau_\beta}}, \text{no šejienes} \qquad t_{kr} = \tau_\beta ln \frac{I_{Bp} + I_{B2}}{I_{B2}}$$

Šaja posmā tranzistors atkal darbojas aktīvajā režīmā, parādās negatīvā atgriezeniskā saite, kas palielina krituma ilgumu un tāpat kā pie  $t_{ka}$  aprēķina mēs aizvietojam  $\tau_{\beta ekv.} = (\tau_{\beta} + \beta C_k R_k)$ .

Secinājumi: Lai samazinātu t<sub>kr</sub>

- 1) Jāizmanto tranzistors ar augstāku darba frekvenci, kuram ir mazāki  $\tau_{\beta}$  un  $C_k$
- 2) Padot lielāku aizverošo spriegumu, lai dabūtu lielāku  $I_{\rm B2}$


#### Piezīmes:

- 1) Izmantojot aprēķinos dabūtās formulas, vajag spriegumam un strāvai ņemt absolūtās vērtības. Zīmes ir ņemtas vērā formulas veidojot.
- 2) Pie precīziem aprēķiniem jāņem vērā ka tranzistora laika konstante  $\tau_{\beta}$  katram pārejas posmam ir dažāda.

#### Shēmas kas uzlabo tranzistora slēdža darbību

Analizējot tranzistora slēdža pārejas procesus var secināt:


jo lielāks ir strāvas lēciens atverošā impulsa sākumā, jo ātrāk tranzistors sasniegs piesātinājuma stāvokli, bet tad, kad tas ir sasniedzis piesātinājuma robežu, bāzes strāvu ir jānotur l<sub>b,sat</sub> līmenī, lai bāzē neuzkrātos lieki lādiņnesēji. Beidzoties ieejas impulsam, bāzē ir jānodrošina liela atsūkšanās strāva, lai ātrāk no bāzes tiek atsūkti liekie uzkrātie lādiņi. Tādējādi varam secināt, ka optimālai bāzes strāvas formai atbilst forma, kas attēlota diagrammās.




Bāzes strāvas optimāla forma

## Shēmas, kas uzlabo tranzistora slēdža darbību:

1) Korekcijas (paātrinošā) kondensatora slēgums bāzē




Pievienojot kondensatoru paralēli bāzes rezistoram, panāk bāzes strāvas plūsmas palielināšanu impulsa kāpuma un krituma frontēs, un tādējādi, bāzes strāva aptuveni līdzinās ideālas bāzes strāvas formai. Šāds paņēmiens samazina slēdža pārejas procesa ilgumu. Kondensatora kapacitātes vērtību jāizvēlās no nevienādības





$$t_i > 3C_0 \cdot R_{uz} > t_{ka}$$

## 2) Shēmas ar Šotkija (Šotki) diodēm



Shēma ar parasto diodi





Parastās un Šotki diožu VA raksturlīknes

Šotkija diode (nosaukta vācu fiziķa Valtera Šotkija vārdā) - pusvadītāju diode ar mazu sprieguma kritumu tiešajā slēgumā (parastajām diodēm 0,6 - 0,7 V; Šotkija diodēm - līdz 0,2 V).


Šotkija diodei viens elektrods ir metāls, bet otrs n tipa pusvadītājs. Elektroni uzlādē metālisko slāni, tādēļ diodē ir mazāks sprieguma kritums, nekā uz parastām diodēm. Tā kā diodei nav elektronu un caurumu rekombinācijas, tā strādā ātrāk par citām diodēm. Šotkija diode tiek slēgta starp bāzi un kolektoru. Diodes uzdevums ir nepieļaut tranzistora slēdža piesātinājumu, tāpēc šādus tranzistora slēdžus sauc par nepiesātinātiem kopemitera slēdžiem. Pieaugot bāzes spriegumam, tranzistors sāk atvērties, kolektora strāva pieaug, kas savukārt noved pie izejas signāla U<sub>iz</sub> samazināšanās. Samazinoties izejas spriegumam, pienāk brīdis, kad spriegums uz Šotkija diodes to atver vaļā un tās pretestība strauji samazinās. Šajā momentā bāzes strāva gandrīz pārstāj pieaugt, jo ieejas un kolektora strāvas daļas caur Šotkija diodi noplūst uz ieeju. Tādējādi tranzistora darba punkts tiks noturēts uz piesātinājuma robežas, kas neļauj bāzē uzkrāties liekiem lādinnesējiem. Ar Šotkija diodēm, tranzistoru ātrdarbību var palielināt 10-tiem un 100-tiem reižu. Modernās ātrdarbīgās shēmās bieži Šotkija diodes jau iebūvē tranzistoru kristālos. Tas ir tehnoloģiski vienkārši, jo kā vienu elektrodu var izmantot izvada metālisko kontaktu.

## Nepiesātināts kopkolektora slēdzis


Kopkolektora slēdzi praktiskās shēmās parasti grūti piesātināt, darba punkts nonāk tikai augšējā aktīvā raksturlīknes daļā. Kopkolektora shēmā strāvas pastiprinājums ir apmēram tāds pats kā kopemitera slēgumā.


Šai shēmai ir liela ieejas pretestība, tāpēc tranzistors maz noslogo ieejas signāla avotu. Bieži šādu slēgumu sauc par emitera atkārtotāju, jo ieejas un izejas signāli atrodas vienā fāzē un sprieguma pastiprinājums ir tuvs 1.

$$U_{in}=U_{RB}+U_{BE}+U_{ex}$$
,  $U_{in}>U_{ex}$ 




MOP tipa tranzistors darbojas kā lādiņu koncentrācijas modulējoša ierīce ar pārejas kapacitātes palīdzību starp pamata bāzes un aizvara elektrodu, kas novietots uz tranzistora ar dielektriķa starpniecību, piemēram silīcija dioksīda. Ja tiek izmantots cits dielektriķis, tad tranzistoru sauc par MDP (metāls-dielektriķis-pusvadītājs) tipa tranzistoru, jeb angliski FET (MISFET). Satece un iztece tiek veidoti kā leģēti apgabali ar p vai n vadītspēju, kas atrodas pretējas vadītspējas pamatnē. Mainot aizvara spriegumu, elektrostatiskās indukcijas ietekmē mainās lādiņnesēju koncentrācija kanāla un līdz ar to arī izteces strāva. Piemērā redzam nMOP tranzistoru slēgtā un atvērtā stāvokli, kad ir izveidots kanāls starp abiem n apgabaliem.





## Unipolārie tranzistori


MOP (metāls-oksīds-pusvadītājs) lauka efekta tranzistori jeb metal—oxide—semiconductor field-effect transistor (MOSFET, MOS-FET, or MOS FET) ir ierīces, kas paredzētas elektronisko signālu pastiprināšanai vai komutācijai. MOP tipa tranzistoros spriegums, ko padod uz izolēta aizvara elektroda, ierosina kanāla vadītspēju starp diviem citiem kontaktiem ko sauc par izteci un noteci. Kanāls var būt p vai n vadītspējas tipa (nMOP, pMOP). Šobrīd MOP tipa tranzistori dominē gan analogajās gan ciparu shēmas. Šiem tranzistoriem raksturīga ļoti liela ieejas pretestība un izteikta ieejas kapacitāte.



Dažādi MOP tipa tranzistoru apzīmējumi, G-aizvars (Gate), S-iztece (Source), D-notece (Drain); parasti gan ir vēl ceturtais izvads no pamatnes.


#### 1. ATTĒLS

Simulācijas rezultāts nMOP tipa tranzistora elektronu kanāla formēšanā. Attēlā redzam, ka pie neliela aizvara sprieguma, kanāls vēl nav noformējies, V<sub>g</sub>=0,05V.




#### 2. ATTĒLS

Simulācijas rezultāts nMOP tipa tranzistora elektronu kanāla formēšanā. Attēlā redzam, ka kanāls vēl nav līdz galam noformējies un aizvara spriegums ir apmēram 0,3V.



#### 3. ATTĒLS

Simulācijas rezultāts nMOP tipa tranzistora elektronu kanāla formēšanā. Attēlā redzam, ka kanāls ir gandrīz noformējies un aizvara spriegums ir apmēram 0,55V.




Grafikā redzam MOP tipa tranzistora noteces strāvas atkarību no izteces-noteces sprieguma lieluma, pie dažādām vērtībām V<sub>GS</sub> – V<sub>th</sub>; robeža starp lineāro un piesātinājuma režīmu ir apzīmēta kā augoša parabola.

Nogriešanas režīms jeb slēgts tranzistors ir pie V<sub>GS</sub> < V<sub>th</sub>: kur V<sub>th</sub> ir nostrādes sliekšņa spriegums

Triodes režīms jeb lineārais režīms (arī saukts par omisko režīmu), kad V<sub>GS</sub> > V<sub>th</sub> un V<sub>DS</sub> < ( V<sub>GS</sub> - V<sub>th</sub> )

Piesātinājuma jeb aktīvais režīms , kad  $V_{GS} > V_{th}$  and  $V_{DS} > (V_{GS} - V_{th})$ 



Slēdzis ar rezistīvo slodzi.


Īpašības:


Milzīga ieejas pretestība (10<sup>15</sup>÷ 10<sup>18</sup> Om ) Izteikta ieejas kapacitāte

Slēdzis ar nelineāru slodzi.

Mikro-shēmtehnikā rezistorus izmantot ir neracionāli, tāpēc rezistoru vietā bieži izmanto tranzistorus. Tas ieekonomē gan vietu, gan naudu.


Slodze ir nMOP tranzistors atvērtā stāvoklī VT1. Slēdzis būvēts uz VT2 nMOP tranzistora.






MOP slēdzis ar kvazilineāru slodzi.

Izmanto divus pretējas vadāmības MOP tranzistorus n un p tipa. Aizvars šiem slēdžiem novietots kanāla vidū. Abu tranzistoru nostrādes spriegums ir lielāks par pusi no barošanas sprieguma. Vienmēr viens tranzistors ir atvērts, bet otrs slēgts. Kad ieejas spriegums ir liels jeb tuvs U<sub>cc</sub>, PMOS transistors ir slegts un notecessateces pretestība ir liela, kamēr NMOS transistors ir atvērts un tāpēc izeja tiek gandrīz sazemēta, jeb izejā būs ļoti neliels spriegums. Īsāk sakot, PMOS and NMOS transistorī strādā kā komplementārs pāris un shēma realizē loģisko NE funkciju, proti, kad ieejas līmenis ir augsts, izejā ir zems sprieguma līmenis un, kad ieejas līmenis ir zems, izejā būs augusts sprieguma līmenis.



KMOP jeb angl. CMOS shēmas


Ciparu KMOP shēmās kā uzbūves elementus izmanto lauka tranzistorus ar abiem kanāliem. Integrālo shēmu galvenā problēma ir pārkaršana, jo arvien lielāks tranzistoru skaits tiek izvietots arvien mazākos laukumos. KMOP loģika patērē maz jaudas, jo ideālā gadījumā, shēma patērē elektrību tikai tad, kad notiek pārslēgšanās no viena loģiskā stāvokļa otrā. To panāk ar NMOP un PMOP tranzistoru slēgumu viens otram slodzē, tāpēc pie zema vai augsta signāla līmeņa ieejā, viens tranzistors vienmēr būs vaļā, bet otrs slēgts. Pārslēgšanās procesā abi tranzistori vadīs strāvu ļoti īsu brīdi, tāpēc arī shēma patērē elektrību tikai paslēgšanas brīžos, kas kopumā dod ļoti lielu jaudas ekonomija salīdzinot ar bipolāro tranzistoru slēdžiem. Tomēr jāsaka, ka pie lielām frekvencēm KMOP struktūru jaudas patēriņš tuvojas bipolāro shēmu jaudas patēriņam un shēmas tāpat silst.




A- ieeja, Q-izeja V<sub>dd</sub> barošanas spriegums, V<sub>ss</sub>-zemējums

Ierobežotājs ir nelineārs četrpols, kura izejā spriegums mainās pēc sekojoša algoritma:


- 1) Ja U<sub>in</sub>≥U<sub>1</sub> (zināma vērt.) → U<sub>ex</sub>=U<sub>0</sub>=const
- 2) Ja  $U_{in} \le U_1 \rightarrow U_{ex} \sim U_{in}$




lerobežotāja raksturlīkne S (t) ierobežots no augšas (ierobežotājs no augšas) Spriegumu U<sub>1</sub> sauc par ierobežošanas slieksni U<sub>0</sub> ir ierobežošanas līmenis



#### lerobežotājs no apakšas



#### Abpusējs ierobežotājs (divpusējs)



Kas nosaka proporcionalitātes koeficentu, kad slieksnis netiek pārsniegts? To nosaka raksturlīknes slīpums. Jo stāvāka lineārā daļa, jo lielāks pastiprināšanas koeficients

lerobežotāju galvenie parametri:

- 1) ierobežošanas virziens
- 2) kāda ir lineārā daļa
- 3) lauzuma punkta stabilitāte laikā


Divpusējai raksturlīknei nav obligāti jāiet caur nulles punktu. Ierobežotājus būvē gan diožu, gan bipolāro tranzistoru bāzē.

Diožu ierobežotāji.


Izšķir divu tipu diožu ierobežotājus: virknes slēguma un paralēlā slēguma

Virknes slēguma ierobežotājs no augšas.


Polaritātes apgriešana otrādi, nozīmē, ka nogriešana pārvietojas uz leju.




- 1)idealizēts sprieguma avota ģenerators;
- 2) nav slodzes pretestības;
- 3)lai vienkāršotu darbības principa apskatu, diode ir idealizēta.



## Virknes slēguma ierobežotājs no apakšas.



Pretestib a R<sub>s</sub>>>R



Rezistora R vērtību izvēlās stipri lielāku par diodes vadāmības pretestību.

$$R_{d,spr} >> R >> R_{d,v}$$


R<sub>d,spr</sub> diodes sprost pretestība R<sub>d,v</sub> diodes vadāmības pretestība <u>Trūkums</u>: sliktāk strādā pie augstām frekvencēm.

Ja ņemtu vērā ģeneratora iekšējo un diodes pretestību, tad griešana nenotiktu tieši U<sub>cc</sub> vērtībā, tā būtu nedaudz nobīdīta.

Otrs shematisks risinājums jeb paralēlie diodes ierobežotāji.

Diode un rezistors šādos ierobežotājos, savstarpēji tiek apmainīti vietām.

Atšķirība starp virknes un paralēlo diodes ierobežotāju ir: Virknes ierobežošana notiek diodei esot sprosta virzienā; Paralēlā ierobežošana notiek diodei esot vaļējā stāvoklī.




Paralēlā slēguma ierobežotājs no augšas.


Paralēlā slēguma ierobežotājs no apakšas.

#### lerobežotāji

Divpusējie ierobežotāji.

Divpusēju ierobežotāju var izveidot ņemot vienu ierobežotāju no augšas un galā pieslēdzot ierobežotāju no apakšas.







#### lerobežotāji

Tranzistoru ierobežotāji.

Visbiežāk izmantotais ir kopemitera slēguma universāls ierobežotājs, kas dod iespēju mainīt ierobežošanas virzienu un līmeni. Mainot R₁ mēs varam sākuma punktu iestādīt, kur vēlamies. Izvietojot noteiktā vietā darba punktu var iegūt jebkuru rezultātu 1, 2, vai 3.





Pastāv daudz elektronisku struktūru, uz kuru bāzes tiek būvēti loģiskie elementi un shēmas. Tāpēc ir nepieciešamība tos aprakstīt ar kopējiem lielumiem.

Digitālo shēmu klases pamatā iedala pēc to uzbūves tehnoloģijām. Agrāk eksistēja vesela virkne digitālo shēmu klases, kaut gan šodien visplašāk tiek lietota tieši KMOP klase.


- DL : Diožu Loģika (Diode Logic)
- RTL : Rezistoru Tranzistoru Logika (Resistor Transistor Logic)
- DTL : Diožu Tranzistoru Loģika (Diode Transistor Logic)
- HTL : Augsta Sliekšņa Loģika (High threshold Logic)
- TTL: Tranzistoru Tranzistoru Logika (Transistor Transistor Logic)
- I2L : Divkāršas Injekcijas Loģika (Integrated Injection Logic)
- ECL : Emitera Saites Logika (Emitter coupled logic)
- MOS : MOP Logika (Metal Oxide Semiconductor Logic), PMOS un NMOS
- CMOS : KMOP Logika (Complementary Metal Oxide Semiconductor Logic)
- CLIP : Capacitance Complementary Logic Input Parallel jeb CLIP logika ietver lauktranzistora vadības pakāpi, KMOP invertorus un vismaz vienu FET tranzistoru.

Pirms aplūkot dažādu loģisko shēmu uzbūvi, jānoskaidro daži principi. Tiem, kas nākotnē būvēs elektroniskās shēmas, piemēram ASIC application-specific integrated circuit vai elektronisko spiesto plašu dizaineri, šie principi ir labi jāzina un jāsaprot.


- Loģiskā elementa ieeju (apvienojuma) koeficients (Fan-in)
- Loģiskā elementa izeju (sazarojuma) koeficients (Fan-out)
- Loģiskā elementa aizture (Gate vai Propogation Delay)
- Vadu jeb transporta aizture (Wire Delay)
- Signālu nobīde (Skew)
- Loģiskie sprieguma un strāvu līmeņi (Voltage and Current Levels)
- Traucējumu noturība (Noise Margin)
- Impulsa kāpuma un krituma laiki (Rise and Fall time)
- Jaudas patēriņš (Power Dissipation)

Loģiskā elementa ieeju

(apvienojuma) koeficients (Fanin) ir vesels skaitlis, kas norāda
cik ieeju ir dotajam elementam.
Piemēram divu ieeju UN
elementam šis koeficients ir 2,
savukārt trīs ieeju UN-NE shēmai
šis skaitlis ir 3. NE elementam
šis koeficents ir 1. Grafiks parāda
kā mainās loģiskā elementa
aiztures laiks atkarībā no ieeju
koeficienta KMOP elementam.
Atkarība ir tuva kvadrātiskai.




Loģiskā elementa izeju (sazarojuma) koeficients (Fan-out) ir vesels skaitlis, kas parāda cik loģisko elementu ieejas drīķst pieslēgt dotā loģiskā elementa izejai. Šis skaitlis ir atkarīgs no tā, cik lielu strāvu spēj ģenerēt dotais elements, lai vadītu pieslēgtās ieejas. Tajā pašā laikā izejā ir jānodrošina vajadzīgie loģisko elementu sprieguma līmeni un citi parametri: proti, lai LOW līmenī VO būtu zemāks par VO<sub>Lmax</sub>, lai HIGH stāvoklī VO<sub>H</sub> būtu augstāks par VO<sub>Hmin</sub>, lai elements nepārkarstu, lai signālu kāpuma un krituma laiki būtu normas robežās, lai signālu aiztures laiks nepieaugtu virs pieļaujamā līmeņa.



Loģiskā elementa aizture (Gate vai Propogation Delay)


Tas ir laiks, kas paiet kamēr signāls no LE ieejas nonāk tā izejā. Zīmējumā redzam vienkāršotu NE elementa laika aizturi, kur redzams, ka reakcija uz ieejas signālu notiek tikai pēc "delta" aiztures laiks. L<u>E aiztures laiks ir dažāds</u> piemēram pārejot no 0

uz 1, vai pārejo




Loģiskā elementa aizture (Gate vai Propogation Delay)

Cits loģiskā elementa aiztures traktējums un aprēķins. Signāla izplatīšanās laika aizturi mēra kā t<sub>pd</sub> Tas ir laiks, kas vajadzīgs, lai signāls no ieejas nonāktu loģiskās shēmas izejā. Parasti šo parametru mēra signālu kāpuma un krituma viduspunktos. Reālos apstākļos parametrs t<sub>pd</sub> ir atkarīgs no daudziem apstākļiem, piemēram barošanas spriegums, temperatūra, slodzes kapacitāte, cik daudz izejas vienlaicīgi strādā dotajā brīdī, u.c.




Vadu jeb transporta aizture (Wire Delay)


Arī savienojošie vadi starp elementiem veic signālu aizturi. It jo sevišķi svarīgi tas ir pie augstām frekvencēm, jeb tad, kad tranzistoru lielumi mērāmi mikronu daļās. Dažreiz šo laiku sauc par signāla lidojuma laiku no punkta A uz punktu B.



Signālu nobīde (Skew) ir viena un tā paša signāla, piemēram, takts impulsu jeb clock signāla, ierašanās dažādās elektriskās shēmas vietās ar dažādām laika aizturēm. Zīmējumā, takts signāls CLK nonāk trigerī FF0 pēc laika intervāla t<sub>0</sub>, savukārt trigerī FF1 pēc laika intervāliem t<sub>0</sub>, t<sub>1</sub> un t<sub>2</sub>. Parasti šīs aiztures ir mērāmas nanosekundēs.



Zīmējumā redzams, kā izskatās takts signāls CLK dažādās shēmas vietās attiecīgi pēc laika intervāliem t<sub>0</sub>, t<sub>1</sub> un t<sub>2</sub>.



Loģiskie sprieguma līmeņi (Voltage Levels)


Loģiskie līmeņi raksturo shēmas spriegumus pie augsta HIGH un zema LOW signāla līmeņa jeb 1 un 0.

VO<sub>Hmin</sub>: minimālais izejas spriegums pie loģiskā 1

VO<sub>Hmin</sub> = 2.4 V TTL pie 0,4 mA slodzes un 4.9 V KMOP.

VO<sub>Lmax</sub>: maksimālais izejas spriegums pie loģiskās 0

 $VO_{Lmax}$  = 0.4 V TTL pie 16 mA slodzes un 0.1 V KMOP.




Loģiskie sprieguma līmeņi (Voltage Levels)

VI<sub>Hmin</sub>: minimālais ieejas spriegums, ko garantēti shēma atpazīst kā loģisko 1

VI<sub>Hmin</sub> = 2 V TTL pie 0,04 mA ieejas strāvas un 3,5 V KMOP.

VI<sub>Lmax</sub>: maksimālais ieejas spriegums, ko garantēti shēma atpazīst kā loģisko 0

VI<sub>Lmax</sub> = 0.8 V TTL pie 1,6 mA ieejas strāvas un 1.5 V KMOP.



Loģiskie strāvu līmeņi (Current Levels)

IO<sub>Hmin</sub>: maksimālā izejas strāva, ko shēma spēj nodrošināt loģiskā 1 stāvoklī, saglabājot izejas sprieguma līmeni virs VO<sub>Hmin</sub>.

IO<sub>Lmax</sub> : maksimālā izejas strāva, ko shēma spēj nodrošināt loģiskās 0 stāvoklī, saglabājot izejas sprieguma līmeni zem VO<sub>Lmax</sub>.

I<sub>lmax</sub>: maksimālā strāva, kas plūst kādā no ieejām jebkurā stāvoklī (tipiski 1μA priekš KMOP struktūrām).

Traucējumu noturība (Noise Margin)

Loģiskās shēmas tiek konstruētas tā, lai tās varētu izturēt noteiktas izejas un ieejas sprieguma izmaiņas vai lēcienus. Arī barošanas spriegums var mainīties, piemēram ar baterijām vai akumulatoriem apgādātās ierīcēs, barošanas spriegums ar laiku samazinās. Augsta darba temperatūra var izraisīt tranzistoru parametru nobīdes, dažreiz blakus esošās jaudas ierīces var inducēt impulsus signālu ķēdēs.

Visas šīs nevēlamās sprieguma izmaiņas, kas summējas ar normāliem shēmas darba spriegumiem, sauc par troksni. Visas loģiskās shēmas ir paredzētas izturēt noteikta līmeņa trokšņa signālus ieejās un izejās. Maksimālo trokšņa sprieguma līmeni, ko spēj izturēt loģikas ieeja, sauc par trokšņa līmeni vai traucējumu noturību. Šos parametrus parasti uzrāda shēmu tehniskajos datos, ko publicē ražotājs.

LNM (Low noise margin): vislielākā trokšņa signāla amplitūda, kas garantēti neizmaina izejas līmeni, kad tiek padota shēmas ieejā pie 0 līmeņa:

LNM=VI<sub>Lmax</sub>-VO<sub>Lmax</sub>.


HNM (High noise margin): vislielākā trokšņa signāla amplitūda, kas garantēti neizmaina izejas līmeni, kad tiek padota shēmas ieejā pie 1 līmeņa:

HNM=VO<sub>Hmin</sub>-VI<sub>Hmin</sub>


Aplūkojot TTL struktūru ieejas un izejas spriegumu līmeņa tabulu, var redzēt, ka eksistē sprieguma rezerve starp garantētiem izejas sprieguma un nepieciešamajiem ieejas sprieguma līmeņiem ciparu TTL shēmās. Trokšņa signāla līmenis zem 400mV neizmainīs loģisko elementu darbību un neradīs kļūdas shēmu darbībā. Trokšņa signāla lēcienveida amplitūdas vērtības virs 400mV var izraisīt kļūdainu shēmas darbību.

Impulsa kāpuma laiks (Rise time) t.i. laiks, kas nepieciešams lai spriegums pieaugtu no VILmax līdz VIHmin. Citur literatūrā min robežas 20-80% vai 10-90% respektīvi.

Impulsa kritumu laiks (Fall time) t.i. laiks, kas nepieciešams, lai spriegums izejā nokristu no VIHmin līdz VILmax. Citur literatūrā min robežas 80-20% vai 90-10% respektīvi.



Tipiska DSP KMOP iekārtu signālu kāpuma un krituma laika atkarība no slodzes kapacitātes



Jaudas patēriņš (Power Dissipation)

Katrs loģiskais elements ir pievienots barošanas avotam VCC (VDD pie KPOM struktūrām) un tas patērē noteiktu enerģijas daudzumu darbojoties. Par cik katrs loģiskais elements var būt trīs stāvokļos H (1), Pāreja, L (0), tad ir iespējami trīs strāvas patēriņa režīmi.

ICCH: Strāva HIGH stāvoklī


ICCT: Strāva pārejas stāvokļos HIGH uz LOW, LOW uz HIGH

ICCL: Strāva LOW stāvoklī

TTL shēmām, ICCT ir niecīga un pieņemot, ka ICCH un ICCL ir aptuveni vienādas, vidējais jaudas patēriņš būs  $P_{TTL} = Vcc * (ICCH + ICCL)/2$ 

KMOP shēmās, ICCH un ICCL ir niecīgas, salīdzinot ar ICCT. Tāpēc vidējais jaudas patēriņš būs  $P_{KMOP}$  = Vcc \* ICCT

Varam secināt, ka TTL shēmas jaudas patēriņš ir stabils un praktiski nav atkarīgs no darbības frekvences, turpretī KMOP struktūrām jaudas patēriņš ir tieši proporcionāli atkarīgs no darbības frekvences.



Jaudas patēriņš (Power Dissipation)

Jaudas patēriņu ir svarīgi zināt divu iemeslu pēc. Bateriju kapacitāte ir ierobežota, tāpēc jaudas patēriņš nosaka to, cik ilgi strādās sistēma. Tāpat jaudas patēriņš ir proporcionāls siltuma daudzumam, ko shēma saražo un shēmai pārkarstot, tas darbībā var rasties kļūdas, tāpēc katras loģiskās shēmas jaudas patēriņš pēc iespējas jāsamazina.

Jaudas patēriņu var iedalīt divās grupās:

Ps Statiskais Jaudas Patēriņš (Static Power Dissipation): jaudas patēriņš kad ieejas vai izejas stāvokļi nemainās. Parasti šo parametru nosaka noplūdes strāvas, jo samazinot tranzistoru izmērus zem 90nm, noplūdes strāva var sastādīt 40% no kopējā strāvas patēriņa.

Pd Dinamiskais Jaudas Patēriņš (Dynamic Power Dissipation): jaudas patēriņš pārejas stāvokļos.

Gala rezultātā varam rakstīt:

Kopējais jaudas patēriņš= Statiskais Jaudas Patēriņš + Dinamiskais Jaudas Patēriņš

DL jeb Diožu Loģika (diode logic)

Visi loģiskie elementi ir realizēti tikai uz diožu un rezistoru bāzes. Blakus redzam DL shēmas variantu. Lai diode vadītu strāvu, tai jāpieslēdz spriegums caurlaides virzienā.


Ja ieejā nav sprieguma, izejas spriegums Z ir zems, patiecoties rezistoram R1. Ja augsts līmenis tiek padots uz kādu no ieejām X vai Y, attiecīgā diode atveras un vada strāvu, tāpēc izejas spriegums būs augsts.

#### Apspriežami jautājumi

Diožu Loģikas shēmās ir novērojami sprieguma zudumi pārejot no vienas pakāpes uz otru.

Diožu Loģika atļauj būvēt tikai VAI un UN funkcijas.


Diožu Loģika tiek lietota plaši, bet ne integrālā izpildījumā



RTL jeb Rezistoru Tranzistoru Loģika (resistor transistor logic)

Visi loģiskie elementi tiek būvēti izmantojot rezistorus un tranzistorus. n-p-n tranzistors kopemitera slēgumā strādā kā sprieguma invertors, jo augsts sprieguma līmenis HIGH ieejā dod zemu līmeni tranzistora izejā LOW.


Blakus esošajā shēmā ir redzama RTL divu ieeju VAI-NE shēma, kas sastāv no diviem tranzistoriem Q1 un Q2, attiecīgā slēgumā. Ja kādā no ieejām X vai Y tiek padots augsts līmenis HIGH, attiecīgais tranzistors piesātinās un izejas spriegums Z būs zems jeb LOW.



DTL jeb Diožu Tranzistoru Loģika (Diode Transistor Logic)

Visi loģiskie elementi tiek būvēti izmantojot diodes un tranzistorus. DTL loģikas pamat shēma ir attēlota blakus zīmējumā. Katra atsevišķa ieeja X, Y vai Z tiek pieslēgta diodei. Diodes un 4.7K rezistors veido UN loģisko shēmu. Ja kāda no ieejām ir zemā līmenī LOW, diodes vada strāvu caur rezistoru 4.7K un sekojošajā tranzistora bāzē strāva neplūst. Ja tranzistora bāzē strāva neplūst, izejas līmenis OUT būs augsts HIGH.

Ja visās ieejā vienlaicīgi būs augsti līmeņi HIGH, diodes tranzistora bāzē atveras un tranzistors piesātinās, tāpēc izejā būs zems līmenis jeb LOW.




TTL jeb Tranzistoru Tranzistoru Loģika (Transistor Transistor Logic)

TTL loģiskās shēmas ir būvētas izmantojot pamatā tranzistorus. Pirmās TTL shēmas tika izveidots jau 1965 gadā. Modernākās TTL shēmas ir attīstītas, lai nodrošinātu jaunus ātrdarbības un jaudas patēriņa kritērijus. Visizplatītākās ir sekojošās TTL struktūras:

- Standard TTL jeb standarta TTL
- High Speed TTL jeb ātrdarbīgās TTL
- Low Power TTL jeb zema jaudas patēriņa TTL
- Schottky TTL jeb Šotkija TTL

TTL jeb Tranzistoru Tranzistoru Loģika (Transistor Transistor Logic)

TL shēmas ieejas pakāpe gandrīz visām grupām ir vienāda, skat. zīmējumu. Tā sastāv no ieejas tranzistora Q1 ar vairākiem emiteriem un invertējoša tranzistora Q2. Ja kāda no ieejām X vai Y ir zemā līmenī LOW, tranzistors Q1 atveras un sāk vadīt strāvu. Tas savukārt, nover pie tā, ka izejas tranzistors Q2 aizveras un izejā mēs novērojam augstu līmeni HIGH.



TTL jeb Tranzistoru Tranzistoru Loģika (Transistor Transistor Logic)


TTL loģiskām struktūrā ir iespējamas trīs dažādas izejas pakāpes versijas jeb konfigurācijas:

- Totem Pole output jeb Standarta aktīva izejas pakāpe
- Open Collector Output jeb Atvērtā kolektora izejas pakāpe
- Tristate Output jeb Trīs stāvokļu izeja
- Totem Pole output jeb Standarta aktīvas izejas pakāpe ir TTL izejas pakāpe, kurai raksturīgi tikai divi stabili izejas līmeņi HIGH un LOW.
- Open Collector Output jeb Atvērtā kolektora izejas pakāpe ir TTL izejas pakāpe, kurai izejas tranzistors ir jaudīgāks un kuram kolektors ir brīvs, proti izejas tranzistora kolektorā var slēgt dažādas slodzes pēc vajadzības.
- Tristate Output jeb Trīs stāvokļu izejas pakāpe ir TTL izejas pakāpe, kurai raksturīgi trīs izejas stabili stāvokļi: HIGH, LOW un Z jeb augstomīgs stāvoklis ar augstu izejas pretestību.

Totem - Pole output jeb Standarta aktīvas izejas pakāpe, kurai raksturīgi tikai divi stabili izejas līmeņi.

Zīmējumā redzam Standarta divu ieeju UN-NE shēmu, kurā mēs varam saskatīt trīs pakāpes: ieejas pakāpi uz daudzu emiteru tranzistora Q1, fāzes dalīšanas jeb invertēšanas pakāpe uz tranzistora Q2, izejas pakāpe uz tranzistoriem Q3 un Q4.


leejas pakāpe un invertējošā pakāpes jau aplūkotas iepriekš, savukārt izejas pakāpi veido Q3 un Q4, kur Q3 novietots virs Q4 tā kolektora ķēdē. Šajā shēmā, Q2 nodrošina pretējas fāzes spriegumus priekš tranzistoriem Q3 un Q4, proti, tad, kad viens ir vaļā, otrs ir slēgts. Q4 ir tranzistors, kas piesātinoties, novelk izejas spriegumu līdz zemam līmenis LOW, kamēr Q3 paliek slēgtā stāvoklī. Un otrādi, kad Q3 ir piesātināts, tas izvelk izejas spriegumu uz augšu jeb HIGH stāvoklim, kamēr Q4 ir slēgts. Diodes shēmas ieejā, kalpo kā aizsargi pret negatīviem spriegumiem, tos sazemējot.




TTL jeb Tranzistoru Tranzistoru Loģika (Transistor Transistor Logic)

Open Collector Output jeb Atvērtā kolektora izejas pakāpe

Izejas tranzistors ir ar atvērtu kolektoru un sazemētu emiteru. Šādu izeju izmanto gadījumos, kad slodze ir lielāka par standarta pieļaujamo, dažādu indikatoru, releju, displeju vadībai vai augstu spriegumu komutācijai un gadījumos, kad loģisko elementu izejas apvieno šinā, loģiskās funkcijas UN vai VAI veikšanai.



Apvienotu izeju shēma dod UN loģikas funkciju pie pozitīvas loģikas vai VAI loģisko funkciju pie negatīvas loģikas. "wired-AND" un "wired-OR",



TTL jeb Tranzistoru Tranzistoru Loģika (Transistor Transistor Logic)


#### Tristate Output jeb Trīs stāvokļu izeja


Gadījumos, kad ir jāveido koplietošanas šina, kas secīgi apkalpo dažādus avotus (shared bus), to veido vai nu uz MUX/DEMUX sistēmas bāzes vai lietojot trīs stāvokļu izejas shēmas.

Shared bus -koplietošanas šina, kopne vai maģistrāle ir datora elektrisko signālu vadītāju (vadu) komplekts, pa kuru notiek informācijas apmaiņa starp dažādiem datora funkcionālajiem blokiem (procesoriem, atmiņu, pieslēgvietām, ārējo iekārtu vadības ierīcēm u. c.). Personālajos datoros parasti izmanto standartizētās kopnes, ko veido trīs dažādu kopņu apvienojums. Pa tām tiek pārsūtīti dati (datu kopne), informācija par datu atrašanās vietu (adrešu kopne) un vadības informācija (vadības kopne). PCI local bus ir firmas Intel izstrādāta augstas caurlaidspējas 32 bitu lokālā kopne, bet izmantojot multipleksēšanu, nodrošina 64 bitu datu pārraidi, bet sprādzienrežīmā — neierobežota garuma datu masīvu pārraidi.

Lokālajos tīklos LAN izmanto vienu ātras darbības kopni 100MB/s, 1GB/s, kas savieno un apkalpo visus ieejošos un izejošos datoru un tīkla iekārtu portus pēc TDM principa, jeb time division multiplexing, laikdales blīvēšana un laikdales multipleksēšana.

Three Computers on a single Local Area Network (LAN) segment.






TTL jeb Tranzistoru Tranzistoru Loģika (Transistor Transistor Logic)

#### Tristate Output jeb Trīs stāvokļu izeja

Trīs stāvokļu shēmas gadījumā, kad loģiskā shēma nepilda savu funkciju, tās izeja atrodas nevis zemā LOW vai augstā HIGH, bet gan kādā trešā stāvoklī, ko var raksturot kā brīvi peldoša jeb augstomīga izeja. Atšķirībā no atvērta kolektora shēmām, trīs stāvokļu shēmas nodrošina stabilus HIGH un LOW stāvokļus izejā, tad kad tie ir atļauti.


Zīmējumā redzam trīs stāvokļu UN-NE shēmu. Ja En ieeja ir HIGH stāvoklī, shēma strādā kā jebkura parasta UN-NE shēma. Ja En pariet LOW stāvoklī, Q1 ieslēdzas, diode, kas savieno Q1 emiteru ar Q2 kolektoru vada strāvu un noved Q3 slēgtā stāvoklī. Ja Q2 ir slēgts, arī Q4 ir slēgts, tāpēc arī abi izejas tranzistori Q3 un Q4 būs slēgtā stāvoklī, kas noved pie augstomīgas izejas stāvokļa uz Z.



I2L : Divkāršas Injekcijas Loģika (Integrated Injection Logic)


I2L ir ciparu iekārtas, kas būvētas uz lielas ātrdarbības bipolāriem tranzistoriem. Iespējamie apzīmējumi (IIL, I²L, or I2L) ir ciparu iekārtu klase, kas būvēta uz vairāku kolektoru bipolārajiem tranzistoriem. Šāda iekārtu klase nodrošināja ātrdarbību, kas līdzinās TTL shēmu ātrdarbībai un jaudas patēriņu tuvu KMOP struktūrām. Kaut gan loģiskie līmeņi šajās shēmās atrodas ļoti tuvu viens otram (High: 0.7V, Low: 0.2V), I2L shēmām ir augsta traucējumnoturība pateicoties, tam, ka tās tiek vadītas ar strāvu nevis spriegumu.

I2L shēmas sirds ir atvērta kolektora tranzistora invertors. Parasti tas ir NPN tranzistors, kura bāzē papildus tiek injicēta tiešā strāva. Zems loģiskais līmenis ieejā nozīmē strāvas plūsmu pret zemi, savukārt augsts loģiskais līmenis ir pie augstomīga Z stāvokļa tranzistora ieejā. Izejas signāls tiek noņemts no kolektora, kas nodrošina līdzīgus spriegumus.




I2L:
Divkāršas
Injekcijas
Loģika
(Integrated
Injection
Logic)


PNP tranzistors ir injekcijas strāvas tranzistors, bet NPN tranzistors ir ātrdarbīgs slēdzisinvertors.



I2L : Divkāršas Injekcijas Loģika (Integrated Injection Logic)

Lai saprastu kā strādā I2L shēma, jāaplūko tranzistora invertora strāvas. Ja pie 0 vērtības ieejā, bāze ir sazemēta, tad tranzistors ir slēgts un tā izejas kolektors ir augstomīgā jeb brīvā stāvoklī. Savukārt, ja ieejā ir 1 līmenis, proti augstomīgs stāvoklis, tranzistora bāzē plūst strāva, kas noved pie kolektora sprieguma samazināšanās. Par cik tranzistora izeja var tikai samazināt izejas pretestību, bet nevar padot kādu spriegumu uz nākošo pakāpi, droši vairākas tranzistoru izejas var savienot kopā. Tādējādi var veidot savienoto UN shēmu jeb wired AND gate. Ja divu invertoru izejas ir saslēgtas kopā, pēc De-Morgana likuma mēs iegūstam divu ieeju VAI-NE shēmu. Parasti, I2L shēmas būvē ar 1, 2 vai 3 atsevišķiem kolektoriem, kas atļauj būvēt līdz 3 ieejām UN-NE un VAI-NE shēmas samērā vienkāršā veidā, skat. zīmējumus.







I2L : Divkāršas Injekcijas Loģika (Integrated Injection Logic)

1.Zīm. Tipiska I2I shēma

2.Zīm. Šotkija I2L shēma

Struktūrai ar Šotkija diodēm ir raksturīga mazāka kapacitāte, mazāka signālu amplitūda, un mazāka signālu aizture.






ECL : Emitera Saites Loģika (Emitter coupled logic)

ECL ir loģisko shēmu klase, kas ir ātrdarbīga pateicoties bipolāro tranzistoru diferencējošai pakāpei ir vienu izeju, kur emitera strāva tiek ierobežota piesātinājuma apgabala robežās. Dažreiz ECL shēmas sauc par current-steering logic (CSL), current-mode logic (CML) or current-switch emitter-follower (CSEF) logic.

Zīmējumā viens no ECL shēmas variantiem.



ECL shēmas tranzistori nekad nav piesātināti, ieejas un izejas spriegumi ir mazas amplitūdas robežās (0.8 V), ieejas impedance ir augsta, izejas pretestība, savukārt, zema. Tranzistori pārslēdzas ātri un loģisko elementu aiztures ir mazas, izeju paplašinājuma koeficients ir augsts. Komplementārās izejas samazina signālu izplatīšanās laikus, jo nav vajadzīgi papildus invertori, tomēr shēma patērē diezgan daudz strāvas, arī tukšgaitā. Kriptogrāfijas pielietojumos, šādas shēmas ir mazāk pakļautas blakus kanālu trokšņiem, kā arī pašas ģenerē samērā maz trokšņu, kas nonāk jaudas avotā.


Shēmā, tranzistori Q1 un Q2, Q3 veido diferencējošo divu ieeju A un B kaskādi, savukārt tranzistors Q4 un diodes nodrošina termo-stabilu spriegumu Q3 bāzē, kas savukārt nodrošina to, ka kopējais emitera rezistors kalpo gandrīz kā strāvas avots. Q2 un Q3 kolektori nodrošina pretējas fāzes spriegumus uz izejām.


ECL shēmas strādā ar negatīvu barošanas spriegumu, turpretī standarta loģiskās shēmas, piemēram TTL un KMOP, strādā ar pozitīvu barošanas spriegumu. Tas ir tāpēc, lai mazinātu barošanas sprieguma izmaiņu ietekmi uz ECL loģiskajiem līmeņiem. ECL shēmas ir jūtīgākas pret trokšņiem uz  $V_{\text{CC}}$  un relatīvi nejūtīgas pret trokšņiem uz  $V_{\text{EE}}$ .

MOP Logika (Metal Oxide Semiconductor Logic), PMOS un NMOS

MOP loģika jeb MOS (Metal Oxide Semiconductor logic) izmanto nmop un pmop tranzistorus loģisko shēmu izbūvē. Parasts NMOS invertors ir parādīts pirmajā zīmējuma pa labi. Ja ieeja ir LOW stāvoklī, NMOP transistors strāvu nevada un tāpēc izeja ir HIGH stāvoklī. Savukārt, ja ieeja ir HIGH stāvoklī, NMOP transistors vada strāvu un tāpēc izeja būs LOW stāvoklī.

Par cik mikroshēmu tehnikā ir vieglāk izveidot tranzistoru nekā rezistoru, tad shēmās rezistors ir aizvietots ar NMOP tranzistoru. Šis NMOP tranzistors darbojas kā rezistors, skat. otro zīmējumu pa labi.





KMOP Loģika jeb CMOS (Complementary Metal Oxide Semiconductor Logic), patentēta 1967. gadā.

KMOP ir tehnoloģija, ko šobrīd plaši izmanto integrālo shēmu uzbūvē. To lieto mikroprocesoru, mikrokontrolieru, statisko RAM atmiņu un daudzu citu loģisko iekārtu būvē.

KMOP tehnoloģijas izmanto arī dažādu analogo shēmu izveidē, piemēram, attēlu sensoros, datu pārvietotājos, integrālajos transīveros jeb uztvērējos un raidītājos komunikāciju jomā.

KMOP struktūras dažreiz sauc arī par COS-MOS (complementary-symmetry metal—oxide—semiconductor). Vārds komplementārā simetrija šeit nozīmē to, ka ciparu shēmu uzbūvē lieto komplementārus un simetriskus tranzistoru pārus ar pretēju vadītspēju, proti p-tipa un n-tipa lauka efekta tranzistors jeb MOSFET.

KMOP Loģika jeb CMOS (Complementary Metal Oxide Semiconductor Logic)


KMOP loģika ir būvēta uz abu tipu NMOP and PMOP tranzistoru bāzes. Likums ir šāds:


NMOP tranzistors vada, ja ieeja ir HIGH stāvoklī.

PMOP tranzistors vada, ja ieeja ir LOW stāvoklī.

Tātad vienmēr, ja viens tranzistors ir slēgts, otrs būs atvērts un otrādi.


Zīmējumos redzam loģiskā invertora uzbūvi.






Lai uzbūvētu loģiskās funkcijas UN un VAI, ir nepieciešams manipulēt ar tranzistoru ceļiem. Ja ceļš sastāv no diviem tranzistoriem virknes slēgumā, abiem tranzistoriem jābūt vaļa lai modelētu UN funkciju. Ja ceļš sastāv no diviem paralēliem tranzistoriem, tad vismaz vienam tranzistoram jābūt vaļā lai modelētu VAI funkciju.


N tipa tranzistors ir būvēts uz P-tipa substrāta bāzes. P tipa tranzistors ir būvēts uz N-tipa apgabala (n-well). P-tipa substrāta kontakts ir pievienots pie  $V_{\rm SS}$  un N-tipa apgabala kontakts pie  $V_{\rm DD}$ .





UN-NE loģiskais KMOP elements

KMOP struktūras loģiskā shēma (A+B)' jeb NOR2 un tranzistoru darbību aprakstoša īstenības tabula




АВ	MnA	MnB	MpA	МрВ	Out
0 0	OFF	OFF	ON	ON	1
0 1	OFF	ON	ON	OFF	0
1 0	ON	OFF	OFF	ON	0
1 1	ON	ON	OFF	OFF	0

(a) CMOS circuit

(b) Operation summary

KMOP struktūras loģiskā shēma (AB)' jeb NAND2 un tranzistoru darbību aprakstoša īstenības tabula





	A	В	MnA	MnB	MpA	MpB	Out
Į	0	0	OFF	OFF	ON	ON	1
ĺ	0	1	OFF	ON	ON	OFF	1
	1	0	ON	OFF	OFF	ON	1
	1	1	ON	ON	OFF	OFF	0

(a) CMOS circuit

(b) Operation summary

KMOP invertora jaudas patēriņa grafiki un aprēķins






#### VI Power is Given By:

$$\begin{split} & P_{VI} = V_{CC} \times \frac{1}{2} I_{Max} \times \text{Rise Time to Period Ratio} \\ & \text{Rise Time to} = \frac{V_{CC} - 2V_T}{V_{CC}} \times \frac{t_{RISE} + t_{FALL}}{t_{TOTAL}} \\ & \text{Where} \, \frac{1}{t_{TOTAL}} = \text{Frequency} \\ & P_{VI} = 1/_2 \, (V_{CC} - 2V_T) \, I_{CC \; Max} \, (t_{RISE} + t_{FALL}) \; \text{FREQ.} \end{split}$$

B-sērijas KMOP struktūras


Viena no KMOP struktūru galvenajām problēmām ir to ierobežotā ātrdarbība. KMOP ātrdarbība ir ierobežota pateicoties lielajai tranzistoru ieejas kapacitātei.


B-sērijas KMOP struktūras šo problēmu daļēji atrisina shēmas izejā izveidojot komplementāros invertorus. Šādas izejas pakāpes ir ar simetriskām izejas strāvām, tādējādi izejas stāvokļi pārslēdzas ļoti ātri pat tad, kad ieejas signāli mainās lēnām.




KMOP Divpusējs slēdzis jeb pārraides ventilis (bilateral switch or transmission gate TG)

Slēdzis ir samērā unikāla lieta KMOP shēmās. Šeit pilnībā tiek izmantotas simetrisko KMOP lauka tranzistoru slēdžu īpašības. Proti, lauka tranzistoru (S) izteces un (D) noteces var tikt apmainītas vietām neietekmējot atsevišķa tranzistora vai visas pārējās shēmas darbību. Kad n-tipa un p-tipa tranzistori ir saslēgti kā parādīts zīmējumā, kur to ieejas tiek vadītas ir komplementāru signālu, abi tranzistori tiks ieslēgti un izslēgti vienlaicīgi. Ja abi tranzistori ir slegti, tad kanāla pretestība ir liela un tas būs slēgts, ja abi tranzistori ir vaļā, tad signāls brīvi ies cauri kanālam. Kas patiešām ir interesants šajā shēmā, proti signālam X-Y nav jābūt obligāti ciparu. Ja vadāmais signāls atrodas barošanas spriegumu robežās, šāds slēdzis var komutēt pat analogos signālus, pie tam abos virzienos.






KMOP neinvertējošs buferis ar trim izejas stāvokļiem Shēmā (a) tranzistori TB un TC nodrošina shēmas trešo augstomīgo stāvokli izejā Shēmā (b) redzam lielākas jaudas buferi ar trim izejas stāvokļiem un komplementāro izejas pāri




KMOP struktūru loģiskie sprieguma līmeņi


No KMOP struktūru loģisko līmeņu grafika redzam, ka traucējumu noturība jeb "noise margin" ir 1V visā barošanas sprieguma diapazonā no 4,5-15V. Atgādināsim, ka TTL shēmas traucējumu noturība ir 0,4V. Tāpat redzam kā mainās KMOP loģiskie izejas līmeņi atkarībā no barošanas sprieguma vērtības.

KMOP struktūru garantētie loģiskie līmeņi atkarībā no shēmas barošanas sprieguma



KMOP reālas shēmas piemēri, UN-NE un VAI-NE loģika





diodes aizsargā shēmas ieejas no pārsprie gumiem