PORTFOLIO PROJEKTOWE

Mateusz Kaczmarek

Hardware Engineer

mateusz.kaczmarek000@o2.pl
mateusz.kaczmarek6.stud@pw.edu.pl
+48 795 403 497
www.linkedin.com/in/mateusz-kaczmarek-510382447
github.com/MKaczmarek-HW/Hardware-Portfolio

6 listopada 2026

Spis treści

Projekty dyplomowe 3
Praca Magisterska: Uniwersalny Modułowy System Pomiarowy . . . 3
Podsystem: Moduł SoM (System on Module) – Rockchip RK3588 . . . 4
Podsystem: Karta Rozszerzeń Ethernet TSN (IEEE 1588v2) . . . 7
Podsystem: Karta Zarządzająca Switch'em i Zasilaczem PoE . . . 10
Podsystem: Karta Kontrolera Zasilania PoE++ (IEEE 802.3bt) . . . 12
Podsystem: Zasilacz Sieciowy AC/DC PoE (LLC 500W) . . . 13
Praca Inżynierska: Zaawansowany System Audio-Wizualny . . . 15
Podsystem: Główna Płyta Przetwarzania Audio (Mixed-Signal PCB) . . . 17
Podsystem: Panel Przedni i Interfejs Użytkownika (HMI) . . . 19
Podsystem: Inteligentne Pokrętło z Wyświetlaczem (Smart Knob) . . . 23
Podsystem: Wielotransformatorowy Liniowy Zasilacz Sieciowy . . . 26

Projekty Akademickie i Studenckie 28
Kontroler Wideo VGA SoC (FPGA Zynq-7000) . . . 28
Adaptacyjny System Sonarowy . . . 30
System Akwizycji Danych (Mini-oscyloskop STM32 + RPi) . . . 33

Projekty z Technikum 35
6-Osiowe Ramię Robotyczne (Projekt z Technikum) . . . 35
Wielonożny Robot Kroczący „Skorpion" . . . 38

Projekty dyplomowe

Uniwersalny Modułowy System Pomiarowy

10.2025 - Obecnie (W toku)

Główny Konstruktor | Praca Magisterska

Projekt i fizyczna realizacja uniwersalnego, modułowego systemu do zautomatyzowanej analizy parametrów i charakterystyk częstotliwościowych wzmacniaczy audio. Platforma łączy przetwarzanie sygnałów (DSP), architekturę SoC oraz energoelektronikę, umożliwiając testowanie sprzętu w warunkach rzeczywistych obciążeń. System projektuje tak, aby docelowo dorównywał parametrami wiodącej aparaturze komercyjnej (m.in. Audio Precision APx555, QuantAsylum QA403).



Kluczowe rozwiązania technologiczne i architektura:

- Jednostka Centralna (SoM): Płyta główna z procesorem Rockchip RK3588 (Buildroot Linux), integrująca interfejsy komunikacyjne (PCIe, Gigabit Ethernet, USB, DP, HDMI, Wi-Fi/BT) oraz obsługująca ekran dotykowy eDP.
- Karty Pomiarowe i DSP (Zynq-7100): Architektura bazuje na dwóch identycznych, niskoszumnych torach ADC. Układy FPGA realizują sprzętowo algorytm korelacji wzajemnej sygnałów, co ma na celu eliminację szumów własnych aparatury i błędów nieliniowości.
- Aktywne Obciążenie RLC i Wzmacniacz GaN: Moduł sterowany bezpośrednio z jednostki centralnej, pozwalający na symulację rzeczywistych parametrów kolumn głośnikowych. Sygnał odniesienia dostarczany będzie przez docelowy, wzorcowy wzmacniacz klasy D zbudowany na tranzystorach GaN.
- Zasilanie Systemu: Środowisko zasilane będzie z głównej przetwornicy sieciowej w topologii pełnomostkowej LLC. Dodatkowo zaimplementowano przetwornicę pomocniczą z dedykowanym kontrolerem do obsługi urządzeń peryferyjnych w standardzie PoE.

Status Projektu i Harmonogram Prac:

- Wykonane etapy: Zdefiniowano pełną architekturę systemu. Przeprowadzono część symulacji analogowych i sfinalizowano schematy ideowe wybranych modułów. Zaprojektowano obwody drukowane (PCB) m.in. dla węzła komunikacyjnego Ethernet TSN oraz zasilacza PoE.
- Prace bieżące: Trwa układanie warstw PCB rdzenia obliczeniowego (SoM Rockchip). Moduły takie jak wzmacniacz GaN czy główna przetwornica LLC znajdują się w fazie koncepcyjnej.
- Dokładny status podsystemów: Szczegółowy i aktualny opis postępu prac nad każdym z realizowanych modułów znajduje się w kolejnych sekcjach niniejszego dokumentu.

Podsystem: Moduł SoM (System on Module) – Rockchip RK3588

Architektura i Zasilanie: Sercem układu obliczeniowego jest autorski moduł SoM bazujący na wydajnym procesorze aplikacyjnym Rockchip RK3588. Moduł integruje dwie kości pamięci LPDDR4, pamięć QSPI, eMMC oraz zaawansowaną sekcję zasilania. Dystrybucja energii opiera się na dedykowanym układzie PMIC oraz dodatkowych przetwornicach wspomagających, dostarczających zasilanie m.in. dla sekcji graficznej i rdzeni procesora. Całość zasilana jest ze przetwornicy trójfazowej obniżającej napięcie wejściowe 12V.

Stackup PCB i Impedancja: Zaprojektowano 8-warstwowy obwód drukowany (PCB), którego stos (stackup) został zoptymalizowany pod kątem procesu technologicznego JLCPCB oraz kosztów produkcji. Wykorzystanie cienkich warstw dielektryka (prepreg) pozwoliło na uzyskanie docelowych impedancji falowych dla sygnałów single-ended oraz par różnicowych. Dzięki temu możliwe było zachowanie relatywnie niewielkich szerokości ścieżek, co okazało się kluczowe dla pomyślnego wyprowadzenia (fan-out) wszystkich szybkich interfejsów spod gęstego footprintu układu BGA.



8-warstwowy stackup (Altium Designer)



Wyrównywanie długości (meandry) dla szyny PCIe

High-Speed Routing i Pamięci LPDDR4: Ukończono definicję reguł projektowych (Design Rules) oraz pełny routing magistrali pamięci LPDDR4. Z wykorzystaniem narzędzia xSignals w Altium Designer, poprowadzono ścieżki z uwzględnieniem fizycznej długości połączeń wewnątrz samej struktury krzemowej (die/package length) dla procesora i kości pamięci. Zapewniono precyzyjne wyrównanie długości (length tuning) na poszczególnych warstwach sygnałowych. Wyprowadzono również interfejsy szybkie (PCIe, RGMII, USB 3.0, DSI, HDMI), minimalizując przesunięcia fazowe w parach różnicowych.



LPDDR4 - Warstwa Top



LPDDR4 - Warstwa L6



LPDDR4 - Warstwa Bottom



Widok ogólny Top



Widok ogólny L3



Widok ogólny L6



Widok ogólny Bottom

Integracja Mechaniczna i Zarządzanie Termiczne (Model 3D): Ze względu na wysoką moc obliczeniową procesora RK3588, projekt obwodu drukowanego został ściśle zintegrowany z modelem mechanicznym chłodzenia. Rozmieszczenie kluczowych układów scalonych na warstwie górnej (SoC, LPDDR4, PMIC) oraz organizacja warstwy dolnej zostały zoptymalizowane pod kątem przepływu ciepła i montażu. Aby zapobiec naprężeniom mechanicznym i zginaniu laminatu, na spodzie płyty przewidziano dedykowaną, usztywniającą ramkę montażową (backplate). Odpowiada ona za stabilne mocowanie masywnego systemu aktywnego chłodzenia (radiator z miedzianymi ciepłowodami i wentylatorem) umieszczonego na głównej jednostce obliczeniowej.



Model 3D (Top) - Rozmieszczenie IC



Zintegrowane chłodzenie aktywne

Model 3D (Bottom) - Wyprowadzenia



Płytka usztywniająca (Backplate)

Podsystem: Karta Rozszerzeń Ethernet TSN (IEEE 1588v2)

Architektura i Komunikacja w Czasie Rzeczywistym: Karta rozszerzeń zaprojektowana jest do zapewnienia deterministycznej komunikacji sieciowej pomiędzy zewnętrznymi switchami, kartami pomiarowymi oraz głównym modułem SoM. Sercem układu jest zaawansowany switch TSN (Time-Sensitive Networking) LAN9696. Aby w przyszłości zagwarantować bezwzględne dostarczanie danych pomiarowych w czasie rzeczywistym, w projekcie zaimplementowana zostanie sprzętowa obsługa protokołu PTP (IEEE 1588v2). Za precyzyjną synchronizację czasu odpowiada dedykowany układ SyncE/PTP DPLL (ZL80732) współpracujący z dobrej jakości oscylatorem. Warstwę fizyczną (PHY) realizuje sześć poczwórnych układów LAN8814 komunikujących się ze switchem poprzez magistrale QSGMII, uzupełnionych o cztery interfejsy SFP+ (SFI). Komunikacja z płytą bazową (backplane) będzie odbywać się poprzez złącze krawędziowe SAMTEC MEC5.



Projekt PCB i Integralność Sygnałowa: Obwód drukowany karty rozszerzeń projektuję jako strukturę 6-warstwową. Z uwagi na znacznie większy dostępny raster i większą przestrzeń montażową w porównaniu do modułu SoM, zdecydowałem się zrezygnować ze skomplikowanego, 8-warstwowego stosu (stackup). Wybór zoptymalizowanego, 6-warstwowego profilu pozwala na istotne obniżenie kosztów produkcji, przy jednoczesnym rygorystycznym spełnieniu wymagań dotyczących integralności sygnałowej (SI) oraz integralności sieci zasilania (PI). Złożony blok zasilający docelowo ma generować stabilne napięcia dla całego układu, w tym prądy rzędu 12A dla głównego rdzenia.

Aktualny Status Prac (Layout): Zakończyłem etap lokowania komponentów (placement) na obwodzie drukowanym oraz schematy ideowe. Z powodzeniem zrealizowałem fan-out układów BGA, w tym wyprowadzenie par różnicowych magistrali QSGMII oraz PCIe 3.0. Ukończyłem pełny routing szybkiej pamięci (DDR4), z wykorzystaniem precyzyjnego wyrównywania długości ścieżek (length tuning) na poszczególnych warstwach sygnałowych, co powinno zagwarantować prawidłowe okno czasowe (timing margin) dla transferu danych. Prace nad pełnym routingiem PCB są w toku.



Ogólny rzut warstw sygnałowych (magistrale QSGMII i PCIe)



Routing pamięci DDR - Wszystkie warstwy



DDR - Warstwa 2 (Czerwona)



DDR - Warstwa 3 (Żółta)



DDR - Warstwa 4 (Zielona)



DDR - Warstwa 5 (Niebieska)

Integracja Przestrzenna i Mechaniczna (Model 3D): Poniżej przedstawiono model 3D obrazujący upakowanie komponentów oraz rozmieszczenie interfejsów mechanicznych. Kartę wyposażyłem w dwa masywne złącza krawędziowe SAMTEC, które zapewnią stabilne połączenie z płytą bazową. Na warstwie wierzchniej (Top) rozmieściłem główny układ switcha z pamięciami, szereg sześciu poczwórnych układów PHY (LAN8814) oraz odpowiadające im ekranowane transformatory sygnałowe. Z kolei na warstwie spodniej (Bottom) zlokalizowałem rozbudowaną sekcję zasilania osłoniętą dedykowanymi ekranami, a także radiatory odprowadzające ciepło z układów PHY. Taki układ przestrzenny gwarantuje ekstremalnie krótkie ścieżki sygnałowe pomiędzy kluczowymi węzłami sieciowymi oraz optymalne zarządzanie termiką układu.



Model 3D (Top) - Widok ogólny z aktywnym chłodzeniem



Model 3D (Top) - Rzut perspektywiczny złącz krawędziowych



Model 3D (Bottom) - Sekcja układów PHY (LAN8814)



Model 3D (Bottom) - Profil i ekrany magnetyczne

Podsystem: Karta Zarządzająca Switch'em i Zasilaczem PoE

Architektura i Zasilanie: Karta rozszerzeń zaprojektowana do nadrzędnego zarządzania zasilaczem PoE oraz komunikacji z zewnętrznym switchem. Główną jednostką obliczeniową jest mikroprocesor STM32MP133DAE7 (przystosowany do aplikacji przemysłowych, pracujący pod kontrolą systemu Linux). Stanowi on centralny punkt układu, posiadając bezpośredni dostęp do dedykowanych pamięci DDR3, QSPI oraz eMMC. System zasilany jest z płyty bazowej napięciem 12V lub bezpośrednio z PoE (54V). Konwersja napięć na poziomy wymagane przez logikę (m.in. 5V, 3.3V oraz 1.8V dla głównego rdzenia SoC) realizowana jest za pomocą dedykowanego układu PMIC STPMIC1DPQR.



Komunikacja i Bezpieczeństwo (Izolacja Galwaniczna): Procesor STM32MP1 posiada dwa wbudowane kontrolery MAC Ethernet, które komunikują się poprzez interfejs RGMII z zewnętrznymi układami PHY (DP83869HMRGZR). Wyjścia sieciowe zabezpieczono pełną izolacją transformatorową. W celu zapewnienia niezawodności w środowisku przemysłowym, karta realizuje łączność diagnostyczną i operacyjną z rygorystycznym podziałem domen: zaimplementowano sprzętowy kontroler CAN z izolacją galwaniczną oraz konwerter SPI-Ethernet służący jako awaryjny kanał (fail-safe). Komunikacja z nadrzędnym zewnętrznym switchem przebiega z użyciem izolowanej magistrali I2C. Mikrokontroler sprawuje również nadzór termiczny nad urządzeniem, aktywnie sterując prędkością zintegrowanego wentylatora za pomocą sygnału PWM. Komunikacja z płytą bazową systemu odbywa się przez ustandaryzowane złącze krawędziowe w formacie PCIe x16.

Projekt PCB, EMI i Aktualny Status: Obwód drukowany zaprojektowano na 6-warstwowym stosie (stackup) JLC06161H-3313, co pozwoliło na redukcję kosztów przy zachowaniu rygorystycznych wymagań integralności sygnałowej (SI). Dla ochrony przed interferencjami RF i minimalizacji zakłóceń emitowanych (EMI), kluczowe bloki logiczne oraz główne źródła emisji (w tym zasilacze impulsowe) przykryto dedykowanymi ekranami mechanicznymi (RF shields). Zakończono obrys mechaniczny oraz rozmieszczanie (placement) komponentów, a sekcja zasilająca na warstwie dolnej (Bottom) została w pełni rozplanowana. Aktualnie prowadzony jest routing szybkich interfejsów, w tym magistrali pamięci DDR3 z precyzyjnym wyrównywaniem długości ścieżek (length tuning) za pomocą narzędzia xSignals w środowisku Altium Designer.

#	Name	Material	Type	Weight	Thickness	Dk	Df
	Top Overlay		Overlay				
	Top Solder	Solder Resist	Solder Mask		0.010 16mm	3.8	
1	SIGNAL_TOP	CF-004	Signal	1oz	0.035mm		
	Prepreg_1	3313	Prepreg		0.0994mm	4.1	0.02
2	GND_1	CF-004	Signal	1/2oz	0.0152mm		
	Core_1	Core_JLCPCB	Core		0.55mm	4.6	0.02
3	POWER_SIGNAL_1		Signal	1/2oz	0.0152mm		
	Prepreg_2	2116	Dielectric		0.1088mm	4.16	
4	POWER_SIGNAL_2		Signal	1/2oz	0.0152mm		
	Core_2	Core_JLCPCB	Core		0.55mm	4.6	0.02
5	GND_2	CF-004	Signal	1/2oz	0.0152mm		
	Prepreg_3	3313	Prepreg		0.0994mm	4.1	0.02
6	SIGNAL_BOTTOM	CF-004	Signal	1oz	0.035mm		
	Bottom Solder	Solder Resist	Solder Mask		0.010 16mm	3.8	
	Bottom Overlay		Overlay				

6-warstwowy stackup (JLC06161H-3313)



Wyrównywanie długości (tuning) dla pamięci DDR3



Model 3D (Top) - Chłodzenie i ekrany RF



Model 3D (Top) - Rzut bez wentylatora



Model 3D (Bottom) - Sekcja zasilania

Podsystem: Karta Kontrolera Zasilania PoE++ (IEEE 802.3bt)

Architektura Systemu i Zarządzanie Zasilaniem: Karta rozszerzeń zaprojektowana do zaawansowanego zarządzania dystrybucją energii w standardzie PoE++. Za kontrolę limitów prądowych, negocjację mocy oraz monitorowanie napięć odpowiada specjalistyczny chipset PSE (Power Sourcing Equipment) w postaci pary układów: LTC4291IUF-1 oraz LTC4292IUJ. Architektura ta dzieli kontroler na część cyfrową i analogową, co pozwoliło na implementację niezawodnej bariery izolacji galwanicznej pomiędzy logiką sterującą a portami wyjściowymi zasilacza (54V). Układ dostarcza zasilanie na 4 niezależne kanały o dużej mocy, obniżając jednocześnie napięcie PoE za pomocą zintegrowanej sekcji przetwornic DC/DC do poziomów 5V oraz 3.3V na potrzeby logiki własnej.



Nadzór i Komunikacja (STM32H7): System kontrolny karty oparto na mikrokontrolerze STM32H7R3L8H6, który do płynnej pracy wykorzystuje zewnętrzne zasoby pamięci połączone przez ultraszybkie interfejsy OctoSPI oraz HyperBus RAM. Do trwałego przechowywania logów i oprogramowania zastosowano układ eMMC. Karta integruje układ PHY Ethernet (DP83822IRHBT) uzupełniony o moduł SPI-to-ETH, stanowiący kanał bezpieczeństwa. Wymiana danych z płytą główną (m.in. przez magistrale CAN, I2C oraz sygnały GPIO) realizowana jest z użyciem pełnej izolacji galwanicznej. Całość wyprowadzono na standardowe złącze krawędziowe PCIe.

Projekt PCB i Aktualny Status: Płytka drukowana bazuje na tym samym, sprawdzonym 6-warstwowym stosie (stackup), który zastosowano w poprzednich modułach rozszerzeń, co gwarantuje spójność produkcyjną i odpowiednie parametry dla szybkich sygnałów. Na ten moment ukończono projekt schematów ideowych oraz w pełni zdefiniowano obrys mechaniczny PCB uwzględniający dedykowane strefy chłodzenia oraz podziały mas (GND / ISOGND) dla barier izolacyjnych. Zdefiniowano reguły projektowe i sfinalizowano ułożenie komponentów. Płyta jest gotowa do etapu routingu. Ekrany RF oraz potężny bank kondensatorów na warstwie wierzchniej i spodniej zapewniają stabilność dla udarów prądowych standardu PoE++.



Model 3D (Top) - Rozmieszczenie komponentów, ekranów i chłodzenia



Model 3D (Bottom) - Bank kondensatorów dla linii PoE

Podsystem: Zasilacz Sieciowy AC/DC PoE (LLC 500W)

Topologia i Stopień Wejściowy: Główne źródło zasilania PoE w systemie zostało zaprojektowane z myślą o konwersji napięcia sieciowego AC (230V) na izolowane napięcie stałe wymagane przez standard PoE. Stopień wejściowy wyposażono w rozbudowany filtr EMI, aktywny układ poprawy współczynnika mocy (PFC) oraz kompleksowy zestaw zabezpieczeń: przeciwprzepięciowych, przeciwzwarciowych (nadprądowych) i przeciwporażeniowych. Architektura zasilacza bazuje na topologii półmostkowej przetwornicy rezonansowej LLC o mocy ciągłej 500W. Dodatkowo, na obwodzie zintegrowano pomocniczą przetwornicę typu Flyback o mniejszej mocy, dedykowaną do zasilania układów sterujących po stronie pierwotnej i wtórnej oraz do zasilania wentylatorów.



Modyfikacja Projektu Referencyjnego i Komponenty: Projekt bazuje na sprawdzonym projekcie referencyjnym Texas Instruments. Opracowanie to zostało przeze mnie gruntownie przeanalizowane i przeprojektowane na potrzeby specyfikacji napięciowej standardu PoE (oryginalny projekt zakładał wyjście 48V). Wymagało to m.in. ponownego przeliczenia i optymalizacji pętli sprzężenia zwrotnego. Zadbano również o aspekty łańcucha dostaw – dokonano substytucji elementów magnetycznych tak, aby bazować wyłącznie na komercyjnie i powszechnie dostępnych transformatorach i cewkach, całkowicie eliminując problematyczną konieczność ręcznego nawijania elementów.

Konstrukcja Mechaniczna i Odporność (V-Slot): Zasilacz wykonano na standardowym, 4-warstwowym obwodzie drukowanym. Z racji docelowej architektury modułowej, w której zewnętrzne karty wpinane są pionowo w złącza krawędziowe, płyta nośna narażona byłaby na pęknięcia laminatu. Aby temu zapobiec, konstrukcję zintegrowano z dedykowaną ramą nośną z aluminiowych profili konstrukcyjnych V-Slot 20x20. Całość zamknięto w metalowej obudowie chroniącej przed uszkodzeniami mechanicznymi oraz pełniącą rolę ekranu fal elektromagnetycznych (RF). Dla zagwarantowania bezpieczeństwa operatora, na spodniej części profili przewidziano dodatkową osłonę izolacyjną z wycięciami na złącza, całkowicie chroniącą przed porażeniem.



Model 3D (Top) - Główne filtry i komponenty mocy



Model 3D (Top)

Model 3D (Bottom) - Wzmocnienia konstrukcji V-Slot 20x20



Złącza krawędziowe wpinane pionowo

Zaawansowany System Audio-Wizualny

10.2024 - 09.2025 (obroniona)

Główny Konstruktor | Praca Inżynierska

Projekt, konstrukcja oraz fizyczne uruchomienie zaawansowanego, modułowego systemu audio-wizualnego. Platforma integruje wysokiej klasy tory przetwarzania sygnałów analogowych z nowoczesnym, cyfrowym systemem sterowania i interfejsem użytkownika (UI).



Architektura Systemu i Komunikacja:

- Główne PCB Audio: Serce systemu odpowiadające za kondycjonowanie sygnału. Łączy zaawansowaną sekcję analogową (przedwzmacniacze, filtry, korektory) z cyfrową jednostką nadrzędną zarządzającą routingiem audio.
- Panel Przedni i Pokrętła Magnetyczne: Interfejs użytkownika oparty na 7-calowym ekranie dotykowym. Uzupełniają go pokrętła magnetyczne (działające jako bezstykowe enkodery), z których każde posiada własny, zintegrowany wyświetlacz do prezentacji parametrów (np. głośności czy wybranego źródła).
- Magistrale i DSP: Wymiana danych w systemie realizowana jest przez gęstą sieć interfejsów (SPI, I2C, UART). Sygnały audio przesyłane są cyfrowo magistralami I2S/SAI do procesora DSP lub analogowo do przetworników ADC w celu sprzętowego wyliczania szybkiej transformaty Fouriera (FFT) i wizualizacji widma.

Integracja Mechaniczna i Architektura Przestrzenna: Konstrukcja urządzenia wymagała ścisłego powiązania projektowania elektroniki (ECAD) z mechaniką (MCAD). Zaprojektowano dedykowaną obudowę, która mieści rozbudowaną płytę główną, masywną sekcję zasilania, aktywne chłodzenie oraz wielomodułowy panel przedni. Rozmieszczenie elementów zostało zoptymalizowane pod kątem przepływu powietrza, minimalizacji zakłóceń elektromagnetycznych (separacja zasilacza od czułych torów audio) oraz ergonomii obsługi przez użytkownika.



Model 3D (Front-1)



Model 3D (Front-2)



Model 3D (Tył-1)



Model 3D (Tył-2)

Podsystem: Główna Płyta Przetwarzania Audio (Mixed-Signal PCB)

Przetwarzanie Analogowo-Cyfrowe (Mixed-Signal Design): Zaprojektowana płyta główna to masywny obwód drukowany stanowiący hybrydę technologii analogowej i cyfrowej. Z uwagi na obecność czułych sygnałów akustycznych, kluczowym wyzwaniem projektowym było rygorystyczne odseparowanie domen zasilania: sekcja analogowa zasilana jest napięciem symetrycznym ± 15V, podczas gdy bloki cyfrowe operują na niezależnych liniach 5V oraz 3.3V. Płyta integruje szereg zaawansowanych bloków funkcjonalnych, dając ogromne możliwości konfiguracji toru audio.



Topologia i Funkcjonalność Toru Audio: Płyta została wyposażona w dedykowane, niskoszumne przedwzmacniacze dla wkładek gramofonowych typu MM (Moving Magnet) oraz MC (Moving Coil), których sygnał trafia na sprzętowy filtr subsoniczny i ultrasoniczny chroniący przetworniki przed niepożądanymi oscylacjami. Przełączanie źródeł sygnału (wejścia gramofonowe, liniowe, bezprzewodowy moduł Bluetooth) realizowane jest za pomocą przekaźników i dedykowanych przełączników analogowych sterowanych z poziomu mikrokontrolera. W dalszym etapie sygnał może zostać poddany obróbce w 20-pasmowym korektorze graficznym lub/i w precyzyjnym korektorze tonów w konfiguracji Wiena. Architektura pozwala na całkowite pominięcie sekcji korekcji (Bypass) w celu zachowania absolutnej wierności sygnału.

Realizacja Sprzętowa: Projekt został z sukcesem przeniesiony z fazy symulacji do fizycznej implementacji. Ze względu na gęstość upakowania tysięcy elementów pasywnych (odpowiadających za filtry i korektory), obwód drukowany charakteryzuje się znacznymi gabarytami. Zmontowana i uruchomiona płyta główna dowodzi skuteczności przyjętych reguł projektowych w zakresie redukcji przesłuchów oraz utrzymania wysokiego odstępu sygnału od szumu. Pomyślnie zweryfikowano działanie bloków zasilania, interfejsów komunikacyjnych (Bluetooth) oraz kluczowych torów wzmocnienia akustycznego.



Model 3D PCB (Top) - Gęsty układ bloków analogowych



Model 3D PCB (Bottom) - Sekcja korektorów graficznych i radiatory



Wyprodukowana płyta główna (Top)



Zmontowana sekcja dolna (Bottom)



Zbliżenie na niskoszumne tory wejściowe wkładek MM i MC



Sekcja cyfrowa z mikrokontrolerem nadrzędnym i modułem Bluetooth

Podsystem: Panel Przedni i Interfejs Użytkownika (HMI)

Architektura Systemu Sterowania (HMI): Panel przedni stanowi zaawansowany interfejs człowiek-maszyna (HMI), oparty na wydajnym mikrokontrolerze STM32H743BIT6. Jednostka ta zarządza złożonym systemem peryferiów, w tym 7-calowym wyświetlaczem dotykowym IPS, komunikując się z nim poprzez 24-bitowy sprzętowy interfejs LTDC. Aby zapewnić płynne działanie graficznego interfejsu użytkownika (GUI) opartego na frameworku TouchGFX, system wyposażono w zewnętrzną pamięć SDRAM (buforowanie klatek) podłączoną przez równoległą magistralę FMC, oraz szybkie pamięci Flash NOR (interfejsy QSPI i FMC) do przechowywania zasobów graficznych i kodu.



Bezstykowe Enkodery Magnetyczne i Układ Zasilania: Rozwiązaniem w projekcie jest całkowita rezygnacja z klasycznych, mechanicznych potencjometrów. Panel wyposażono w pięć obrotowych pokręteł z własnymi wyświetlaczami, których rotacja odczytywana jest bezstykowo przez matrycę czujników Halla (AS1313KLEATR-2000). Sensory reagują na zmiany pola magnetycznego z magnesów rozmieszczonych naprzemiennie biegunami, co pozwala mikrokontrolerowi na precyzyjne wyznaczenie wektora oraz prędkości obrotu. Każde pokrętło otoczone jest pierścieniem diod RGB sterowanych przez dedykowane układy TLC59116FIPWR. Zasilanie tak złożonego systemu wymagało zaprojektowania wielonapięciowej sekcji DC/DC na płycie, generującej stabilne napięcia dla matrycy IPS (AVDD 9.8V, VCOM 3.8V) oraz napięcia polaryzujące VGH (18V) i VGL (-6V) przy użyciu dedykowanych pomp ładunku i stabilizatorów.

Konstrukcja Mechaniczna i GUI (TouchGFX): Zaprojektowany 6-warstwowy obwód drukowany stanowił duże wyzwanie technologiczne z uwagi na swoje gabaryty (656×130 mm). Z racji tak dużej rozpiętości laminatu oraz nacisku mechanicznego wywieranego podczas obsługi pokręteł, w procesie montażu zastosowano na spodniej stronie dedykowaną płytę usztywniającą. Wycięto ją laserowo ze stali nierdzewnej, co gwarantuje sztywność konstrukcji. Interfejs graficzny urządzenia napisano w oparciu o framework TouchGFX, który pozwala na płynną animację sprzętowo wyliczanego widma audio. Szybka transformata Fouriera (FFT) realizowana jest z wykorzystaniem zoptymalizowanej biblioteki matematycznej CMSIS DSP, co pozwala na analizę w czasie rzeczywistym.



Model 3D - Rozmieszczenie 7"matrycy i 5 pokręteł

Widok PCB (Top)



Widok PCB (Bottom)



Detale routingu centralnej sekcji (MCU i SDRAM)



Detal layoutu - Matryca czujników magnetycznych Halla



Detal layoutu - Sterowniki LED (I2C)



Zmontowany panel (Front) - szeroki kadr z matrycą

Zmontowany panel (Front) - zbliżenie na wyświetlacz 7"



Prawa sekcja pokręteł magnetycznych (enkodery obrotowe)



Zbliżenie na enkodery wyposażone w LED pod spodem



Płyta usztywniająca ze stali nierdzewnej



Detale cięcia laserowego i dostęp do złącz komunikacyjnych

Pełny rzut mechaniki stalowej na tylnej części panelu (Bottom)

GUI - Ekran główny z wizualizacją widma audio (FFT z CMSIS)



GUI - Obsługa pasmowego korektora graficznego



GUI - Panel ustawień (Jasność matrycy, moduł Bluetooth)

GUI - Minimalistyczny ekran startowy (Tryb Standby)



Prototyp

Podsystem: Inteligentne Pokrętło z Wyświetlaczem (Smart Knob)

Architektura Systemu i Zarządzanie Wyświetlaczem: Inteligentne pokrętło to wysoce zintegrowany, autonomiczny moduł pełniący rolę zaawansowanego interfejsu użytkownika. Centralną jednostką obliczeniową jest mikrokontroler STM32H723ZGT6, który odpowiada za renderowanie grafiki i komunikację z panelem głównym. Wizualizacja parametrów realizowana jest na okrągłym wyświetlaczu o przekątnej 2,1 cala (sterownik ST7701S), obsługiwanym przez 18-bitową równoległą magistralę wideo (LTDC). Aby sprostać wymaganiom płynnego interfejsu (TouchGFX), system rozbudowano o zewnętrzną pamięć SDRAM (magistrala FMC), pamięć QSPI Flash dla zasobów graficznych, układ pamięci NOR Flash oraz złącze kart microSD. Całość komunikuje się z płytą matką panelu przedniego za pomocą elastycznej taśmy FPC (interfejsy SPI, I2C, JTAG, GPIO).



Projekt High-Speed PCB: Układ elektroniczny umieszczono na 6-warstwowym obwodzie drukowanym w kształcie okręgu o średnicy 76 mm (laminat FR-4, $T_g = 155°C$, wykończenie ENIG). Dbano o kontrolę impedancji oraz precyzyjne wyrównywanie długości (length tuning / meandrowanie) dla linii adresowych i danych szybkich pamięci SDRAM i Flash, a także równoległej magistrali wideo LTDC. Podświetlenie ekranu sterowane jest sygnałem PWM poprzez zintegrowaną przetwornicę TPS61169DCKR, zasilającą kaskadę białych diod LED (12.8V, 20mA).



Model 3D PCB (Top) - MCU, złącze FPC, pamięci i czytnik uSD



Model 3D PCB (Bottom) - Sekcja zasilania

Wyprodukowana płytka (Top) - Front z nałożoną matrycą 2.1"

Zmontowana płytka (Bottom) z elastyczną taśmą sygnałową FPC

Zintegrowana Konstrukcja Mechaniczna i Optyczna: Pokrętło to układ mechatroniczny składający się z 11 precyzyjnych elementów, łączących różne technologie obróbki materiałów. Podstawą modułu jest transparentna osłona wydrukowana z żywicy fotopolimerowej (SLA), umożliwiająca przepływ światła z diod RGB umieszczonych na panelu głównym. Oś obrotu stanowi stalowa tuleja toczona na maszynach CNC, zintegrowana z łożyskiem kulkowym (6802). Rotor, wykonany z tworzywa PLA (druk FDM), posiada wklejone naprzemiennie magnesy neodymowe. Obracają się one tuż nad czujnikami Halla płyty głównej, umożliwiając bezstykowy odczyt pozycji i prędkości obrotowej. Wierzchnią warstwę stanowi anodyzowana aluminiowa obudowa wykończona szkłem ochronnym oraz elastycznym uchwytem z elastomeru (TPU).



Baza - Osłona (SLA), tuleja (CNC) i łożysko



Naprzemienny układ magnesów neodymowych w rotorze



Montaż zintegrowanego PCB oraz okrągłego ekranu 2.1"



Kompletny moduł - Aluminiowa tuleja, szkło i nakładka TPU

Podsystem: Wielotransformatorowy Liniowy Zasilacz Sieciowy

Architektura Zasilania i Dystrybucja Energii: Zasilacz systemu audio został zaprojektowany jako wielosekcyjny układ liniowy. Głównym założeniem było zapewnienie absolutnie stabilnego napięcia oraz pełnej izolacji galwanicznej pomiędzy czułymi torami analogowymi a cyfrową sekcją sterowania. W systemie wykorzystano aż cztery dedykowane transformatory toroidalne. Ich wybór podyktowany był bardzo niskim polem rozproszenia magnetycznego oraz wysoką sprawnością, co jest parametrem krytycznym w pobliżu wysokoczułych przedwzmacniaczy gramofonowych (RIAA). Tor analogowy zasilany jest z sekcji symetrycznych (transformatory 50VA, mostki Graetza, masywne banki kondensatorów filtrujących), podczas gdy część cyfrowa zasilana jest z niezależnego transformatora z uzwojeniami połączonymi szeregowo.



Filtracja EMI i Bezpieczeństwo (OVP/OCP): Aby spełnić rygorystyczne normy kompatybilności elektromagnetycznej (EMC), na wejściu sieciowym 230V zaimplementowano filtry ograniczające emisję i odbiór zakłóceń przewodzonych. Filtracja opiera się na dedykowanych kondensatorach bezpieczeństwa klasy X (wielokrotne tłumienie zakłóceń różnicowych) oraz klasy Y, połączonych z dławikami składowej wspólnej i różnicowej. Kondensatory Y odprowadzają zakłócenia asymetryczne bezpośrednio do przewodu ochronnego (PE), który jest galwanicznie spięty z metalową obudową urządzenia. Zabezpieczenie nadnapięciowe realizują warystory, a nadprądowe – bezpieczniki topikowe przy złączu standardu IEC.

Układ Łagodnego Startu (Soft-Start) i Konstrukcja PCB: Zastosowanie czterech transformatorów toroidalnych oraz potężnej pojemności banków filtrujących generuje ekstremalnie wysoki prąd rozruchowy w momencie włączenia urządzenia, co mogłoby skutkować aktywacją zabezpieczeń instalacji elektrycznej. Aby temu zapobiec, zaimplementowano sprzętowy układ "Soft-Start". Wykorzystuje on ceramiczne rezystory mocy (100Ω, 5W), które ograniczają prąd uderzeniowy przez .ok pierwszą sekundę. Następnie analogowy obwód czasowy (oparty na mostku Graetza i stałej czasowej RC) zwiera rezystory za pomocą przekaźnika. Całość zasilacza zrealizowano na masywnej, 4-warstwowej płycie drukowanej o gabarytach 400×260 mm (laminat FR-4, $T_g = 155°$C, ENIG), co pozwoliło na bezpieczne prowadzenie ścieżek o dużych prądach przy zachowaniu odpowiednich odstępów izolacyjnych.



Model 3D PCB (Top) - Masywne banki kondensatorów i filtry



Model 3D PCB (Bottom)

Projekty Akademickie i Studenckie

Kontroler Wideo VGA SoC (FPGA Zynq-7000)

10.2025 - 02.2026 (Zakończony)

Projektant Układów Cyfrowych | Projekt Akademicki

Projekt i fizyczna implementacja heterogenicznego systemu wbudowanego (SoC) na platformie Digilent Zybo Z7-10. Zrealizowano integrację autorskiego sterownika wideo VGA opisanego w języku VHDL (logika programowalna PL) z procesorem ARM Cortex-A9 (system przetwarzania PS) za pośrednictwem magistrali AXI4. System w modelu bare-metal akwiruje dane z peryferiów (I2C, SPI) i renderuje dynamiczny interfejs graficzny w czasie rzeczywistym.

Kluczowe rozwiązania sprzętowe i programowe:

- Dynamiczna Rekonfiguracja Zegara (DRP): Przestrajalna pętla fazowa (MMCM/PLL) umożliwia płynną zmianę standardów VESA (od 640x480 do 1024x768 @ 85Hz) w czasie rzeczywistym z poziomu procesora. Wykorzystano bezpośredni zapis do rejestrów AXI4-Lite (Direct Register Access), pomijając biblioteki HAL dla pełnego determinizmu czasowego.
- Architektura Potokowa (Pipeline): Dynamiczny generator tekstu pracujący jako kontroler DMA. Zastosowano 4-etapową architekturę przetwarzania z 3-stopniową linią opóźniającą, skutecznie kompensującą kaskadowe opóźnienia odczytu z pamięci Video RAM (BRAM) oraz pamięci znaków (Font ROM).
- Zarządzanie Domenami Zegarowymi i Resetem: Separacja asynchronicznych domen zegarowych (Zegar systemowy vs. Pixel Clock do 100 MHz) za pomocą sprzętowej pamięci True Dual Port RAM. Wdrożono niezależny, asynchroniczny system resetu (Active-Low) dla domeny wideo, gwarantujący odporność na niestabilności pętli PLL.
- Oprogramowanie Bare-metal (C): Autorskie sterowniki interfejsów (I2C, SPI) operujące bezpośrednio na rejestrach oraz sprzętowy Watchdog Timer chroniący magistralę AXI przed zawieszeniem. Kompletna aplikacja uruchamiana jest z pamięci QSPI Flash przy użyciu bootloadera FSBL.

Architektura Systemu (Hardware Block Design): Struktura systemu SoC opiera się na ścisłej integracji autorskich modułów RTL z interfejsami Xilinx IP. Główne bloki funkcjonalne oznaczono numerami na poniższym schemacie:

- [14, 13] System Przetwarzania: Dwurdzeniowy procesor ARM Cortex-A9 (Zynq PS) komunikujący się z logiką PL przez centralny blok arbitrażu AXI Interconnect.
- [8, 9] Bufor Ramki (VRAM): Pamięć Block Memory Generator (True Dual Port) pełniąca rolę izolatora domen zegarowych, sterowana z procesora przez kontroler AXI BRAM.
- [10, 15, 16] Zarządzanie Zegarem i Resetem: Układ Clocking Wizard z portem DRP generujący sygnał zegara pikseli oraz blok Processor System Reset dystrybuujący sygnały asynchronicznego czyszczenia (wraz z bramką inwersji polaryzacji).
- [1-6] Potok Wideo (VHDL RTL): Autorska logika wideo: Vga Counter (podstawa czasu), generatory treści (Szachownica, Pasy, Tekst), multiplekser sygnałów Pixel Mux oraz moduł wyjściowy VGA Output.
- [7, 11, 12] Peryferia AXI: Kontrolery sprzętowe: blok GPIO (wyzwalanie trybów i soft-resetu), AXI Quad SPI (obsługa czujnika oświetlenia ALS) oraz AXI IIC (komunikacja z zegarem RTCC).



Architektura blokowa układu SoC z ponumerowanymi modułami funkcjonalnymi (Vivado 2023.2)

Weryfikacja Fizyczna i Testy Rozdzielczości:



Generowany sprzętowo obraz z odczytami z peryferiów (Tryb 640x480 @ 72Hz)



Logi UART potwierdzające sprzętowe wstrzelenie pętli PLL (LOCK) bez przeładowania FPGA



Reakcja układu na wymuszenie rozdzielczości 1024x768 @ 75Hz (najwyższa wspierana przez monitor)



Diagnostyka potwierdzająca przestrojenie rejestrów M, D, O "w locie"dla zegara ∼78 MHz

Adaptacyjny System Sonarowy (SRMP)

02.2026 - 06.2026 (Zakończony)

Inżynier Systemowy | Samodzielny Projekt Akademicki

Projekt, implementacja sprzętowa oraz analiza zaawansowanego systemu sonarowego zdolnego do precyzyjnego śledzenia obiektów w czasie rzeczywistym. Urządzenie integruje autorski szyk czujników ultradźwiękowych, oprogramowanie mikrokontrolera ARM Cortex-M oraz fuzję danych stochastycznych (EKF, IMM) w środowisku MATLAB.



Kluczowe rozwiązania technologiczne i architektura:

- Estymator IMM-AEKF: Zaimplementowano Asynchroniczny Rozszerzony Filtr Kalmana z architekturą Interacting Multiple Model (łańcuchy Markowa), płynnie przełączający się między modelem uśpionym (CV) a manewrowym (CA).
- Mapowanie Przestrzenne (Clutter Mapping): Stworzono algorytm przestrzennego bramkowania echa w fazie kalibracji, skutecznie odrzucający odbicia od stałych przeszkód środowiskowych.
- Sprzężenie Zwrotne i Defocusing: Oprogramowano pętlę sprzężenia zwrotnego na bazie śladu macierzy kowariancji. Wzrost niepewności układu wymusza rozszerzenie kąta widzenia czujników.
- Firmware Embedded C (STM32): Wykorzystano sprzętowy rejestr DWT do mikrosekundowego pomiaru czasu. Pomiary multipleksowano czasowo (TDM) z adaptacyjnym interwałem PRI.

Rezultaty i weryfikacja metrologiczna:

- Pomiary Statyczne: Potwierdzono precyzję estymatora z błędem lokalizacyjnym wynoszącym zaledwie pojedyncze milimetry względem pomiarów fizycznych.
- Analiza Stochastyczna: Wskaźnik znormalizowanego kwadratu innowacji (NIS) potwierdził prawidłowe matematyczne zestrojenie macierzy szumów Q i R.
- Śledzenie Dynamiczne: Skutecznie ujęto kinetykę manewrów w wyliczonych, ekstremalnie wąskich pasmach ufności $\pm 3\sigma$.

Mechanika i Integracja Elektroniczna: Warstwę sprzętową zrealizowano w oparciu o sztywną ramę z profili aluminiowych V-Slot 2020. Elementy łączące oraz uchwyty dla przetworników ultradźwiękowych i serwomechanizmów zaprojektowano w środowisku CAD i wytworzono w technologii druku 3D.



Model CAD liniowego szyku głowic



Fizyczna realizacja stanowiska z STM32

Wizualizacja Estymat i Fuzja Danych: Środowisko analityczne przetwarza asynchroniczny potok danych z czujników w czasie rzeczywistym. Estymator samodzielnie aproksymuje wektory prędkości radialnej i wyrysowuje mapę otoczenia w przestrzeni dwuwymiarowej.



Widok 2D: Estymacja względem mapy Clutteru



Estymacja trajektorii w pasmach $\pm 3\sigma$



Innowacja Filtru (Błąd predykcji)



Statystyka NIS (potwierdzenie strojenia Q i R)

System Akwizycji Danych (STM32 + Raspberry Pi)

02.2026 - 06.2026 (Zakończony)

Współtwórca (Firmware STM32, Przetwarzanie Sygnałów, GUI) | Projekt Akademicki

Projekt zrealizowany w zespole dwuosobowym, mający na celu stworzenie systemu do szybkiej akwizycji i analizy danych (mini-oscyloskop oraz analizator widma). Architektura opiera się na układzie Master-Slave. Mój zakres obowiązków obejmował stworzenie oprogramowania wbudowanego mikrokontrolera (STM32), napisanie algorytmów analizy sygnału (FFT) oraz zbudowanie aplikacji graficznej na PC. Kolega z zespołu odpowiadał za warstwę jądra Linux na Raspberry Pi (moduł sterownika znakowego).



Moje kluczowe zadania i wdrożone rozwiązania (Firmware & DSP):

- Hardware Trigger (STM32): Zaimplementowałem funkcję sprzętowego wyzwalania oscyloskopu przy użyciu modułu Analog Watchdog. Układ monitoruje napięcie i automatycznie wyzwala zbiór danych po przekroczeniu progu, co widać na interfejsie graficznym w postaci stabilnego startu sygnału od poziomu 0.77 V.
- Transfer DMA i optymalizacja: Skonfigurowałem licznik TIM3 do sztywnego taktowania przetwornika ADC. Pobrane 12-bitowe próbki są kompresowane do 8 bitów poprzez przesunięcie bitowe, a następnie wysyłane w tle przez kontroler DMA na magistralę SPI do Raspberry Pi.
- Cyfrowe Przetwarzanie Sygnałów (DSP): Napisałem skrypt w języku Python działający w przestrzeni użytkownika RPi, który odbiera dane z pliku znakowego, usuwa składową stałą, aplikuje okno Hanninga i oblicza Szybką Transformatę Fouriera (FFT).
- Interfejs Użytkownika (PyQt5): Stworzyłem aplikację narzędziową z GUI, która logarytmuje wyniki FFT do skali decybelowej (dB) oraz skaluje wartości z przetwornika na fizyczne napięcie sygnału w woltach.

Integracja systemowa i wyniki testów:

- Współpraca w zespole pozwoliła na płynne połączenie mojego oprogramowania wbudowanego z napisanym przez kolegę sterownikiem jądra (`swis_driver.ko`).
- Potwierdzono poprawne nasłuchiwanie aplikacji analitycznej na porcie UDP 5005 oraz bezstratny przesył paczek widma i czasu z wykorzystaniem sieci.
- Zbudowano niezależny kanał sterowania, który poprzez sieć aplikuje komendy I2C bezpośrednio do rejestrów STM32 (zmiana progu, pauza timera) bez zakłócania odczytu głównego strumienia danych ADC.



Działający system akwizycji: Dziedzina czasu z progiem wyzwalania 0.77 V oraz spektrogram FFT



Ładowanie modułu jądra i detekcja STM32 na magistrali I2C (adres 42)



Bezprzewodowe wdrażanie skryptów DSP i start transmisji UDP na porcie 5005



Logi demona sterowania komendami I2C wysyłanymi do mikrokontrolera

Projekty z Technikum

6-Osiowe Ramię Robotyczne

09.2018 - 05.2019 (Zakończony)

Główny Konstruktor | Projekt z Technikum

Poniższy projekt stanowi podsumowanie wczesnego etapu mojej edukacji technicznej. Jest dowodem na wieloletnią, głęboką pasję do kompleksowego tworzenia urządzeń mechatronicznych, wymagających integracji projektowania mechanicznego 3D, elektroniki oraz programowania systemów wbudowanych.



Kluczowe rozwiązania:

- Konstrukcja Mechaniczna i Napęd: Ramię zaprojektowano od podstaw w środowisku CAD (DesignSpark Mechanical), a elementy wytworzono z wykorzystaniem druku 3D FDM z PLA. Kinematyka i chwytak bazują na serwomechanizmach MG996R. Obrót całej podstawy zrealizowano silnikiem krokowym NEMA17 z przekładnią planetarną, gwarantując płynność i precyzyjny moment obrotowy.
- Elektronika i Zasilanie: Sercem układu jest platforma Arduino Mega. Z uwagi na wczesny etap nauki, układ dystrybucji zasilania i sygnałów wykonano na płycie uniwersalnej, w całości lutując połączenia ręcznie. System integruje wewnętrzny zasilacz AC/DC 230V z siecią gniazd zewnętrznych.
- Interfejs HMI i Bezpieczeństwo: Użytkownik operuje robotem poprzez dedykowany pulpit wyposażony w ekran LCD, matrycę przycisków oraz stacyjkę. Blat roboczy ze sklejki (oklejony folią carbonową) wyposażono w system aktywnego chłodzenia i przemysłowy grzybek E-Stop. Zadbano o estetykę i trwałość, prowadząc okablowanie części ruchomych w odpornych na przetarcia oplotach.

Widok ogólny robota - zintegrowana baza ze sklejki

Konstrukcja ramienia 3D (PLA) i chwytak z przekładnią

Pulpit sterowniczy z ekranem LCD i stacyjką



Baza obrotowa napędzana silnikiem NEMA17 (przekładnia planetarna)

Organizacja przewodów w estetycznych oplotach i przycisk E-Stop

Widok od strony serwomechanizmów MG996R

Ściana bazy: złącze IEC, aktywne chłodzenie i gniazda 230V

Wielonożny Robot Kroczący „Skorpion”

2020 - 2021 (Projekt Koncepcyjny)

Główny Konstruktor | Projekt z Technikum

Projekt z wczesnej fazy mojej edukacji, stanowiący dowód głębokiej pasji do robotyki i budowy złożonych systemów mechatronicznych. Konstrukcja inspirowana anatomią skorpiona była gigantycznym wyzwaniem integracyjnym, wymagającym zsynchronizowania 35 stopni swobody, systemu wizyjnego FPV oraz dystrybucji zasilania wysokoprądowego.



Kluczowe założenia konstrukcyjne i architektura:

- Złożona Kinematyka (35 osi): Implementacja 35 niezależnych serwomechanizmów odpowiadających za ruch 8 kończyn (24 serwa), ogona (6 serw), szczypiec (2 serwa), głowy (2 serwa) oraz modułu kamery (1 serwo).
- Dystrybucja Mocy (Power Delivery): Zasilanie systemu oparto na potężnym pakiecie Li-Po 6S (ponad 22V), z wykorzystaniem kaskady przetwornic Step-Down o dużej wydajności prądowej, aby sprostać olbrzymim udarom prądowym przy rozruchu silników.
- Architektura Sterowania (I2C): Wykorzystanie platformy Arduino Mega, która komunikowała się z kaskadą sprzętowych sterowników PWM (moduły PCA9685) minimalizując obciążenie procesora. Wdrożono również niezależny, analogowy tor wideo (nadajnik/odbiornik FPV) zamontowany w głowicy.

Inżynieryjna lekcja pokory i plany na przyszłość:

- Ograniczenia mechaniczne: Skumulowana waga masywnych wydruków 3D oraz 35 serwomechanizmów znacząco przeciążyła konstrukcję. Z powodu niewystarczającego momentu obrotowego użytych silników, robot miał trudności ze sprawnym wstawaniem. Choć ostatecznie potrafił chodzić, jego ruchy były bardzo powolne i pozbawione pożądanej płynności.
- Dystrybucja zasilania (Power Integrity): Obserwacja drastycznych spadków napięć i zakłóceń na szynie I2C przy równoległej pracy tylu silników wyrobiła we mnie rygorystyczne podejście do liczenia bilansu mocy oraz ostrożności w projektowaniu sieci zasilania.
- Status projektu: Obecnie rozwój robota został tymczasowo zawieszony. Zebrane doświadczenia stanowią jednak potężną bazę wiedzy – w przyszłości, w wolnym czasie, planuję wrócić do tej koncepcji i zbudować od podstaw nową, znacznie lżejszą i zoptymalizowaną wersję, pozbawioną pierwotnych błędów konstrukcyjnych.

Masywny, wydrukowany w 3D korpus zintegrowany z odnóżami, ogonem i szczypcami



Moduł głowicy z zamontowaną kamerą FPV, antenami nadawczymi i serwomechanizmem

Widok na górną część pancerza z wyprowadzeniami pod okablowanie

Front robota ze specjalnie wyprofilowanymi gniazdami na ultradźwiękowe czujniki odległości