

## A 卷参考答案:

一、简答题:

1.1 要点: (1)

Decimal number	Sing-magnitude form	1's complement form	2's complement form
113	0111 0001	0111 0001	0111 0001
-113	1111 0001	1000 1110	1000 1111

(2) 二进制码 10011000 → 格雷码 **11010100**

格雷码 01110101 → 二进制码 **01011001**


(6+4)

1.2 (1)

$$\begin{aligned}
 X &= \overline{A}C + \overline{B}C + B\overline{D} + \overline{C}D + A(B + \overline{C}) + \overline{A}BC\overline{D} + \overline{A}\overline{B}DE \\
 &= A + \overline{B}C + B\overline{D} + \overline{C}D \\
 &= A + \overline{B}C + B\overline{D}
 \end{aligned}$$

(2)

$$\begin{aligned}
 Y &= \overline{A}\overline{C} + ABC + AC\overline{D} + CD \\
 &= \overline{A}\overline{B}\overline{C}\overline{D} + \overline{A}\overline{B}C\overline{D} + \overline{A}B\overline{C}\overline{D} + \overline{A}BC\overline{D} + A\overline{B}\overline{C}\overline{D} + A\overline{B}C\overline{D} + A\overline{B}\overline{C}D + A\overline{B}CD + A\overline{B}\overline{C}\overline{D} + A\overline{B}CD \\
 &= \sum m_i (i = 3, 7, 8, 9, 10, 11, 12, 13, 14, 15)
 \end{aligned}$$



(4+3+3)

1.3 参考要点:

- (1) 级联注意, 低位片的级联输入端  $A=B=+5V$  或高电平,  $A < B$ ,  $A > B$  接地;
- (2) 低位片级联输出接高位片级联输入;
- (3) 最高位片输出  $A < B = 1$ ,  $A = B = 0$ ,  $A > B = 0$ 。(3+3+4)


1.4 参考要点:

- (1) 对其中的字长扩展, 数据线 4+4 并联拼成 8 位; 对其中的字容量扩展, 低 16 位地址连接相同,  $A_{16}$  作为两片 ROM 的片选, 接在片选输入端 (高位片需接非门);

(2) 扩展后，字长为 8 位，字容量为 128k ( $2^{17}$ , 0~131071)。(3+3+2+2)

### 1.5 参考要点:

(1) 下图为上升沿触发的检测和产生原理图，下降沿触发即：将时钟脉冲信号首先通过反相器取反；



说明：一个预先被反相的时钟脉冲，在经过一个反相器后会产生一个很短的时间延迟，因此再将原始输入和经过反相器输出后的输入一起通过一个与非门，就会在被反相的时钟脉冲后沿产生一个脉宽为几纳秒的尖峰信号。这个极窄的脉冲位于时钟脉冲的下降沿转换的地方，因此电路在时钟脉冲的下降沿产生一个极短的触发信号（或者称为使能输入信号）。

(2) JK 触发器允许  $J=K=1$ ，触发器处于翻转状态，称为 T 触发器；( $S=R=1$  时，SR 触发器处于无效状态)

(6+4)

## 二、分析与设计题:

2.1 (1) 要点：功能为同步模 6 计数器，循环计数值：1,5,8,3,2,7，具备自启动 (15 分)

激励方程：

$$\begin{aligned} J_0 &= 1, K_0 = Q_1 \oplus Q_2, & J_1 &= Q_3, K_1 = Q_2 \\ J_2 &= \overline{Q_3} \overline{Q_1} + Q_1 \overline{Q_0}, K_2 = 1, & J_3 &= Q_2 \overline{Q_1}, K_3 = 1 \end{aligned}$$


触发器状态转移方程：根据  $Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$  代入：

$$\begin{aligned} Q_0^{n+1} &= \overline{Q_0}^n + \overline{Q_1}^n \oplus \overline{Q_2}^n \overline{Q_0}^n, & Q_1^{n+1} &= Q_3^n \overline{Q_1}^n + \overline{Q_2}^n Q_1^n \\ Q_2^{n+1} &= (\overline{Q_3}^n \overline{Q_1}^n + Q_1^n \overline{Q_0}^n) \overline{Q_2}^n, & Q_3^{n+1} &= Q_2^n \overline{Q_1}^n \overline{Q_3}^n \end{aligned}$$


状态转移表/图：

初态				次态			
Q3	Q2	Q1	Q0	Q3	Q2	Q1	Q0
0	0	0	0	0	1	0	1
0	1	0	1	1	0	0	0
1	0	0	0	0	0	1	1
0	0	1	1	0	0	1	0
0	0	1	0	0	1	1	1
0	1	1	1	0	0	0	1
0	0	0	1	0	1	0	1
0	1	0	0	1	0	0	1
1	0	0	1	0	0	1	1
0	1	1	0	0	0	0	1

1	0	1	0	0	1	1	1
1	0	1	1	0	0	1	0
1	1	0	0	0	0	1	1
1	1	0	1	0	0	1	0
1	1	1	0	0	0	0	1
1	1	1	1	0	0	0	1



(2) 如图所示配置, 可满足占空比 50%; (5 分)



$$t_H = 0.7R_1C_1, = 0.7R_2C_1$$

$$T = t_H + t_L = 0.7(R_1 + R_2)C_1 \Rightarrow f = \frac{1.44}{(R_1 + R_2)C_1} = 1.44 \text{ kHz}$$

$$t_H / t_L = 1:1 \Rightarrow R_1 = R_2 = R$$

$$2RC = 1 (\text{kHz}^{-1})$$

2.2 要点: (1) Q3 通过反相器后接入 J 和 K' 输入端; 置数端 D3D2D1D0 接地; SH/LD' 需要低电平启动信号初始化为 Q3Q2Q1Q0=0000 状态后, 再置为高电平开始移位功能; (4 分)

(2) 如下图所示连接 (3 分):



#### 2.4 参考要点 (5+5):

(1) 计数器级联: 同步时钟信号接在一起; 低位片使能接高电平, 高位片使能接低位片的进位输出;

(2) 采用异步清零方法: 同步置数端接高电平, 并对 23 进行整体部分译码 (低位片 0011, 高位片 0010), 使低位片的 Q1、Q0 和高位片的 Q1 通过与非门 G1 后接入两个异步清零端;

(3) 采用同步置数方法: 异步清零端接高电平, 并对 22 进行整体部分译码 (低位片 0010, 高位片 0010), 使低位片的 Q1 和高位片的 Q1 通过与非门 G2 后接入两个同步置数端, 同时使两个芯片的 4 位并行数据输入均接地。