گزارشکار آزمایش ۷ معماری کامپیوتر

محمد مهدی نظری ۹۹۳۱۰۶۱ – آرمین ابراهیمی صبا ۹۹۳۱۰۸۶

گزارشکار این آزمایش از دوبخش تشکیل شده که حافظه ROM در این بخش و حافظه RAM در بخش دیگر توضیح داده میشوند.

برای پر کردن اولیه خانه های رام از الگوی گری استفاده شده و سایز حافظه ۱۶ تا خانه با گنجایش ۸ بیت درنظر گرفته شده که باتوجه به استفاده از generic قابل تغییر هستند .

```
34
    entity ROM is
        generic(
35
36
           D : integer := 16; -- tedade khane hafeze
             C : integer := 4; -- logD
37
            W : integer := 8 -- toole har block
38
            );
39
40
   port (
41
        addr : in std_logic_vector(C-1 downto 0);
        data : out std_logic_vector(W-1 downto 0);
42
43
        Clk :in std_logic
44
45
    end ROM:
    architecture Behavioral of ROM is
48
49
        type rom type is array (0 to D-1) of std logic vector (W-1 downto 0);
50
        -- gray code
51
        signal RD : rom_type := (
52
                                  "000000000", -- 0
53
                                  "00000001", -- 1
54
                                  "00000011", -- 2
55
                                  "00000010", -- 3
56
                                  "00000110", -- 4
57
                                  "00000111", -- 5
58
59
                                  "00000101", -- 6
60
                                  "00000100", -- 7
                                  "00001100", -- 8
61
                                  "00001101", -- 9
62
                                  "00001111", -- 10
63
                                  "00001110", -- 11
64
                                  "00001010", -- 12
65
                                  "00001011", -- 13
66
                                 "00001001", -- 14
"00001000" -- 15
67
68
```

```
begin
70
71
72
  process(Clk,RD)
73
   begin
74
      if (rising edge(Clk)) then
        data <= RD(conv integer(addr));
75
76
      end if ;
77
    end process ;
78
79
    end Behavioral;
80
```

گزارشکار آزمایش ۷ معماری کامپیوتر

تست بنچ:

```
32 entity ROM tb is
                                                                64
                                                                     process
33 end ROM tb;
                                                                65
                                                                    begin
34
                                                                66
35 architecture test of ROM_tb is
                                                                     addr <= "0000";
                                                                67
36
   component ROM is
                                                                68
37 port (
38
       addr : in std_logic_vector(3 downto 0);
                                                                69
                                                                    wait for 20 ns ;
       data : out std_logic_vector(7 downto 0);
39
                                                                70
40
       Clk :in std logic
                                                                    addr <= "0001" ;
                                                                71
41 );
                                                                72
42 end component;
                                                                73
                                                                    wait for 20 ns ;
43
44 signal addr : std logic vector(3 downto 0) := "0000";
                                                                74
45
   signal data : std logic vector(7 downto 0);
                                                                     addr <= "0010";
                                                                75
46 signal clk : std_logic := '0';
                                                                76
47
                                                                77
                                                                     wait for 20 ns ;
48 begin
                                                                78
49
50
     clk process :process
                                                                     addr <= "0100";
                                                                79
51
      begin
                                                                80
52
        clk <= '0';
                                                                    wait for 20 ns ;
                                                                81
         wait for 5 ns;
53
                                                                82
54
         clk <= '1';
        wait for 5 ns;
                                                                83
                                                                     addr <= "1000";
55
56
      end process;
                                                                84
57
                                                                85
                                                                     wait for 20 ns ;
58 rom_example : ROM port map (
                                                                86
59 addr => addr ,
                                                                87
                                                                     end process ;
60 data => data ,
61 clk => clk
                                                                88
62 );
                                                                89
                                                                     end test;
63
```

