گز ارش کار آز مایش ٦ معماری کامپیوتر


محمد مهدی نظری ۹۹۳۱۰۶۱ – آرمین ابراهیمی صبا ۹۹۳۱۰۸۶

در این آزمایش برای پیاده سازی شیفت رجیستر مربوطه با شرایط ذکر شده از دستورات شرطی else و else و بلوک process استفاده شده .

```
32 entity register behavioral is
33 port (input : IN STD LOGIC VECTOR (3 DOWNTO 0);
          output
                    : out STD LOGIC VECTOR (3 DOWNTO 0);
34
          reset : in std logic ;
35
36
          clk
                   : in std logic ;
          LR
                 : IN STD LOGIC VECTOR (1 DOWNTO 0);
37
38
          load
                    : in std logic
          );
39
   end register behavioral;
40
41
42 architecture Behavioral of register behavioral is
43 signal storage : STD LOGIC VECTOR(3 DOWNTO 0);
44 begin
45 process(clk, reset, LR)
46
     begin
47
      if reset = '1' then
         output <= "0000";
48
49
     elsif rising edge(clk) then
          if load = 'l' then
51
             storage <= input;
          else
52
      case LR is
53
54
   when "00" => storage<= storage;</pre>
55
    when "01" => storage <= '0' & storage( 3 downto 1);</pre>
56
     when "10" => storage <= storage( 2 downto 0) & '0';
57
58
     when "11" => storage <= storage(3) & storage( 3 downto 1);</pre>
     when others => storage <= storage;
60
     end case;
         output <= storage;
61
          end if;
62
            end if;
63
64
            end process;
65
66 end Behavioral;
```

گزارش کار آزمایش ٦ معماری کامپیوتر

تست بنچ :



به عنوان مثال با ورودی ۱۱۱۱ شروع کرده و LR را ۰۰ داده و میبینیم در دو لبه بالارونده ساعت خروجی تغییر نکرده . بعد آن را ۰۱ کرده و ورودی ۱ بیت به راست شیفت منطقی بیدا میکند .

سپس ۱۰ را به ورودی LR داده و خروجی قبلی (یعنی ۱۱۱۰) یک بیت به چپ (چه منطقی چه ریاضی) شیفت پیدا کرده و ۱۱۱۰ را تولید میکند .

در مرحله آخر هم ۱۱ را امتحان میکنیم و خروجی قبلی یک بیت به راست شیفت ریاضی پیدا کرده و بیت علامت خود را بدون تغییر حفظ میکند .

ورودی load در بین ۱۰ تا ۲۰ نانوثانیه و ورودی reset در ۹۰ تا ۱۱۰ نانوثانیه تست شده اند چون لود سنکرون است در پالس بالارونده ساعت بعدی اعمال میشود اما چون ریست آسنکرون است در لحظه خروجی را ۰ میکند .

بین ۱۱۰ تا ۲۰۰ نانوثتنیه هم یک ورودی دیگر تست شده .

۲ – شیفت رجیستر با استفاده از سطوح گیت

این شیفت رجیستر با استفاده از گیت های and و or و یک دیکودر ۲ به ۴ برای تعبین حالات ورودی LR و یک -D Flip Flop برای نگهداری مقادیر خروجی استفاده شده .

گزارش کار آزمایش ٦ معماری کامپیوتر

```
32 entity register gate is
 33 port (input : IN STD LOGIC VECTOR (3 DOWNTO 0);
34 output : out STD LOGIC VECTOR (3 DOWNTO
                                                                66 decode : decoder2to4 port map (
                   : out STD LOGIC VECTOR (3 DOWNTO 0);
                                                                67 a => LR ,
 35
          reset : in std logic ;
           clk
                                                                68 b => dec out
 36
                    : in std logic ;
          IR : IN STO LOGIC VECTOR(1 DOWNTO 0):
 37
                                                                69 );
         load : in std logic
 38
 39
          150
                                                                71 or out(0) <= dec out(2) or dec out(3);
 40 end register_gate;
 41
                                                                72 or out(1) <= dec out(0) or dec out(3);
 42 architecture Behavioral of register gate is
                                                                73
 43 component dff is
                                                                74 and out(0) <= input(0) and dec out(0);
 44
          input : in std logic ;
 45
                                                                75 and out(1) <= input(0) and dec out(1);
          Q : out std logic;
 46
                                                                76 and out(2) <= input(1) and or out(0);
         Clk :in std logic:
 47
                                                                77 and out(3) <= input(1) and dec out(0);
 48
          reset: in std logic;
         D :in std logic ;
                                                                78 and out(4) <= input(1) and dec out(1);
 44
 58
          load : in std logic
                                                                79 and out(5) <= input(2) and or out(0);
 51
                                                                80 and out(6) <= input(2) and dec out(0);
 52 end component;
                                                                81 and out(7) <= input(2) and dec out(1);
 53
                                                                82 and out(8) <= input(3) and or out(0);
 54 component decoder2to4 is
 55 port (
                                                               83 and out(9) <= input(3) and or out(1);
 56 a : in STD LOGIC VECTOR(1 downto 0);
                                                               84
 57
     b : out STD LOGIC VECTOR (3 downto 0)
 58 );
                                                               85 output or(0) <= and out(0) or and out(2) ;
 59 end component;
                                                               86 output or(1) <= and out(1) or and out(3) or and out(5);
 60 signal dec out : std logic vector(3 downto 0);
                                                               87 output or(2) <= and out(4) or and out(6) or and out(8);
 61 signal and out : std logic vector{9 downto 0);
62 signal or out : std logic VECTOR(1 DOWNTO 0);
                                                               88 output or(3) <= and out(7) or and out(9) ;
 63 signal output or : std logic vector(3 downto 0);
64
```

```
89
     dff0 : dff port map (
 90
     input => input(0) ,
 91
     Q => output(0)
 92
     Clk => clk ,
 93
     reset => reset ,
 94
      D => output or (0) ,
 95
     load => load );
 96
 97
     dffl : dff port map (
 9.8
     input => input(1) ,
 99
     Q => output(1)
100
     Clk => clk ,
101
     reset => reset ,
102
      D => output or(1) ,
103
     load => load );
1.04
105
     dff2 : dff port map (
106
     input => input(2) ,
     Q => output(2)
108
     Clk => clk ,
109
     reset => reset
110
      D => output or(2),
111
     load => load );
112
113
     dff3 : dff port map (
114
115
     input => input(3) ,
     Q => output (3)
116
117
     Clk => clk ,
     reset => reset
118
119
      D => output or(3),
120
     load => load );
121
     end Behavioral;
122
123
```

گزارش کار آزمایش ٦ معماری کامپیوتر

تست بنچ :

در این قسمت هم همان شرایط رجیستر با if و else چک شده .

