گزارش کار آزمایش ۴ معماری کامپیوتر

محمد مهدی نظری ۹۹۳۱۰۶۱ – آرمین ابراهیمی صبا ۹۹۳۱۰۸۶

گزارش کار این آزمایش به دو بخش تقسیم شده که بخش اول شامل ripple adder و carry select adder هستند و بخش دو مستند و بخش دوم شامل carry select adder هستند و

قطعه كد اين بخش مطابق مدار هاى ارائه شده در بخش پيش گزارش طراحى شده اند .

ripple carry adder - \

این جمع کننده ۴ بیتی شامل ۴ جمع کننده کامل است که متوالیا به هم از طریق کری خروجی وصل شده اند .

```
19 -----
20 library IEEE;
21 use IEEE.STD LOGIC 1164.ALL;
                                                                             FullAdderl : full adder port map (
22
                                                                                a => a(0),
23 -- Uncomment the following library declaration if using
                                                                                b => b(0),
                                                                    57
24 -- arithmetic functions with Signed or Unsigned values
                                                                               Cin => cin,
                                                                    58
25 -- use IEEE.NUMERIC STD.ALL;
                                                                    59
                                                                                sum => sum(0),
                                                                    60
                                                                                Cout => c(0)
26
27 -- Uncomment the following library declaration if instantiating
                                                                    61
28 -- any Xilinx primitives in this code.
                                                                    62
                                                                            FullAdder2 : full adder port map (
                                                                    63
29 -- library UNISIM;
                                                                    64
                                                                                a => a(1),
30 -- use UNISIM. VComponents.all;
                                                                                b => b(1),
                                                                    65
31
                                                                               Cin => c(0),
                                                                    66
32 entity ripple carry adder is
                                                                                sum => sum(1),
                                                                    67
33
                                                                    68
                                                                                Cout => c(1)
         a, b : in STD LOGIC VECTOR(3 downto 0);
34
                                                                    69
                                                                            );
         cin : in STD LOGIC;
35
                                                                    70
         sum: out STD LOGIC VECTOR (3 downto 0);
36
                                                                            FullAdder3 : full adder port map (
                                                                    71
         cout : out STD LOGIC
37
                                                                    72
                                                                                a => a(2),
38
                                                                                b => b(2),
                                                                    73
39
   end entity ;
                                                                               Cin => c(1),
                                                                    74
40
                                                                                sum => sum(2),
                                                                    75
41
   architecture Behavioral of ripple carry adder is
                                                                    76
                                                                                Cout => c(2)
42
                                                                    77
                                                                            );
43
      component full adder is
                                                                    78
        Port ( a : in STD LOGIC;
44
                                                                            FullAdder4 : full adder port map (
                                                                    79
              b : in STD LOGIC;
45
                                                                                a => a(3),
                                                                    80
              Cin : in STD LOGIC;
46
                                                                                b => b(3),
                                                                    81
              sum : out STD LOGIC;
47
                                                                               Cin => c(2),
                                                                    82
              Cout : out STD LOGIC);
48
                                                                    83
                                                                                sum => sum(3),
      end component ;
49
                                                                    84
                                                                                Cout => cout
50
                                                                    85
      signal c : STD LOGIC VECTOR(2 downto 0);
51
                                                                    86
52
                                                                    87
53 begin
                                                                    88 end Behavioral;
54
                                                                    8.0
```

carry select adder - 7

این جمع کننده از دو جمع کننده ریپل تشکیل شده که کری یکی ۱ و دیگری ۰ داده شده و بصورت موازی با هم کار میکنند و در نهایت هر ۵ خروجی هر کدام متناظرا به یک ماکس ۲ به ۱ میروند که کلید آن ماکس کری ورودی داده شده است .

```
32 entity carry_select_adder is
                                                          71 ripple 1 : ripple carry adder port map
33
      port (
                                                              a => a,
                                                          72
          a, b : in STD LOGIC VECTOR(3 downto 0);
34
                                                              b => b
                                                          73
          cin : in STD_LOGIC;
35
                                                              cin => '1' ,
                                                          74
          sum: out STD LOGIC VECTOR (3 downto 0);
36
                                                              sum => suml
                                                          75
         cout : out STD LOGIC
37
                                                          76
                                                              cout => cout1 );
38
39 end carry_select_adder;
                                                          78
                                                             mux_cout : mux_2tol port map (
40
                                                          79
                                                              a => cout0 ,
   architecture Behavioral of carry select adder is
41
                                                          80 b => cout1 ,
42
                                                              s => cin ,
output => cout );
                                                          81
   component ripple carry adder is
43
                                                          82
44
                                                          83
         a, b : in STD LOGIC VECTOR(3 downto 0);
45
                                                              mux_sum0 : mux_2tol port map (
                                                          84
         cin : in STD LOGIC;
46
                                                              a => sum0(0) ,
                                                          85
         sum: out STD LOGIC VECTOR(3 downto 0);
47
                                                          86
                                                              b => suml(0) ,
         cout : out STD LOGIC
48
                                                              s => cin ,
output => sum(0) );
                                                          87
49
                                                          88
50 end component;
                                                          89
                                                              mux suml : mux 2tol port map (
                                                          90
52
   component mux 2tol is
                                                              a => sum0(1) ,
                                                          91
53 port (
                                                              b => sum1(1)
                                                          92
54 a , b : in std logic ;
                                                              s => cin ,
output => sum(1) );
                                                          93
55 s : in std logic ;
                                                          94
56 output : out std logic );
                                                          95
57
    end component ;
                                                          96 mux sum2 : mux 2tol port map (
58
                                                              a => sum0(2) ,
                                                          97
   signal sum0, sum1 : std logic vector( 3 downto 0 );
                                                          98 b => suml(2)
60 signal cout0, cout1 : std logic ;
                                                              s => cin ,
output => sum(2) );
                                                          99
61
                                                         100
62 begin
                                                         101
63
                                                         102
                                                              mux sum3 : mux 2tol port map (
64 ripple_0 : ripple_carry_adder port map (
                                                              a => sum0(3) ,
                                                         103
65 a => a ,
                                                         104
                                                              b => suml(3),
66 b => b ,
67 cin => '0' ,
                                                             s => cin ,
output => sum(3) );
                                                         105
                                                         106
   911m => s11m0
```

```
entity mux_2tol is
32
     port (
a , b : in std_logic ;
33
     a , b : in std_logic ;
s : in std_logic ;
output : out std_logic );
35
     end mux_2tol;
37
38
     architecture Behavioral of mux_2tol is
39
40
     42
43
                   output : out STD_LOGIC);
     end component;
44
     component and gate is
46
         Port ( a : in std_logic;
b : in std_logic;
output : out std_logic);
48
49
    end component;
50
51
50
     signal output0 , output1 : std_logic ;
53
54
     and_instancel : and_gate port map (
     a => a ,
b => not s ,
output => output0 );
55
57
     and_instance2 : and_gate port map (
59
    a => s ,
b => b ,
output => outputl );
61
62
63
     or_instance : or_gate port map (
64
    a => output0 ,
b => output1 ,
66
     output => output );
```

گزارش کار آزمایش ۴ معماری کامپیوتر

تست بنچ ها :

تست بنج هردو ماژول مانند هم با ۵ حالت زیر زده شده . برای تست هم بعنوان مثال حاصل جمع ۱۰۱۰ و ۱۱۱۰ با کری ورودی ۱ باید عدد ۵ بیتی ۱۰۱۰ یا عدد ۴ بیتی ۱۰۰۱ با کری خروجی ۱ را بدهد .

14 + 10 + 1 = 25

یا مثلا ۰۰۰۰ و ۱۱۱۱ با کری ورودی ۰ باید ۱۱۱۱ یا ۱۱۱۱ با کری خروجی ۰ بدهد.

15 + 0 + 0 = 15

```
process
60
61
      begin
    a <= "1010";
b <= "1110";
62
63
     cin <= 'l' ;
wait for 15 ns ;
65
67 a <= "1110";
68 b <= "0010";
69 cin <= '1';
70 wait for 15 ns;
71
72 a <= "0000";
73 b <= "1111";
    cin <= '0';
wait for 15 ns;
74
75
76
77
77 a <= "1000";
78 b <= "0110";
79 cin <= '0';
80 wait for 15 ns;
81
     a <= "1010";
82
83 b <= "1000";
    cin <= '1';
wait for 15 ns;
84
85
     end process ;
     end test;
```

