
محمد مهدی نظری ۹۹۳۱۰۶۱ - آرمین ابراهیمی صبا ۹۹۳۱۰۸۶


این آزمایش نحوه تولید جمع کننده کامل را با استفاده از نیم جمع کننده و گیت های and و or و xor را میدهد . در هر قسمت کد مربوطه آورده شده که از نظر قواعد نگارشی زبان vhdl یا syntax آن چک شده (تیک سبز سمت چپ در بخش Behavioral Check Syntax)


در کنار آن نیز تست کوچکی از هر ماژول آورده شده (بصورت Force Constant) و در نهایت یک تست بنچ کلی برای جمع کننده نهایی آورده شده . توضیحات نحوه کار و نتیجه مطلوب ماژول ها به ازای ورودی های مختلف در پیش گزارش تشریح شده

۱ – گیت OR





۲ – گیت AND






۳ – گیت XOR






۴ – ماژول half adder

این ماژول از یک گیت xor و یک گیت and تشکیل شده که هرکدام از ورودی ها به هردوگیت میروند و خروجی گیت half امار ا , Cout را تشکیل میدهد و خروجی گیت Sum , xor را در قسمت کد هم از دو گیت نمونه ساخته شده و در ماژول adder مورد استفاده قرار گرفته شده .





۵ – ماژول full adder و testbench آن



این ماژول از دو half adder و یک گیت or ساخته شده که ورودی ها به نیم جمع کننده اول میروند و ورودی half adder و خروجی Sum نیم جمع کننده اول به عنوان ورودی به نیم جمع کننده دوم میروند که خروجی Sum آن خروجی Sum جمع کننده کامل را میسازد و در طرف دیگر خروجی های Cout دو نیم جمع کننده با هم به گیت or میروند که خروجی آن خروجی کامل را میسازد و در قسمت کد هم از ماژول half adder و or به ترتیب ۲ و ۱ نمونه ساخته شده و طبق ترتیب گفته شده مسمه اند .

در بخش testbench هم چند ورودی به عنوان مثال داده شده و جواب آن را تست میکنیم . مثلا در ۱۰۰ نانوثانیه اول انتظار داریم به ازای ورودی های ۱ و ۰ و کری ورودی ۰ خروجی جمع ۱ و کری خروجی ۰ بگیریم که طبق شکل پایین صحیح است . یا مثلا در صد نانوثانیه سوم به ازای ورودی های ۱ و ۱ و ۰ انتظار داریم که خروجی جمع ۰ و کری خروجی ۱ بگیریم که مانند شکل زیر صحیح است .

سایر حالت ها در تست بنچ و پیش گزارش آورده شده اند .

