گزارش کار آزمایش ۳ معماری کامییوتر

محمد مهدی نظری ۹۹۳۱۰۶۱ – آرمین ابراهیمی صبا ۹۹۳۱۰۸۶

در این آزمایش گزارش کارها به دو قسمت تقسیم شده که هرکدام جدا ارائه میشوند .

بخش اول شامل detector ها و بخش دوم شامل فليپ فلاپ ها و شمارنده .

در تشخیص دهنده ها ۱۱۰۱ بصورت مور و ۱۱۰۰ و ۱۱۰۰ همانند دیاگرام حالت ارائه شده در پیش گزارش بصورت میلی پیاده سازی شده اند . لازم به ذکر است که تشخیص دهنده ۱۱۰۱ اورلپ ندارد اما دونای دیگر دارند .

در کد ماشین مور یک پراکسس برای ساعت (حساس به لبه بالا رونده) ، یک پراکسس برای تغییر حالت و یک پراکسس هم برای خروجی طراحی شده.

در کد ماشین میلی یک پراکسس برای ساعت (حساس به لبه بالا رونده) و یک پراکسس برای تغییر حالت و تولید خروجی طراحی شده.

در تست بنچ هر دو ماشین هم یک پراکسس برای ساعت با دوره تناوب ۱۰ نانو ثانیه و یک پراکسس برای ورودی دادن طراحی شده .

در مدار تشخیص دهنده ۱۱۰۰ یا ۱۰۱۰ برای هرکدام یک ماشین طراحی شده و درنهایت در ماژول دیگر به نام Both_0101_or_0110_Detector خروجی هر دو باهم or شده اند .

۱ – تشخیص دهنده رشته ۱۱۰۱

```
31
   -- OVERLAP nadarad
32
   entity Moore_1101_Detector is
33
34 port (
   clk : in std_logic ;
35
   input : in std_logic ;
36
37
   output : out std_logic
38
   end Moore_1101_Detector;
39
40
    architecture Behavioral of Moore_1101_Detector is
41
    type fsm is (S0, S1, S2, S3, S4);
   Signal current state, next state : fsm := S0 ;
43
44
45
   begin
    -- clock process
46
47
48
   process( clk )
49
   begin
50
   if ( rising_edge(clk) ) then
     current_state <= next_state ;
52 end if;
   end process ;
53
54
    -- state process
55
   process(input,current_state)
57
58 begin
59
   case current_state is
61
   when SO =>
   if (input ='l' ) then
62
63
   next_state <= S1 ;
    else
64
65 next_state <= S0 ;
66 end if;
```

گزارش کار آزمایش ۳ معماری کامپیوتر

```
62 if (input ='1' ) then
                                        next_state <= S0 ;
63
   next state <= S1 ;
                                         end if ;
                                     94
64
    else
                                     95
65
    next state <= S0 ;
                                         when others =>
                                     96
    end if ;
66
                                     97
                                         next_state <= S0 ;
67
                                     98
   when S1 =>
68
                                     99
                                         end case ;
   if (input ='l' ) then
69
                                    100
                                         end process ;
    next_state <= S2 ;
70
                                    101
71
                                    102
                                         -- output process
   next state <= S0 ;
72
                                    103
    end if ;
73
                                    104
                                         process ( current state)
74
                                    105
                                         begin
   when S2 =>
75
                                         case current state is
                                    106
    if (input ='l' ) then
76
                                    107
77
    next state <= S2 ;
                                    108
                                         when SO =>
78
    else
                                         output <= '0';
                                    109
   next state <= S3;
79
                                    110
   end if ;
80
                                         when S1 =>
                                    111
81
                                    112
                                         output <= '0';
82
    when S3 =>
                                    113
    if (input ='l' ) then
83
                                         when S2 =>
                                    114
   next_state <= S4 ;
84
                                        output <= '0';
                                    115
85
    else
                                    116
   next_state <= S0 ;
86
                                         when S3 =>
                                    117
    end if ;
                                         output <= '0' ;
                                    118
88
                                    119
   when 54 =>
89
                                    120
                                         when S4 =>
90
   if (input ='l' ) then
                                         output <= '1' ;
                                    121
   next_state <= S1 ;
91
                                    122
92
    else
                                    123
                                         end case ;
    next_state <= S0 ;
93
                                         end process ;
    end if ;
                                    124
94
                                    125
95
                                    126
                                         end Behavioral;
96
   when others =>
                                    127
   next_state <= S0 ;
97
                                   128
98
```

تست بنچ :

به ازای رشته ورودی ۰۰۱۱۰۱۱۰۱ هم انتظار داریم رشته خروجی ۰۰۰۰۱۰۰۰ را دریافت کنیم که به همین شکل است _.



گزارش کار آزمایش ۳ معماری کامپیوتر

```
32 entity Moore 1101 Detector tb is
33 end Moore_1101_Detector_tb;
34
35 architecture test of Moore 1101 Detector tb is
36 component Moore 1101 Detector is
37 port (
38 clk : in std_logic ;
39
   input : in std logic ;
   output : out std_logic
41
   end component;
42
43
   Signal clk : std_logic := '0';
  Signal input : std logic := '0';
   Signal output : std logic ;
46
47
48
49 begin
51 detector : Moore 1101 Detector port map (
52 clk => clk ,
53 input => input
54 output => output
56
   -- clock process
57
58
59 process
61
62 clk <= '0';
     wait for 5 ns:
63
     clk <= '1';
64
     wait for 5 ns;
66 end process ;
```

```
68
    -- stimulus process
 69
     process
 70
     begin
 71
 72
     input <= '0';
 73
     wait for 10 ns ;
 74
 75
     input <= '0';
 76
 77
     wait for 10 ns ;
 78
 79
     input <= '1';
     wait for 10 ns ;
 80
 81
     input <= 'l';
wait for 10 ns;
 82
 83
 84
 85
     input <= '0';
     wait for 10 ns ;
 87
     input <= '1'
 88
     wait for 10 ns :
 89
 90
     input <= '1';
 91
     wait for 10 ns ;
 92
 93
     input <= '0';
     wait for 10 ns ;
 95
 96
     input <= '1';
 97
 98
     wait for 10 ns ;
 99
100
     input <= '0';
101
     wait for 10 ns ;
102
103
     end process ;
```

۲ – تشخیص دهنده ۱۱۰


```
entity Mealy 0110 Detector is
     port (
35
     clk : in std_logic ;
input : in std_logic ;
     output : out std_logic
39
     end Mealy_0110_Detector;
41
     architecture Behavioral of Mealy_0110_Detector is
42
    type fsm is (S0,S1,S2,S3);
Signal current_state,next_state : fsm := S0 ;
43
44
46 begin
     -- clock process
48
49
50
     begin
     if ( rising_edge(clk) ) then
       current_state <= next_state ;
     end if ;
53
     end process ;
55
     -- state and output process
56
57
58
    process(input,current_state)
59
     --output <= '0';
60
     case current_state is
62
    when S0 =>
if (input ='1') then
64
     next_state <= S0 ;
output <= '0' ;</pre>
66
68 next_state <= S1;
69 output <= '0';
70 end if:
```

```
when S1 =>
if (input ='1') then
 73
         next_state <= S2;
output <= '0';
 74
  75
  76
         next_state <= S1 ;
output <= '0' ;
end if ;</pre>
 78
  79
 80
         when S2 =>
if (input ='1') then
 81
 82
         next_state <= S3;
output <= '0';
 83
 84
         next_state <= S1 ;
output <= '0' ;
end if ;</pre>
 86
 87
 88
 89
         when S3 =>
if (input ='1' ) then
next_state <= S0 ;
output <= '0' ;</pre>
 90
 91
 92
 93
 94
         else
         next_state <= S1 ;
output <= '1' ;
end if ;</pre>
 95
 96
 97
 98
         when others =>
next_state <= S0 ;
output <= '0' ;</pre>
 99
1.00
101
102
103
         end case ;
         end process;
end Behavioral;
104
105
```

گزارش کار آزمایش ۳ معماری کامییوتر

تست بنچ :

به ازای رشته ورودی ۰۰۱۱۰۱۱۰۰۱ هم انتظار داریم رشته خروجی ۰۰۰۰۱۰۰۱ را دریافت کنیم که به همین شکل است .



فرم کلی کد تست بنچ شبیه حالت قبل است از آوردن اسکرین شات کد در این قسمت و دو قسمت بعدی پر هیز شده . ۳ – تشخیص دهنده ۱۰۱۰


```
34 entity Mealy 0101 Detector is
35 port (
   clk : in std_logic ;
37 input : in std logic ;
38 output : out std logic
39 );
40 end Mealy 0101 Detector;
41
42 architecture Behavioral of Mealy_0101_Detector is
43 type fsm is (S0, S1, S2, S3);
44 Signal current_state, next_state : fsm := S0 ;
46 begin
47
   -- clock process
48
49 process ( clk )
50 begin
51 if ( rising_edge(clk) ) then
    current state <= next state ;
53 end if :
   end process ;
56 -- state and output process
57
58 process(input, current state)
60 --output <= '0';
61 case current state is
62
63 when S0 =>
64 if (input ='1' ) then
65 next state <= S0;
66 output <= '0';
67 else
68 next state <= S1;
69 output <= '0';
70 end if :
```

```
end if ;
 70
 71
 72 when S1 =>
 73 if (input ='1' ) then
     next state <= S2 ;
 74
     output <= '0';
 75
 76 else
 77 next_state <= S1;
     output <= '0';
 78
 79
     end if ;
 80
 81 when S2 =>
     if (input ='l' ) then
 82
 83 next_state <= S0 ;
 84 output <= '0';
     else
 85
 86
     next_state <= S3 ;
     output <= '0';
 87
 88 end if;
 89
 90
     when S3 =>
 91 if (input ='1' ) then
 92 next_state <= S2;
 93 output <= '1';
 94
     else
 95 next state <= S1;
 96 output <= '0';
 97
     end if ;
 98
 99 when others =>
100 next state <= S0 ;
     output <= '0';
101
102
103
     end case ;
104
     end process ;
105
106
     end Behavioral:
```

گزارش کار آزمایش ۳ معماری کامییوتر

تست بنچ :

به از ای رشته ورودی ۲۰۱۰۱۰۱۰۰ هم انتظار داریم رشته خروجی ۲۰۰۰۱۰۱۰۰۰ را دریافت کنیم که به همین شکل است .



۴ – تشخیص دهنده هر دو رشته ۱۰۱۰ یا ۱۱۰۰

```
32 entity Both 0101 or 0110 Detector is
33 port (
34 clk : in std logic ;
35 input : in std logic ;
36 output : out std_logic
37 );
38
   end Both_0101_or_0110_Detector;
39
40 architecture Behavioral of Both 0101 or 0110 Detector is
41
42 Signal output_0101 : std_logic ;
43 Signal output 0110 : std logic ;
44
45 component Mealy 0101 Detector is
46 port (
47 clk : in std logic ;
48 input : in std logic ;
49 output : out std logic
50 );
51 end component;
52
53 component Mealy 0110 Detector is
54 port (
55 clk : in std_logic ;
56 input : in std logic ;
57 output : out std_logic
58 );
59 end component;
61 component or gate is
62 port (
63 a : in std logic ;
64 b : in std logic ;
65 output : out std logic );
66 end component;
```

```
53 component Mealy_0110_Detector is
54 port (
55 clk : in std_logic ;
56 input : in std_logic ;
57 output : out std_logic
58 );
   end component;
60
61 component or_gate is
62 port (
63 a : in std_logic ;
64 b : in std_logic ;
65 output : out std_logic );
66 end component;
68 begin
69
70 instance_0101 : Mealy_0101_Detector port map (
71 clk => clk ,
72 input => input ,
73 output => output_0101 );
75 instance 0110 : Mealy 0110 Detector port map (
76 clk => clk ,
77 input => input ,
78 output => output_0110 );
79
80 instance_or_gate: or_gate port map (
81 a => output_0110 ,
82 b => output 0101
83 output => output );
84
85 end Behavioral;
86
87
```

گزارش کار آزمایش ۳ معماری کامپیوتر

تست بنچ :

به ازای رشته ورودی ۱۱۰۱۰۱۱۰۱۱۰۱۱۰۱۱۰۱۰ هم انتظار داریم رشته خروجی ۱۰۰۱۰۱۰۱۰۱۰۱۰۱۰۰۰ را دریافت کنیم که به همین شکل است .

