گزارش کار آزمایش ۲ معماری کامپیوتر

محمد مهدی نظری ۹۹۳۱۰۶۱ – آرمین ابراهیمی صبا ۹۹۳۱۰۸۶

برای کاهش حجم گزارش کار و همچنین به دلیل اینکه در آزمایش قبلی بررسی شد از آوردن کد و تست گیت های or ، and و xor خودداری شده همچنین با توجه به آزمایش مربوطه گیت ۴ ورودی or به نام or_4 و گیت ۳ ورودی and به نام and_3 از آن ها وntity ساخته شده و در آزمایش مربوطه کامپوننت آن ها تعریف شده و از آنها مثال یا شی ساخته شده و سبس طبق شکل مدار مربوطه مورد استفاده قرار گرفته اند .

در تصویر کد مالتی پلکسر و دیکدر و انکودر ورودی و خروجی برای فهم بیشتر تک بیت جدا داده شده اند اما در تست بنچ مربوطه برای ساده و قابل فهم تر شدن جواب تست ورودی و خروجی به شکل وکتور در نظر گرفته شده .

١ – مالتي يلكسر

میدانیم مالتی پلکسر ۴ به ۱ ، ۴ بیت ورودی (در این کد p) و دوبیت کلید دارد (در این کد i) که بیت متناظر کلید در ورودی به خروجی انتقال میکند مثلا اگر کلید 10 باشد که معادل ۱ دسیمال است پس بیت ۱ ورودی (یعنی (p(1)) به خروجی انتقال پیدا میکند . در تست بنچ هم هر چهار حالت کلید یعنی از ۰ تا ۳ چک شده و بیت متناظر در ورودی ۱ و بقیه ۰ در نظر گرفته شده تا خروجی همیشه ۱ شود که بدین معنی است که آن بیت مربوطه فقط به خروجی منتقل میشود.

```
32 entity MUX is
    33
            Port ( p0 : in STD LOGIC;
Ξ
                   pl : in STD_LOGIC;
    34
                   p2 : in STD LOGIC;
    35
                   p3 : in STD LOGIC;
    36
    37
                   i0 : in STD LOGIC;
    38
                   il : in STD LOGIC;
                   output : out STD LOGIC);
    39
        end MUX;
    40
    41
        architecture Behavioral of MUX is
    42
            component and 3 is
    44
               port (
    45
                    a: in std logic;
    46
                    b: in std logic;
                    c: in std logic;
    47
                    output: out std logic);
            end component and 3;
    49
    50
            component or 4 is
    51
                port (
                    a: in std logic:
    52
                    b: in std logic;
    53
                    c: in std logic;
    54
    55
                    d: in std logic;
                    output: out std logic);
            end component or 4;
    57
            signal not i0, not il: std logic;
    58
            signal y1, y2, y3, y0: std_logic;
    59
    60 begin
        not i0 <= not i0;
    62 not il <= not il;
    63 and_3_inst01: and_3 port map(a => i1, b => i0, c => p3, output => y3);
        and 3 inst02: and 3 port map(a => i1, b => not i0, c => p2, output => y2);
    65 and 3 inst03: and 3 port map(a => not_i1, b => i0, c => p1, output => y1);
    66 and 3 inst04: and 3 port map(a => not i1, b => not i0, c => p0, output => y0);
       or_inst: or_4 port map(a => y0, b => y1, c => y2, d => y3, output => output);
    67
        end Behavioral:
```

گزارش کار آزمایش ۲ معماری کامییوتر

```
31
     entity MUX tb is
 32
     end MUX tb;
 33
 34
 35
     architecture test of MUX tb is
     component MUX is
 36
     37
 38
 39
                output : out STD LOGIC);
 40
     end component ;
     signal p : STD_LOGIC_vector(3 downto 0 );
signal i : STD_LOGIC_vector(1 downto 0 );
signal output : STD_LOGIC ;
 41
 42
 43
 44
     begin
     MUX_instanece : MUX port map (p => p , i=>i , output =>output );
 45
 46
     stim_proc : process
 47
     begin
    p <= "0001";
i<= "00";
 48
 49
    wait for 100 ns ;
 50
 51
 52 p <= "0010";
     i<= "01" ;
 53
    wait for 100 ns ;
 54
 55
 56
    p <= "0100";
 57
     i<= "10" ;
     wait for 100 ns ;
 58
 59
 60
    p <= "1000";
     i<= "11" ;
 61
     wait for 100 ns ;
 62
 63
     end process ;
 64
     end test;
 65
 66
 67
```




گزارش کار آزمایش ۲ معماری کامپیوتر

۲ - دیکدر

در دیکدر ۲ به ۴ ، ۲بیت ورودی داریم که بیت متناظر با عدد ورودی در خروجی ۴ بیتی ۱ و بقیه صفر میشوند مثلا به ازای ورودی ۱ · خروجی ۰۰۱ · میگیریم . در تست بنج هر چهار حالت ورودی چک شده .

```
31
                                                                                 32 entity Decoder to is
 32 entity Decoder is
                                                                                 33 end Decoder tb;
        Port ( in0 : in 500 LOGIC;
 33
                                                                                 34
              inl : in STO LOGIC;
 34
                                                                                 35 architecture test of Decoder th is
              out0 : out STO LOGIC;
 35
                                                                                 36 component Decoder is
              outl : out STO LOGIC;
 36
                                                                                37 Port ( input : in STD LOGIC vector (1 downto 0):
              out2 : out STO LOGIC;
                                                                                               output : out STD LOGIC vector (3 downto 0)
 37
                                                                                 39
               out3 : out STD LOGIC);
 38
                                                                                 40 end component;
 39 end Decoder;
                                                                                 41 signal input : STD LOSIC vector(1 downto 0);
 40
                                                                                 42 signal output : STD_LOGIC_vector(3 downto 0);
 41 architecture Behavioral of Decoder is
        component and gate is
                                                                                 44 Decoder instance : Decoder port map ( input => input , output => output );
                                                                                 45 stim proc : process
 43
            post
                                                                                 46 begin
 44
                a: in std logic;
                                                                                 47 input <= "00";
 45
                b: in std logic;
                                                                                 48 wait for 100 ns ;
 46
                output: out std logic);
                                                                                 49
       end component and gate;
 47
                                                                                 50 input <= "01";
 48 signal not in0, not in1: std logic;
                                                                                 51 wait for 100 ns ;
 49 begin
                                                                                 52
                                                                                 53 input <= "10";
 50 not in0 <= not in0;
                                                                                 54 wait for 100 ns ;
 51 not inl <= not inl;
 52 and inst01: and gate port map(a => in1, b => in0, output => out3);
                                                                                 56 input <= "11" :
 53 and inst02; and gate port map(a => in1, b => not in0, output => out2);
                                                                                57 wait for 100 ns ;
 54 and inst03: and gate port map(a => not in1, b => in0, output => out1);
                                                                                 58 end process ;
 55 and inst04: and gate port map(a => not in1, b => not in0, output => out0);
                                                                                 60
                                                                                 61 end test:
 57 end Behavioral;
                                                                                 62
58
```



گزارش کار آزمایش ۲ معماری کامییوتر

۳ – انکودر

انکودر دقیقا برعکس دیکودر است که شماره بیت ۱ در ورودی ۴ بیتی به عدد دوبیتی باینری خروجی تبدیل میشود مثلا ورودی ۱۱۰۰۰ که شماره بیت ۱ عدد ۳ دسیمال است در خروجی معادل باینری آن یعنی ۱۱ تولید میشود . همانند دیکودر چهارحالت ورودی در تست بنج بررسی شده .

```
31
32 entity Encoder is
       Port ( in0 : in STD LOGIC;
33
              inl : in STD LOGIC;
34
              in2 : in STD LOGIC;
35
              in3 : in STD LOGIC;
36
               out0 : out STD LOGIC;
37
               out1 : out STD LOGIC);
38
39 end Encoder;
40
41 architecture Behavioral of Encoder is
42
       component or gate is
43
           port (
44
               a: in std logic;
45
               b: in std logic;
                output: out std logic);
46
       end component or gate;
47
48 begin
49 or inst01: or gate port map(a => in3, b => in2, output => out1);
50 or inst02: or gate port map(a => in3, b => in1, output => out0);
51 end Behavioral;
52
```

```
32 entity Encoder_tb is
33 end Encoder_th:
35 architecture test of Encoder_tb is
35 architecture 18
36 component Encoder 18
37 Fort (Input: in STD LOGIC vector(3 downto 0 );
38 output: out STD LOGIC vector(1 downto 0)
                signal input: STD LOGIC vector(3 downto 0 );
signal output: STD LOGIC vector(1 downto 0 );
42
43 Degin
44 Encoder_instance : Encoder port map | input => input , output => output );
45 stim proc : process
46 begin
47 input «= "0001" p
    wait for 100 ns r
48
    input <= "0010" ;
     wait for 100 nd /
53 input <= "0100" ;
    wait for 100 ns r
56 input <= "1000" ;
    wait for 100 ns :
    and process ;
40 end test;
61
62
```



گزارش کار آزمایش ۲ معماری کامپیوتر

۴ – مقایسه کننده ۴ بیت

ابتدا مقایسه گر تک بیت مانند شکل پیش گزارش طراحی شده و از به هم وصل کردن ۴ مقایسه کننده تک بیت همانند طرح داخل پیش گزارش مقایسه کننده ۴ بیت طراحی شده . در مقایسه کننده های تک بیت سه ورودی دیگر علاوه بر دوبیت که باید مقایسه شوند وجوددارند (It , eq , gt)(به ترتیب از راست به این معنی هستند که بیت های قبلی بزرگتر ، مساوی و کوچکتر هستند) که وضعیت مقایسه بیت های کوچکتر را مشخص میکنند که در تعیین خروجی نهایی دوبیت بزرگتر تاثیر گذارند (شکل مدار آن در پیش گزارش موجود است) .

```
component wor gate is
32 entity one bit comp is
                                                          57
                                                                      porti
         Port ( a : in STD LOGIC;
33
                                                                          a: in std logic;
                                                          58
34
                  b : in STD LOGIC;
                                                                          b; in std logic;
                  eq : in STD LOGIC;
35
                                                          60
                                                                          output: out std logic);
                  gt : in STD LOGIC;
36
                                                          61
                                                                 end component wor gate;
                  lt : in STD LOGIC;
                                                                  signal a and not b : std logic;
37
                                                          62
                                                                  signal b and not a : std logic;
                  a gt b : out STD LOGIC;
                                                          63
38
                                                                  signal not b : std logic;
                                                          64
                  a lt b : out STD LOGIC;
                                                          65
                                                                  signal not a : std logic;
                  a eq b : out STD LOGIC);
40
                                                                 signal a mor b : std logic;
                                                          66
41
    end one bit comp;
                                                                 signal a xmor b : std logic;
                                                           67
42
                                                                 signal gt and eq : std logic;
                                                                  signal It and eq : std logic;
43 architecture Behavioral of one bit comp is
                                                          69
                                                           70 begin
44
         component and gate is
                                                           71
                                                                  not b <= not b;
45
              port (
                                                           72
                                                                  not a <= not a;
                   a: in std logic;
46
                                                                  and inst01: and gate port map(a => a, b => not b, output => a and not b);
                                                           73
                   b: in std logic;
47
                                                           74
                                                                 and inst02: and gate port map(a => not a, b => b, output => b and not a);
                   output: out std logic);
                                                          75
                                                                 xor inst: xor gate port map(a => a, b => b, output => a xor b);
                                                          76
                                                                  a wnor b <= not a wor b;
49
        end component and gate;
                                                                  and inst03: and gate port map(a => gt, b => a xnor b, output => gt and eq);
                                                          77
50
        component or gate is
                                                           78
                                                                  and inst04: and gate port map(a => lt, b => a xnor b, output => lt and eq);
51
              port (
                                                          79
                                                                   and inst05: and gate port map(a => a xnor b, b => eq, output => a eq b);
52
                   a: in std logic;
                                                          86
                                                                   or inst01: or gate port map(a => a and not b, b => gt and eq, output => a gt b);
53
                   b: in std logic;
                                                                  or inst02: or gate port map(a => b and not a, b => lt and eq, output => a lt b);
                                                          81
                   output: out std logic);
                                                          82 end Behavioral;
54
        end component or gate;
55
        entity four_bit_comp is
              Port ( a : in STD_LOGIC_VECTOR (3 downto 0);
b : in STD_LOGIC_VECTOR (3 downto 0);
a lt b : out STD_LOGIC;
  34
  35
                        a_gt_b : out STD_LOGIC;
a_eq_b : out STD_LOGIC);
  36
  37
        end four bit comp;
  38
       architecture Behavioral of four bit comp is
  40
             Port ( a | in STD LOGIC;
  42
  43
                        eq : in STD_LOGIC;
                       gt : in STD LOGIC;
  45
  46
                       a gt b : out STD LOGIC;
a lt b : out STD LOGIC;
a eq b : out STD LOGIC);
  4.0
  45
             End component one bit comp;
signal init_sigs: std logic_vector(2 downto 0) := "010";
signal sigs: std_logic_vector (8 downto 0);
  55.3
       begin
       one_bit_comp_instanceO: one_bit_comp_port_map(a => a(0), b => b(0), eq => init_sigs(1), gt => init_sigs(0), lt => init_sigs(2), a_gt_b => sigs(0), a_lt_b => sigs(1), a_eq_b => sigs(2));
  5.4
       one_bit_comp_instancel: one_bit_comp port map(a => a(1), b => b(1), eq => sigs(2), gt => sigs(0), lt => sigs(1), a_gt_b => sigs(3), a_lt_b => sigs(4), a_eq_b => sigs(5));
  55.49
       one bit comp instance2: one bit comp port map(a => a(2), b => b(2), eq => sigs(5),
  60
              -> sigs(3), lt -> sigs(4), a gt b -> sigs(6), a lt b -> sigs(7), a eq b -> sigs(8));
  62
       one_bit_comp_instance3: one_bit_comp port map(a => a(3), b => b(3), eq => sigs(8),
gt => sigs(6), lt => sigs(7), a_gt_b => a_gt_b, a_lt_b => a_lt_b, a_eq_b => a_eq_b);
  63
        end Behavioral/
```

گزارش کار آزمایش ۲ معماری کامییوتر

تست بنج مقایسه گر ۴ بیت:

در این قسمت هر π حالت ممکن برگتر - مساوی - کوچکتر برای ورودی a نسبت به b چک شده است -

```
35 architecture test of four bit comp tb is
36 component four bit comp is
37 Port ( a : in STD_LOGIC_VECTOR (3 downto 0);
               b : in STD LOGIC_VECTOR (3 downto 0);
a lt_b : out STD LOGIC;
38
39
40
                a gt b : out STD LOGIC;
               a_eq_b : out STD_LOGIC);
41
42 end component;
43 signal a : STD_LOGIC_VECTOR (3 downto 0);
44 signal b : STD_LOGIC_VECTOR (3 downto 0);
45 signal a_lt_b : STD_LOGIC;
46 signal a gt b : STD LOGIC;
    signal a eq b : STD LOGIC;
47
48 begin
49 four bit_comp_instance : four_bit_comp port map (a=>a ,b=>b ,a_lt_b=>a_lt_b ,a_gt_b=>a_gt_b,a_eq_b=>a_eq_b);
50 stim_proc :process
51 begin
52 a <= "1100";
53 b<= "0011";
54 wait for 100 ns;
55
56 a <= "11111";
57 b<= "11111";
58 wait for 100 ns ;
60 a <= "1100";
61 b<= "1111";
62 wait for 100 ns;
63
64 end process;
65
66 end test;
67
68
```

