
گزارش کار آزمایش ۸ معماری کامپیوتر

محمد مهدی نظری ۹۹۳۱۰۶۱ – آرمین ابراهیمی صبا ۹۹۳۱۰۸۶

در این آزمایش یک تقسیم کننده Λ بیت بر Υ بیت را با استفاده از الگوریتم بازیابی و با استفاده از Υ پیاده شده اند که دارای Υ حالت است که الگوریتم زیر را پیاده سازی میکند .



گزارش کار آزمایش ۸ معماری کامپیوتر

```
33
34 entity Division is
35 Port
36 M : in std logic vector(3 downto 0);
37 Q: in std logic vector (7 downto 0);
38 A : out std logic vector(3 downto 0);
39 Q out ; out std logic vector (7 downto 0);
40 clk : in std logic
41 );
42 end Division:
44 architecture Behavioral of Division is
46 type FSM is ( 50 initial , S1 temp , S2 shift , S3 split , S4 minus , S5 assign , S6 restore , S7 decrease , S8 check , S9 finish );
47 signal current state : FSM := S0 initial ;
48 signal next state : FSM := S1 temp ;
49 signal AQ : std logic vector(11 downto 0);
50 signal A temp : std logic vector(3 downto 0) ;
51 signal Q temp : std logic vector(7 downto 0);
    signal N : std logic vector (3 downto 0) ;
53
54 begin
55
            process (current state, Q, M)
56
           begin
57
58
             case current state is
60
                 when SO initial =>
62
                  N <= "1600";
63
64
                   A temp <= "00000";
65
                    Q temp <= Q ;
                   next state <= 51 temp;
66
67
```

گزارش کار آزمایش ۸ معماری کامییوتر

```
67
 68
                 when S1_temp =>
                    AQ <= A temp & Q temp;
 69
70
                    next state <= S2 shift;
71
 72
                  when S2 shift =>
                    AQ <= AQ(10 downto 0) & '0';
73
74
                    next state <= S3 split;
75
                 when S3 split =>
 76
                    A_temp <= AQ(11 downto 8);
 77
                    Q temp <= AQ(7 downto 0);
78
79
                    next state <= S4 minus;
80
81
                 when S4 minus =>
                 A_temp <= std_logic_vector(unsigned(A_temp) - unsigned(M));
82
                 next state <= S5 assign;
84
                 when S5 assign =>
85
                    if(A temp(3) = '1') then
86
                       Q temp(0) <= '0';
87
88
                       next state <= S6 restore;
89
90
                       Q temp(0) <= '1';
                       next_state <= $7_decrease;
91
                    end if;
93
                 when S6 restore =>
                    A_temp <= std_logic_vector(unsigned(A_temp) + unsigned(M));
95
96
                    next_state <= S7_decrease;
                 when S7 decrease =>
98
99
                    N <=std logic vector(unsigned(N) - "0001");
100
                    next_state <= S8_check;
101
 102
                             when S8 check =>
   103
  104
                                 if(N = "00000") then
  105
  106
                                       next state <= S9 finish;
   107
   108
                                       next state <= S1 temp;
  109
                                 end if;
  110
  111
  112
                             when S9 finish =>
   113
                                    Q out <= Q temp;
   114
                                    A <= A_temp;
  115
  116
                        end case;
  117
                     end process;
   118
   119
   120
                   process(clk)
   121
                     begin
   122
                          if (rising edge (clk)) then
  123
                             current state <= next state;
  124
                         end if;
   125
                end process;
   126
   127 end Behavioral;
```

گزارش کار آزمایش ۸ معماری کامپیوتر

تست بنچ :

در این تست بنچ عدد ۱۴ دسیمال معادل ۱۰۰۰۱۱۱۰ باینری بر عدد ۳ دسیمال معادل ۱۰۱۱ باینری تقسیم شده که همانند انتظار خارج قسمت ۴ دسیمال معادل با ۰۰۱۰۰ باینری داده است .

4*3 + 2 = 14

