第三讲



第二部分:组合逻辑

- 一. 逻辑门电路
 - 1. 门电路概述
 - 2. 晶体管和MOS管
 - 3. 逻辑门电路实现
- 二. 布尔代数
 - 1. 逻辑代数基本概念
 - 2. 逻辑代数的运算法则
 - 3. 逻辑函数的表达式
 - 4. 逻辑函数的简化法
- 三. Verilog HDL (自学MOOC)
- 四. 基本组合逻辑部件设计



1.1 门电路概述 —— 门电路概念与分类

❖ "门电路"的概念

▶门电路: 是能实现某种逻辑关系的电路,它是数字电路中的基本逻辑单元电路。

▶基本逻辑门:与门、或门、非门

▶复合逻辑门:与非门、或非门、与或非门、异或门等。

❖逻辑门电路的分类

- ▶分立元件门:由电阻、二极管、三极管等分立元件构成
- ▶集成门: 把构成门电路的基本元件制作在一小片半导体芯片上
 - 集成反相器、缓冲器,集成与门、与非门,集成或门、或非门,集成异或门,集成三态门

1.1 门电路概述 —— 门电路与后续电路的关系

- ❖ 门电路是组合逻辑电路、触发器、时序逻辑电路、存储器的理论基础
 - 组合逻辑电路是由各种逻辑门以一定的方式组合在一起构成的数字电路。
 - 触发器是由多个逻辑门(大多是与非门)交叉耦合构成的。
 - > 时序逻辑电路是由组合逻辑电路和触发器构成的。
 - ➤ 存储器主要由地址译码器(逻辑门组合)、存储矩阵(三极 管或MOS管)和输出控制电路(三态缓冲器)构成。
- ❖ 因此,要学好后面的电路,就需要先了解门电路的电路结构、工作原理及逻辑功能


第二部分:组合逻辑


- 一. 逻辑门电路
 - 1. 门电路概述
 - 2. 晶体管和MOS管
 - 3. 逻辑门电路实现
- 二. 布尔代数
 - 1. 逻辑代数基本概念
 - 2. 逻辑代数的运算法则
 - 3. 逻辑函数的表达式
 - 4. 逻辑函数的简化法
- 三. Verilog HDL介绍
- 四. 基本组合逻辑部件设计



1.2 晶体管和MOS管 —— PN结

- ❖ PN结概念:将P型半导体和N型半导体制作在一起,由于浓度差的原因,P型半导体的空穴扩散进入N区,与N区的电子复合;N型半导体的电子扩散进入P区,与P区空穴复合,则在两区交界面处形成一个PN结
- ❖ PN结特性: 在正偏置和反偏置时表现出完全不同的电流属性,即: 单向导电性。
 - 若PN结正向偏置(外部电压的正极接P区,负极接N区),PN结导通
 - 若PN结反向偏置(外部电压的正极接N区,负极接P区),PN结截止






1.2 晶体管和MOS管 —— 半导体二极管

- ❖ 半导体二极管实际上就是一个PN结,记作D。
- ❖ 半导体二极管(晶体二极管)是在PN结两侧的中性区上各引出一个欧姆接触的金属电极构成的。
- ❖ 二极管按结构分为点接触型、面接触型、平面型二极管。

❖ 按基片材料划分为硅管和锗管。



1.2 晶体管和MOS管 —— 半导体二极管的开关特性

- ❖ 半导体器件的开关特性:有导通和截止两种状态,导通状态下允许电信号通过,截止状态下禁止电信号通过。
 - 静态特性/稳态开关特性:器件稳定在导通和截止两种状态下的特性
 - 动态特性/瞬态开关特性:器件在状态发生变化过程中的特性
- ❖ 半导体二极管的开关特性:



- 二极管单向导电性:外加正向开启电压导通,反向电压截止—— 受外加电压极性控制的开关
- → 二极管的正向开启电压: 锗管约为0.2-0.5V; 硅管为0.5-0.7V。
 如无特殊说明,本课程中默认为0.7V。
- 当加在二极管上的电压 $U_D < V_D$ (0.7V) 时,二极管截止,电流 $I_D = 0$; 当 $U_D > V_D$ (0.7V) 时,二极管导通,而且一旦导通,则 $U_D = V_D$ (0.7V) 不变。因此, V_D 称为钳位电压。
- ightharpoonup 当二极管的反向电压超过一个阈值 (V_z) 时,二极管会被击穿,此时二极管上的压降是 V_z 。

1.2 晶体管和MOS管 —— 半导体三极管

- ❖ 半导体三极管又称晶体(三极)管。 由两层N型半导体中间夹一层P型半导体(NPN型)或 两层P型半导体中间夹一层N型半导体(PNP型)组成。
 - 半导体三极管的分类 按结构划分 { NPN型 PNP型

按用途划分 { 放大管 开关管

按材料划分 【 错管 错管


按频率划分 { 高频管 低频管




1.2 晶体管和MOS管 —— NPN型三极管

❖ 结构

> 有3个电极, 3个区,两个背向的PN结






1.2 晶体管和MOS管 —— 三极管的3种接法


(1) 共发射极接法

(2) 共集电极接法



- ◆ 不同的接法具有不同的电路特性,但管子的工作原理都是相同的。
- ◆ 晶体管共发射极电路放大能力强,也即控制能力强,可用作开关电路。

1.2 晶体管和MOS管 —— 晶体三极管的稳态开关特性



三极管开关条件:


三极管开关电路


- ◆ 当 V_i为低电平时,T截止,开关断开,输出为高电平;
- ◆ 当V,为高电平时,T饱和导通,开关闭合,输出为低电平。


稳态输出特性曲线

1.2 晶体管和MOS管 —— 晶体三极管的稳态开关特性

工作区	可靠条件	工程近似	特点	等效电路
截止区 (发射结反偏、 集电结反偏)	$V_{BE} \le 0$ $V_{BC} < 0$	$V_{BE} < 0.7V$ $V_{BC} < 0$	$I_{B}=I_{C}=I_{E}\approx 0$ $V_{O}=V_{CC}$	B C
放大区 (发射结正偏、 集电结反偏)	V _{BE} >0 V _{BC} <0	$V_{BE} \ge 0.7V$ $V_{BC} < 0$	$I_{C} = \beta \times I_{B}$ $V_{O} = V_{CC}$ $I_{C} \times R_{C}$	$ \begin{array}{c c} B & C \\ \downarrow \\ 0.7V & E \end{array} $
饱和区 (发射结正偏、 集电结正偏)	$V_{BE} \ge V_{BC}$ $I_{B} \ge I_{BS} = (V_{CC})$	>0	$I_{C}=I_{CS}=(V_{CC}-V_{CES})/R_{C}$ $V_{O}=V_{CES}$ $=0.3V$	$ \begin{array}{c c} B & C \\ \downarrow^{\bullet}_{BE} & \downarrow^{\bullet}_{CES} \\ 0.7V & E & 0.3V \end{array} $







1.2 晶体管和MOS管 —— 晶体三极管三个工作区的特点

● 发射结正偏,集电结反偏

放大区: 有电流放大作用, $I_{c} = \beta I_{B}$


● 输出曲线具有恒流特性


发射结、集电结处于反偏


截止区: ● 失去电流放大作用,/c≈0

● 晶体管C、E之间相当于开路(截止)

- 发射结、集电结处于正偏
- 饱和区:
- \bullet 失去电流放大作用, $I_{c}=I_{cs}$,不变
- 晶体管C、E之间相当于短路(导通)







1.2 晶体管和MOS管 —— 晶体三极管的特性和作用

- ❖ 在模拟电路中,晶体三极管主要作为线性放大元件和非线性元件;作为放大电路,晶体三极管主要工作在放大区。
- ❖ 在数字电路中,主要作为开关元件。作为开关电路,晶体 三极管主要工作在截止区和饱和区。
- ❖ 晶体管共发射极电路放大能力强,也即控制能力强,只要 在输入端加上两种不同幅值的信号(高电平和低电平), 就可以控制晶体管的导通或截止。
- ❖ 三极管的稳态开关特性是指三极管稳定在截止和饱和导通 两种状态下的特性。

1.2 晶体管和MOS管 —— MOS管


- ❖MOS集成电路由MOS管作为基本开关元件构成
- ❖属于单极型集成电路

MOS (Metal Oxide Semiconductor Field Effect Transistor,金属氧化物半导体场效应管)管中只有一种载流子(自由电子或空穴)参与导电。


MOS管的结构与符号

分为NMOS管和PMOS管两种类型 (1) NMOS管


在P型半导体衬底上制作两个高掺杂浓度的N型区,形成源极和漏极。



➤ NMOS管有增强型和耗尽型 两种类型。



1.2 晶体管和MOS管 —— NMOS管的工作原理




- ◆ 对于增强型NMOS管,如果V_{GS}=0 ,则两个N区和P型 底衬形成两个背向的PN结,无论V_{DS}为正或负,总有一 只PN结反偏,NMOS管都不能导通,I_D=0 。
- ◆ 当V_{GS}>V_{GS(TH)}(开启电压,1~3V),自由电子在正电场的吸引下,聚集在栅极下的衬底表面,形成N型沟道,把两个N区沟通,在V_{DS}作用下, NMOS管导通,形成漏极电流I_D。
- ◆ 随着V_{GS}升高,导电沟道的截面积将增大, I_D增加——可以通过改变V_{GS}控制I_D的大小。

1.2 晶体管和MOS管 —— PMOS管的工作原理

(2) PMOS管

- ➤ PMOS管是在N型半导体衬底上制作两个高掺杂浓度的 P型区,形成源极和漏极。
- > PMOS管也有增强型和耗尽型两种类型。



- ❖ 对于增强型PMOS管,当V_{GS}=0时,则两个P区和N型衬底形成两个背向的PN结,无论V_{DS}为正或负,PMOS管都不能导通,I_D=0。
- ❖ 当V_{GS}<-V_{GS(TH)},自由电子在负电场的排斥下,栅极下的底衬表面的自由电子数量减少、空穴数量大大增加,形成P型沟道,把两个P区沟通,PN结消失,PMOS管导通,形成漏极电流I_D。

在数字电路中, 无论是NMOS管, 还是PMOS管,都相当于一个受控开关


第二部分:组合逻辑

- 一. 逻辑门电路
 - 1. 门电路概述
 - 2. 晶体管和MOS管
 - 3. 逻辑门电路实现
- 二. 布尔代数
 - 1. 逻辑代数基本概念
 - 2. 逻辑代数的运算法则
 - 3. 逻辑函数的表达式
 - 4. 逻辑函数的简化法
- 三. Verilog HDL介绍
- 四. 基本组合逻辑部件设计



1.3 逻辑门电路实现 —— 与逻辑

❖ 只有当开关A、B同时闭合时,指示灯P才 会亮。



指示灯控制电路

❖ 只有决定事件结果的全部条件(输入)同时具备时,结果(输出)才发生——这种因果关系叫做逻辑与(或逻辑乘)。

❖ 运算规则:只要输入中有一个0,输出就为0; 只有输入全为1时,输出才为1。 运算规则

$$0 \cdot 1 = 0$$



1.3 逻辑门电路实现 —— 与逻辑

❖逻辑关系的表示方法


- ① <u>真值表</u>(truth table):用"0"和"1"表示输入与输出之间全部关系的表格。
- ② 逻辑函数表达式:用逻辑运算符把各种逻辑的输出与输入之间的关系连接起来,形成逻辑函数表达式。

又称逻辑乘 P = A•B 逻辑乘运算符 =A&B 号也可以省略

与逻辑真值表

A B	P
0 0	0
0 1	0
1 0	0
1 1	1


③ 逻辑符号: 将与、或、非等各种逻辑关系用特定的图形符号表示。



1.3 逻辑门电路实现 —— 与逻辑的二极管实现

❖ 实现逻辑与运算的电路称为与门。

1、电路结构



2、工作原理

- ▶ 当A、B为高电平3.0V(输入高电平额定值ViH)时,D1、D2均导通,则输出 Y=3+0.7=3.7V。
- 》 当A、B为低电平0.3V(输入低电平额定值 V_{iL})时, D_1 、 D_2 均导通,由于二极管导通后的钳位电压为0.7V,则输出 Y=0.3+0.7=1.0V;
- 当A为0.3V、B为3.0V时,D₁优先导通,输出Y=0.3+0.7=1.0V,D₂被反偏截止;

1.3 逻辑门电路实现 —— 与逻辑的二极管实现

3. 功能描述

(1) 功能表


A(V) B(V)	Y(V)
0.3 0.3	1.0
0.3 3.0	1.0
3.0 0.3	1.0
3.0 3.0	3.7

(2) 真值表

A B	Υ
0 0	0
0 1	0
1 0	0
11	1

(3) 表达式 Y=AB

(4) 工作波形图(时序图)




在功能表中,用0代表低电平(输入0.3V,输出1.0V),用1代表高电平(输入3.0V,输出3.7V),则可以得到真值表

❖与门的时序图还体现了"门"的概念!

- ➤ 若A为输入信号,B为控制信号,当B为低 电平时,无输出信号,门是"关闭"的;
- ▶ 当B为高电平时,输出信号Y同输入信号, 门是"打开"的。

1.3 逻辑门电路实现 —— 或逻辑

在决定事件结果的诸多条件中只要有任何一个满足,结果就会发生—— 这种因果关系叫做<mark>逻辑或</mark>(或<mark>逻辑加</mark>)。



①真值表

A B	P
0 0	0
0 1	1
1 0	1
11	1


② 逻辑函数表达式

$$P = A + B$$

= $A \mid B$

③ 运算规则

④ 逻辑符号



> 运算规则:只要输入中有一个1,输出就 为1;只有输入全为0时,输出才为0。

1.3 逻辑门电路实现 —— 或逻辑的二极管实现

- ❖ 实现或逻辑运算的电路称为或门。
- 1. 电路结构和逻辑符号

2. 工作原理

- ❖ 当A、B为低电平0.3V时, D_1 、 D_2 均导通,由于二极管导通后的钳位电压为0.7V,则输出Y=0.3−0.7= −0.4V。
- ◆ 当A为0.3V、B为3.0V时, D₂优先导通,则输出Y=3.0−
 0.7= 2.3V; 由于A只有0.3V ,则D₁被反偏截止。
- ❖ 当A、B均为高电平3.0V时,D₁、D₂均导通,则输出Y=3-0.7=2.3V。

1.3 逻辑门电路实现 —— 或门的二极管实现

3、功能描述


(1) 功能表

<i>A</i> (V) <i>B</i> (V)	Y(V)
0.3 0.3	-0.4
0.3 3.0	2.3
3.0 0.3	2.3
3.0 3.0	2.3

(2) 真值表

A B	Y
0 0	0
0 1	1
10	1
1 1	1

(4) 工作波形(时序图)




(3) 表达式 *Y=A+B*

1.3 逻辑门电路实现 —— 非逻辑

只要条件具备了,结果便不会发生;

而条件不具备时,结果一定发生

—— 这种因果关系叫做逻辑非(也称逻辑反)。



一		
Α	Р	
0	1	
1	0	

① 首估表

② 逻辑函数 表达式


$$P = \overline{A} = \sim A$$

③ 运算规则

④ 逻辑符号

1.3 逻辑门电路实现 —— 非逻辑的三极管实现

1、电路结构



2、工作原理

- ◆ 当 V_i =0.3V时,T截止; D_{CL} 导通,输出 $V_o \approx V_{CL}$ =3.0V(忽略 D_{CL} 上的电压降时)。
- ◆ 当 V_i =3V时,T饱和导通, $V_{CES} \approx 0.3V$; D_{CL} 截止,输出 $V_O = V_{CES} = 0.3V$ 。

1.3 逻辑门电路实现 —— 非逻辑的三极管实现

3、功能描述


(1) 功能表

A(V)	Y(V)
0.3	3.0
3.0	0.3

(2) 真值表

Α	Y
0	1
1	0

(4) 工作波形(时序图)



(3) 表达式 Y=A 输出与输入之间满足 "非"逻辑关系,所以 此电路称为非门。 输出与输入波形有**180°**的相位差, 所以非门也称为反相器。


1.3 逻辑门电路实现 —— 非逻辑的CMOS实现

- ❖ CMOS是由NMOS和PMOS管形成的电路结构,称为 互补MOS(Complementary Symmetry MOS)
 - (1) 电路结构

- (2) 工作原理
- * 当 $V_i = V_{iL} = 0$ V时, $V_{GS1} < V_{GS(TH)}$, T_1 截止, $V_{GS2} = -10$ V $< -V_{GS(TH)}$, T_2 导通,输出 10\V₀= $V_{OH} = 10$ V。
- V_o=V_{oH}=10V。

 ◆ 当V_i=V_{iH}=10V时,V_{GS1} > V_{GS(TH)},T₁导 0V


 通,V_{GS2} =0V,T₂截止,输出
 V_o=V_{oL}=0V。



❖ CMOS反相器中,两只晶体管总有一只处于截止状态,使得驱动管和 负载管的导通电阻都可以做得很小 —— 使电路驱动负载能力增强, 同时也使静态功耗极低。

1.3 逻辑门电路实现 —— 或非逻辑

- **❖**表示方法
 - ① 逻辑符号



②真值表(或非)

A B	P
0 0	1
0 1	0
1 0	0
1 1	0


③ 逻辑函数表达式

$$P = \overline{A + B} = \sim (A \mid B)$$

❖特点: (输入)全低(输出)高、(输入)一高(输出)低

1.3 逻辑门电路实现 ——或非门的分立元件实现

- ❖ 或非门由二极管或门和三极管 非门复合而成。
- 只要A或B有一个高电平(3.0V) , 二极管或门的输出就为高电平, 经三极管非门反相后,输出为低电 平;
- 只有全部输入为低电平(0.3V),
 D₁、D₂均导通,二极管或门的输出 才为低电平(-0.4V),T截止,输 出V₀为高电平(3.7V)。




①真值表


A B	F
0 0	1
0 1	0
1 0	0
11	0

② 表达式 *F=A+B*





1.3 逻辑门电路实现 —— 或非门的NMOS实现




真值表

A B	Υ
0 0	1
0 1	0
1 0	0
11	0

Y=A+**B** 或非门

- ▶ 当A、B中任一个(或两个)为高电平时,并联支路中至少有一只驱动管导通,输出 Y≈0,为低电平;


1.3 逻辑门电路实现 —— 或非门的CMOS实现



- ➤ CMOS或非门是把两个CMOS反相器的负载管串联、驱动管并联后得到。
- → 当A、B中任一个(或两个)为高电平时,并联支路中至少一只驱动管导通,串联支路中至少一只负载管截止(则串联支路截止),输出Y≈0V,为低电平;
- ▶ 只有A、B均为低电平时,并联支路中两只驱动管才全部截止,串联支路中两只负载管才全部导通,输出Y≈ V_{DD},为高电平。

1.3 逻辑门电路实现 —— 与非逻辑

- **❖**表示方法
 - ① 逻辑符号



②真值表(与非)

A B	P
0 0	1
0 1	1
1 0	1
1 1	0

③ 逻辑函数表达式

$$P = \overline{A \cdot B} = \overline{AB} = \sim (A \& B)$$

❖特点: (输入)全高(输出)低、(输入)一低(输出)高


1.3 逻辑门电路实现 —— 与非门的分立元件实现

- ❖ 与非门由二极管与门和三极管 非门复合而成
 - ▶ 当A、B均为高电平(3.0V)时,
 D₁、D₂均导通,二极管与门的输出为高电平(3.7V),经三极管非门反相后,输出为低电平(0.3V);
 - ▶ 其他输入组合条件下,二极管与 门的输出为低电平(1.0V),则 输出 V₀为高电平(3.7V)。


① 真值表

A B	Y
0 0	1
0 1	1
10	1
11	0

② 表达式 Y=A•B



③ 工作波形 (时序图)




1.3 逻辑门电路实现 —— 与非门的TTL集成电路实现

❖TTL集成电路是双极型集成电路,其输入端和输出端都是由晶体三极管构成的电路,称为晶体管-晶体管逻辑,简称TTL(Transistor—Transistor Logic)。

1、电路结构

- (1) 输入级——多发射极晶体 管 T_1 和 R_1 ——完成"与"功能
- (2) 中间级——T₂、R₂和R₃ —— 完成"两相驱动"功能
- (3) 输出级——T₃、T₄、T₅、R₄和 R₅——完成"<mark>推拉输出</mark>"功能

 T_4 和 T_5 总是处于一只截止、 另一只导通的状态



ightharpoonup 电路根据 T_5 的工作状态分为开态和关态: T_5 饱和时输出为 V_{OH} —— 并态(On); T_5 截止时输出为 V_{OH} —— 关态(Off)。


1.3 逻辑门电路实现 —— TTL与非门的工作状态

2、TTL与非门的工作状态

输入A、B任意一 个为低电平时, 输出为高电平

输入A、B全为 高电平时,输 出为低电平

晶体管	T ₁	T ₂	T ₃	T ₄	T ₅
状态					
关态 V _O = V _{OH}	深饱和	截止	导通	饱和	截止
(3.6V)					
开态V _o =V _{oL}	倒置	饱和	微通	截止	饱和
(0.3V)	工作				



1.3 逻辑门电路实现 —— TTL与非门的电气特性

- ❖集成电路的外部特性是指通过集成电路芯片 引脚反映出来的特性,包括电路的逻辑功能 和电气特性。
 - 逻辑功能可以用逻辑符号、功能表、真值表、 逻辑函数表达式和时序图来表示;
 - 电气特性主要有电压传输特性、输入特性、输出特性、动态特性等。
- ❖TTL与非门的电气特性主要有电压传输特性、 输入特性、输出特性、电源特性和传输延迟 特性。

1.3 逻辑门电路实现 —— 电压传输特性参数


电路工作在截止 区的输出电压 电路工作在饱和 区的输出电压

① 输出逻辑高电平VoH和输出逻辑低电平VoL

典型值: V_{OH}≈3.6V, V_{OL}≈0.3V

额定值: V_{OH}=3.0V, V_{OL}=0.35V

- ② 关门电平 V_{off} 、开门电平 V_{on} 和阈值电压 V_{TH}
- Arr 关门电平 V_{off} (输入低电平上限 V_{iLmax}): 使输出高电平为额定值(3.0V)的90%时 对应的输入低电平值,典型值: V_{off} ≈0.8V。
- $ightharpoonture Theorem <math>
 ho_{on}$ (输入高电平下限 V_{iHmin}): 使输出低电平为额定值(0.35V)时对应的输入高电平值,典型值: $V_{on} \approx 1.8V$ 。
- ▶ 阈值电压 V_{TH}: 电压传输特性曲线转折区中点对应的输入电压,典型值: V_{TH}≈1.4V。 截止区和饱和区的分界线




1.3 逻辑门电路实现 —— 电压传输特性参数(续)

③ 输入低电平噪声容限 V_{NL}和输入高电平噪声容限 V_{NH} 输入噪声容限是定量说明集成电路抗干扰能力的重要参数,输入 噪声容限越大,电路抗干扰能力越强。


$$V_{\rm NL} = V_{\rm off} - V_{\rm iL} \approx 0.8 - 0.3 = 0.5V$$

 $V_{\rm NH} = V_{\rm iH} - V_{\rm on} \approx 3.0 - 1.8 = 1.2V$



输入低电平额定值

输入高电平额定值



❖ 只要输入低电平在V_{NL}范围之内,电路可靠工作在关态; 内要输入高电平在V_{NH}范围之内,电路可靠工作在开态。

1.3 逻辑门电路实现 —— 电源特性

2、电源特性

- ❖ TTL集成电路的 V_{CC}=+5V±10% (即 V_{CC}=4.5V~5.5V)
 - ▶ 功耗:门电路工作时所消耗的电功率,PD=VCC*ICC
 - > 空载功耗:未带任何负载时的静态功耗称为,典型值为16mW
- ❖ TTL与非门工作在关态和开态时的电源电流值/cc不同!
 - > 空载截止功耗——电路处于稳定关态时的空载功耗
 - > 空载导通功耗——电路处于稳定开态时的空载功耗
 - ▶ 平均功耗——空载截止功耗与空载导通功耗之和的一半 TTL与非门的平均功耗约为10mW。
- ⇒ 当与非门从关态到开态、或从开态到关态转换过程中,T₄、
 T₅会瞬间同时导通 → 电源出现瞬时最大电流——动态尖峰电流
 - ◆ 在计算数字系统的电源容量(功率)时一定要 考虑动态尖峰电流的影响,留出一定的余量。



1.3 逻辑门电路实现 —— 扇入系数与扇出系数

1、扇入系数 (n_i)

ightharpoonup TTL与非门输入端的头数,一般 $n_i=2~8$


2、扇出系数 (n_o)

ightharpoonup TTL与非门输出带同类门的个数,体现了带载能力,一般 n_o =2~8

❖在过去传统的小规模数字电路设计中,扇入扇出问题是一个必须注意的问题。但在现代的数字系统设计中已几乎不存在此类问题了。因为现在设计的逻辑电路规模很大,且趋向于单片实现方式。可以很好地使用EDA技术,使扇入扇出问题在EDA软件中被自动考虑进去,不必人为介入。

1.3 逻辑门电路实现 —— 与非门的NMOS实现

1、NMOSi




真值表

A B	Y
0 0	1
0 1	1
10	1
11	0

Y=AB 与非门

- ightharpoonup 当A、B中任一个(或两个)为低电平时,至少一只驱动管截止,串联支路不导通,输出 $Y pprox V_{DD}$,为高电平。
- \triangleright 只有当A、B均为高电平时,两只驱动管均<mark>导通</mark>,串联支路才导通,输出 $Y\approx0$,为低电平。

1.3 逻辑门电路实现 —— 与非门的CMOS实现



真值表

A B	Υ
0 0	1
0 1	1
10	1
11	0

Y=AB 与非门

- CMOS与非门是把两个CMOS反相器的负载管并联、驱动管串联后得到。
- ightharpoonup 当A、B中任一个(或两个)为低电平时,串联支路中至少一只驱动管截止,并联 支路中至少一只负载管导通(V_{GS} =-10V),输出 $Y \approx V_{DD}$,为高电平;
- ightarrow 只有 $A \setminus B$ 均为高电平时,串联支路中两只驱动管才全部<mark>导通</mark>,并联支路中两只负载管才全部截止($V_{CS} = -10V$),输出 $Y \approx 0V$,为低电平。

1.3 逻辑门电路实现 —— 按照制造工艺的集成电路分类

- (1) 双极型IC: 晶体三极管中两种载流子(空穴和自由电子)参与导电
 - ◆ 基本开关元件: 晶体三极管
 - ◆ 常见双极型IC: TTL (Transister- Transister Logic, 晶体管-晶体管逻辑)、ECL (Emitter Coupled Logic,发射极耦合逻辑)、 HTL (High Threshold Logic,高阈值逻辑)、I²L (Integrated Injection Logic,集成注入逻辑)集成电路
 - ◆ 特点: 速度快,但集成度较单极型IC低
- (2) 单极型IC: MOS晶体管中只有一种载流子(空穴或自由电子)参与导电
 - ◆ 基本开关元件: MOS晶体管
 - ◆ 常见单极型IC: PMOS、NMOS、CMOS (Complementary Symmetry Metal Oxide Semiconductor, 互补对称金属氧化物半导体)集成电路
 - ◆ 特点: 功耗低,集成度高,但速度较双极型IC低



第四讲



第二部分:组合逻辑

- 一. 逻辑门电路
 - 1. 门电路概述
 - 2. 晶体管和MOS管
 - 3. 逻辑门电路实现
- 二. 布尔代数
 - 1. 逻辑代数基本概念
 - 2. 逻辑代数的运算法则
 - 3. 逻辑函数的表达式
 - 4. 逻辑函数的简化法
- 三. Verilog HDL介绍(自学)
- 四. 基本组合逻辑部件设计



2.1 逻辑代数基本概念 —— 逻辑代数

- ❖ 所谓"逻辑",指事物间的因果关系。当两个二进制数码表示不同的逻辑状态时,它们之间可以按照指定的某种因果关系进行推理运算,称为逻辑运算。
- ❖ 1849年,英国数学家乔治•布尔(George Boole)提出了描述 客观事物逻辑关系的数学方法 —— 布尔代数(Boolean algebra),成功地将形式逻辑问题归结为一种代数运算。
- ❖ 布尔代数后来被广泛用于开关电路和数字逻辑电路的分析和设计,因此也叫做开关代数或逻辑代数。
- ❖ 布尔代数=逻辑代数,布尔变量=逻辑变量,布尔表达式=逻辑 表达式,布尔函数=逻辑函数

2.1 逻辑代数基本概念 —— 逻辑常量和逻辑变量

- ❖ 在逻辑运算中其值不会改变的量称为逻辑常量。
 - ➤ 最基本的逻辑常量是 "0"和"1" (还有高阻 "z"、未知 "x")
 - ▶ 用"0"和"1"表示一个事物的两种不同逻辑状态,如一件事情的 是和非、真和假、有和无、好和坏,电平的高和低、电流的有和无、 灯的亮和灭、开关的闭合和断开等。
 - > 这种只有两种对立逻辑状态的逻辑关系称为二值逻辑。
- ❖ 在逻辑运算中其值会发生改变的量称为逻辑变量, 由字母或字母加数字组成。
- ❖ 逻辑变量的两种表示形式

原变量: $A \setminus B \setminus C \setminus A_1$ 反变量: $\overline{A} \setminus \overline{B} \setminus \overline{C} \setminus \overline{A_1}$


原变量与反变量的关系: "互非"或"互补"



2.1 逻辑代数基本概念 —— 与或非逻辑

*表示方法

① 逻辑符号




② 逻辑函数表达式

$$P = \overline{AB + CD} = \sim (A \& B \mid C \& D)$$

2.1 逻辑代数基本概念 —— 异或逻辑

❖表示方法

①逻辑符号



② 真值表(异或)

A B	P
0 0	0
0 1	1
1 0	1
1 1	0

③ 逻辑函数表达式


$$P=A \oplus B$$
 $P = A\overline{B} + \overline{A}B$
= $A \& (\sim B) | (\sim A) \& B$

❖特点: (输入)相同(输出)为0、(输入)相异(输出)为1

2.1 逻辑代数基本概念 —— 同或逻辑

❖表示方法

① 逻辑符号



②真值表(同或)

A B	P
0 0	1
0 1	0
1 0	0
1 1	1

- ③逻辑函数表达式: $P = A \odot B = AB + AB$
- ❖特点: (输入)相同(输出)为1、(输入)相异(输出)为0
 - 异或、同或逻辑只有两个输入;与(与非)、或(或非) 逻辑可以有两个以上的输入; 非逻辑只有一个输入。
 - 异或逻辑与同或逻辑是互非关系:

$$A \overline{\oplus B} = A \odot B$$
; $A \overline{\odot B} = A \oplus B$ $A \overline{B} + \overline{AB} = \overline{AB} + AB$

$$A\overline{B} + \overline{AB} = \overline{\overline{AB}} + AB$$

第二部分:组合逻辑

- 一. 逻辑门电路
 - 1. 门电路概述
 - 2. 晶体管和MOS管
 - 3. 逻辑门电路实现
- 二. 布尔代数
 - 1. 逻辑代数基本概念
 - 2. 逻辑代数的运算法则
 - 3. 逻辑函数的表达式
 - 4. 逻辑函数的简化法
- 三. Verilog HDL介绍
- 四. 基本组合逻辑部件设计



2.2 逻辑代数的运算法则 —— 逻辑代数的基本公式

❖ 逻辑代数的基本公式包括5条基本公理和9条基本定律。

1、逻辑代数基本公理

- **❖公理1**:设A为逻辑变量,若 $A \neq 0$,则A=1;若 $A \neq 1$,则 A=0。决定了逻辑变量的双值性(非0 即1)
- **❖公理2**: **0 0** = **0**; **1**+**1** = **1**。
- **❖公理3**: 1•1 = 1; 0+0 = 0。
- **❖公理4:** 0•1 = 0; 1+0 = 1; 1•0 = 0; 0+1 = 1。
- **❖**公理5: 0=1; 1=0。

2.2 逻辑代数的运算法则 —— 逻辑代数基本定律(1/2)

2、逻辑代数基本定律

自等律:
$$A + O = A$$
 (1) $A \cdot 1 = A$ (1')

0-1律:
$$A+1=1$$
 (2) $A \cdot O = O$ (2')

交換律:
$$A+B=B+A$$
 (3) $A\cdot B=B\cdot A$ (3')

结合律:
$$(A+B)+C=A+(B+C)$$
 (4)

$$(A \cdot B) \cdot C = A \cdot (B \cdot C) \tag{4'}$$

分配律:
$$A(B+C) = AB + AC$$
 (5)

$$A + BC = (A + B)(A + C) \tag{5'}$$

2.2 逻辑代数的运算法则 —— 逻辑代数基本定律(2/2)

互补律:

$$A + \overline{A} = 1$$

(6)

$$A \cdot \overline{A} = 0$$

(6')

常用于化简时消去某个因子、配项: 或者将某个乘积项变为最小项

重叠律:

$$A + A = A$$

(7)

$$A \cdot A = A$$

(7')

常用于化简时添加某一项

反演律:

$$\overline{A\cdot B}=\overline{A}+\overline{B}$$

(9)

$$\overline{A \cdot B} = \overline{A} + \overline{B}$$
 (8) $\overline{A + B} = \overline{A} \cdot \overline{B}$ (8')

又称德•摩根定律: 积之反等于反之和(逻辑变量与运算后取反等于各 个逻辑变量分别取反的或运算);和之反等于反之积(逻辑变量或运 算后取反等于各个逻辑变量分别取反的与运算)

还原律(对合律): A = A

$$\overline{\overline{A}} = A$$

记住! 也适用 于多个变量

2.2 逻辑代数的运算法则 —— 逻辑代数的基本定理

逻辑代数的基本定理包括代入定理、反演定理和对偶定理。

1、代入定理

- ❖ 代入定理: 在任何一个包含某个相同变量的逻辑等式中,用另外一个函数式代入式中所有这个变量的位置,等式仍然成立。
- ❖ 用途: 扩大基本公式和常用公式的使用范围

例如已知: $A + \overline{A} = 1$ 则: $ABC + \overline{ABC} = 1$

2.2 逻辑代数的运算法则 —— 反演定理

2、反演定理

- ❖定理规定:将原函数F中的全部"•"换成"+","+"换成"•","0" 换成"1","1"换成"0",原变量换成反变量,反变量换成原变量, 所得到的新函数就是原函数的反演式, 记作。
- ❖用途: 直接求已知逻辑函数的反函数,可用于公式的化简

【例1】已知
$$F = (A+B)(\overline{A}+C)(B+C+D)$$
, 试化简F

解:
$$\overline{F} = \overline{AB} + A\overline{C} + \overline{BCD} = \overline{AB} + A\overline{C}$$
 根据包含律

则
$$F = \overline{F} = (A+B)(\overline{A}+C)$$

- ❖规则: ① 遵循 "()"→ "•"→"+"的运算优先顺序;
 - ② 不属于单个变量上的"非号"在变换中不变。

不变不变

已知
$$F_1 = AB + \overline{(C + D)B} + \overline{BC} + 0$$
 则反函数 $\overline{F_1} = (\overline{A} + \overline{B}) \cdot \overline{CD} + \overline{B} \cdot \overline{B} + \overline{C} \cdot 1$

2.2 逻辑代数的运算法则 —— 对偶定理

3、对偶定理

- ❖定理规定:将原函数F中的全部 "•"换成 "+", "+"换成 "•", "0"换成 "1", "1"换成 "0",所得到的新函数就是原函数的对偶式,记作F'或F*。
- ❖用途:已知某公式成立,则可以得到其对偶公式仍成立。 扩大了基本公式和常用公式的使用范围

例如函数
$$F_1 = AB + (C + \overline{D})B + \overline{BC} + 0$$
 的对偶式是:

$$F_1' = (A+B) \cdot C\overline{D} + B \cdot \overline{B+C} \cdot 1$$

又如
$$F_2 = A + B + \overline{C} \cdot D + \overline{E}$$
 的对偶式是: $F_2' = A \cdot B \cdot (\overline{C} + D \cdot \overline{E})$

分配律:
$$A(B+C) = AB + AC$$
 (5)

$$A + BC = (A + B)(A + C)$$
 (5')

- > 对偶定理与反演定理的不同:无须将原变量和反变量互换
- 对偶定理仍遵守反演定理的两条规则



2.2 逻辑代数的运算法则 —— 逻辑代数的常用公式1,2

*常用公式1:AB + AB = A(10)

证: $AB + AB = A(B+B) = A \cdot 1 = A$

对偶式: $(A+B)\cdot(A+B)=A$ (10')

结论:若两个乘积项除了公有因子外,不同的因子恰好互补,则这两个乘积项可以合并为一个由公有因子组成的乘积项。

参宗多余❖常用公式2:A+AB=A吸收律1(11)

 $iE: A + AB = A(1+B) = A \cdot 1 = A$

对偶式: A(A+B) = A 吸收律2 (11')

结论: 若两个乘积项中有一个乘积项的部分因子恰好是另一个 乘积项的全部,则这个乘积项是多余的。

2.2 逻辑代数的运算法则 —— 常用公式3

多余

❖常用公式3:

$$A + AB = A + B$$

吸收律3

(12)

证: 根据分配律

$$A + \overline{AB} = (A + \overline{A})(A + B) = 1 \cdot (A + B) = A + B$$

对偶式: $A \cdot (\overline{A} + B) = A \cdot B$ (12')

▶ 结论: 若两个乘积项中有一个乘积项的部分因子恰好是另一个乘积项的补,则该乘积项中的这部分因子是多余的。

2.2 逻辑代数的运算法则 —— 常用公式4及推论

❖常用公式4: $AB + \overline{AC} + BC = AB + \overline{AC}$ (13)

包含律
证:
$$AB + \overline{AC} + BC = AB + \overline{AC} + (A + \overline{A})BC$$

 $= AB + \overline{AC} + ABC + \overline{ABC}$ 由互补律配项
 $= AB(1+C) + \overline{AC}(1+B) = AB + \overline{AC}$

对偶式:
$$(A+B)(A+C)(B+C) = (A+B)(A+C)$$
 (13')

�公式4推论: $AB + \overline{AC} + \overline{BCDEF} ... = AB + \overline{AC}$

证:
$$AB + \overline{AC} + BCDEF ... = AB + \overline{AC} + \overline{BC} + BCDEF ... =$$
 由包含律配项 $AB + \overline{AC} + BC(1 + DEF ...) =$

$$\overline{AB} + \overline{AC} + BC = AB + \overline{AC}$$

结论:若两个乘积项中的部分因子恰好互补,而这两个乘积项中的其余因子都是第三乘积项的部分因子,则这个第三乘积项是多余的。

第二部分:组合逻辑

- 一. 逻辑门电路
 - 1. 门电路概述
 - 2. 晶体管和MOS管
 - 3. 逻辑门电路实现
- 二. 布尔代数
 - 1. 逻辑代数基本概念
 - 2. 逻辑代数的运算法则
 - 3. 逻辑函数的表达式
 - 4. 逻辑函数的简化法
- 三. Verilog HDL介绍
- 四. 基本组合逻辑部件设计




2.3 逻辑函数的表达式 —— 逻辑函数的常用表达式

❖ 常用表达式包括:与或式、或与式、与或非式、与 非与非式、或非或非式


1、与或式

$$F = AB + CD$$




2、或与式

$$F = (A+B)(C+D)$$



3、与或非式

$$F = \overline{AB + CD}$$



2.3 逻辑函数的表达式 —— 逻辑函数的常用表达式

4、与非与非式

$$F = AB + CD = \overline{AB + CD}$$
$$= \overline{\overline{A \cdot B \cdot C \cdot D}}$$

全部用与非门实现——减少了使用门的种类


5、或非或非式


$$F = (A + B)(C + D)$$

$$= \overline{(A + B)(C + D)}$$

$$= \overline{A + B + C + D}$$

全部用或非门实现——减少了使用门的种类





2.3 逻辑函数的表达式 —— 逻辑函数的标准表达式

- ❖逻辑函数的表达形式是不唯一的,在数字电路手工设计技术中,为便于真值表表述、卡诺图表述和逻辑化简等,引入逻辑函数的标准表达式
- ❖逻辑函数的标准表达式建立在最小项和最大项概念基础上
- ❖标准表达式包括:最小项表达式和最大项表达式
 - 最小项表达式是全部由最小项构成的与或式(积之和式)
 - 最大项表达式是全部由最大项构成的或与式(和之积式)

2.3 逻辑函数的表达式 —— 最小项

❖最小项

- 》设有n个变量,它们所组成的具有n个变量的"与"项 (乘积项)中,每个变量以原变量或反变量的形式出 现且仅出现一次,则这个乘积项称为最小项。
- ▶n个变量有2n个最小项
- ▶3个变量(A,B,C)有8个最小项:

 \overline{ABC} , \overline{ABC}

2.3 逻辑函数的表达式 —— 最小项的特点

- ① 对于任何一个最小项,只有对应的一组变量取值,使其值为1,其 余情况下均为0;
- ② 全体最小项之和为1;
- ③ 任意两个最小项的乘积为0;

为什么?

④ 具有相邻性的两个最小项之和可以合并为一个乘积项,消去一个以原变量和反变量形式出现的变量,保留由没有变化的变量构成的乘积项。 $\frac{\overline{ABC} + \overline{ABC} = \overline{AB} }{ }$

相邻最小项:除一个变量互为相反外,其余变量分别相同的两个最小项。

- ➤ 为书写方便,把最小项记做m_i
- ➤ 下标i的取值规则:按照变量顺序,将最小项中的原变量用1表示、反变量用0表示,得到一个二进制数,与 其对应的十进制数,即该最小项的编号i

2.3 逻辑函数的表达式 —— 最小项编号

最小项	ABC的取值	编号
$\overline{A}\overline{B}\overline{C}$	000	m_0
$\overline{\overline{A}}\overline{\overline{B}}C$	001	m_1
\overline{ABC}	010	m_2
\overline{ABC}	011	m_3
$A\overline{B}\overline{C}$	100	m_4
$A\overline{B}C$	101	m_5
$AB\overline{C}$	110	m_6
ABC	111	m_7

> 根据最小项编号可以迅速推断它所代表的最小项。



2.3 逻辑函数的表达式 —— 最大项

❖最大项

- ▶ 设有n个变量,它们所组成的具有n个变量的 "或"项(和项)中,每个变量以原变量或反 变量的形式出现且仅出现一次,则这个和项称 为最大项。
- > n个变量有2n个最大项
- ▶ 3个变量(A,B,C)有8个最大项:

$$\overline{A} + \overline{B} + \overline{C}, \overline{A} + \overline{B} + C, \overline{A} + B + \overline{C}, \overline{A} + B + C,$$

$$A + \overline{B} + \overline{C}, A + \overline{B} + C, A + B + \overline{C}, A + B + C$$

若2个最大项中只有1个变量分别以原变量和反变量的形式出现,其余的变量分别相同,则称这2个变量具有相邻性。

2.3 逻辑函数的表达式 —— 最大项的特点

- > 最大项的特点
 - ① 对于任何一个最大项,只有对应的一组变量取值,使 其值为0,其余情况下均为1;
 - ② 全体最大项之积为0;
 - ③任意两个最大项之和为1。 为什么?
 - ④ 具有相邻性的两个最大项之积可以合并为一个和项, 消去一个以原变量和反变量形式出现的变量,保留由没有 变化的变量构成的和项。

例:
$$(\overline{A}+B+\overline{C})(A+B+\overline{C})=[(\overline{A}+(B+\overline{C})][(A+(B+\overline{C})]=B+\overline{C}$$

- ➤ 为书写方便,把最大项记做M_i
- ➤ 下标i的取值规则:按照变量顺序将最大项中的原变量用0表示、反变量用1表示,得到一个二进制数,与其对应的十进制数即该最大项的编号i

2.3 逻辑函数的表达式 —— 最大项编号

最大项	ABC的取值	编号
A+B+C	000	M_0
$A+B+\overline{C}$	001	M_1
$A + \overline{B} + C$	010	M_2
$A + \overline{B} + \overline{C}$	011	M_3
$\overline{A} + B + C$	100	M_4
$\overline{A} + B + \overline{C}$	101	M_5
$\overline{A} + \overline{B} + C$	110	M_6
$\overline{A} + \overline{B} + \overline{C}$	111	M_7

 \blacktriangleright 最小项与最大项的关系<u>:</u> 下标i相同的最小项与最大项互补,即 $m_i = M_i$

2.3 逻辑函数的表达式 —— 最小项表达式

1. 最小项表达式

- ❖ 全部由最小项构成的与或式,也称标准与或式,可由最小项推导法直接从真值表中导出。
- ❖ 例如: 三人表决器设计的输出表达式

$$F = \overline{ABC} + A\overline{BC} + AB\overline{C} + AB\overline{C}$$

$$F(A, B, C) = m_3 + m_5 + m_6 + m_7$$

$$F(A, B, C) = \sum_{i=1}^{n} m(3,5,6,7)$$
最简略

真值表

A	В	С	F
	0		0
			0
	0	1	0
0		0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

❖ 最小项推导法 —— 从真值表推出逻辑函数表达式的一种方法

最小项

表达式

- > 使输出为1的输入组合写成乘积项的形式,其中,
- > 取值为1的输入用原变量表示,取值为0的输入用反变量表示,
- > 然后把这些乘积项加起来。

2.3 逻辑函数的表达式 —— 最小项表达式

【例2】将 $F = AB + \overline{ABC}$ 写成标准与或表达式

$$F = AB(C + \overline{C}) + \overline{A}BC = ABC + AB\overline{C} + \overline{A}BC = \sum m (3.6.7)$$

2.3 逻辑函数的表达式 —— 最大项表达式

2. 最大项表达式

- ❖ 全部由最大项构成的或与式,也称标准 或与式,可由最大项推导法直接从真值 表中导出。
- ❖ 例如: 三人表决器设计的输出表达式

$$F = (A + B + C)(A + B + \overline{C})(A + \overline{B} + C)(\overline{A} + B + C)$$

$$F(A, B, C) = M_0 \cdot M_1 \cdot M_2 \cdot M_4$$

$$F(A, B, C) = \Pi M(0, 1, 2, 4)$$

真值表

A	В	C	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

表达式

❖最大项推导法

把使输出为0的输入组合写成和项的形式,其中, 取值为0的输入用原变量表示,取值为1的输入用反变量表示, 然后把这些和项乘起来。

第二部分:组合逻辑

- 一. 逻辑门电路
 - 1. 门电路概述
 - 2. 晶体管和MOS管
 - 3. 逻辑门电路实现
- 二. 布尔代数
 - 1. 逻辑代数基本概念
 - 2. 逻辑代数的运算法则
 - 3. 逻辑函数的表达式
 - 4. 逻辑函数的简化法
- 三. Verilog HDL介绍
- 四. 基本组合逻辑部件设计



2.4 逻辑函数的简化法 —— 设计优化

- ❖ 设计优化
 - ▶ 面积优化——使设计的电路或系统占用的逻辑资源尽量少
 - ▶ 时间优化——使设计的电路或系统的输入信号到达输出的 路程尽量短
- ❖ 逻辑函数的简化是实现面积优化的一种方式。
- ❖ 过去逻辑函数的简化是非常重要而又繁琐的工作;
- ❖ 在现代数字电路或系统的设计中,设计优化主要由EDA工具自动完成,一般无须设计者介入。

2.4 逻辑函数的简化法 —— 逻辑函数简化的意义

- ❖ 同一个逻辑函数可以写成不同的逻辑式;
- ❖ 逻辑表达式越简单,实现它的电路越简单,电路工作越稳定可靠;
- ❖ 因此需要通过化简找出最简逻辑式。

【例3】化简
$$F = ABC + ABC + ABC + ABC$$

若不化简,需要3个非门、4个3输入与门、1个4输入或门

B

&

2.4 逻辑函数的简化法 —— 逻辑函数的公式简化法

- ❖逻辑函数的公式简化法的原理是反复使用逻辑代数的基本公式、基本定理和常用公式,消去函数中多余的乘积项和因子,以求得最简形式。
 - 一、"与或"表达式的化简
 - ❖最简与或表达式
 - 1. 乘积项的个数最少(用门电路实现,用的与门数最少)
 - 2. 在满足1的条件下,乘积项中的变量最少(与门的输入端最少)
 - 3. 省器件:用最少的门,门的输入也最少
 - ❖常用的化简方法有:合并乘积项法、吸收项法、配项法

2.4 逻辑函数的简化法 —— 或与表达式的化简

二、"或与"表达式的化简

❖最简或与表达式

- 1、或项个数最少(或门用的最少);
- 2、在满足1的条件下,或项中变量数最少(或门的输入端最少)。

> 化简方法

- 1、利用对偶规则,将"或与"表达式转换为"与或"表达式。
- 2、实际化简"与或"表达式。
- 3、利用对偶规则将最简"与或"表达式转换为最简"或与"表达式。

2.4 逻辑函数的简化法 —— 或与表达式的化简举例

【例4】化简
$$F=(A+B)(\overline{A}+C)(B+C)(A+C)$$

对偶规则
$$F'=AB+\overline{A}C+BC+AC$$

$$=AB+\overline{A}C+AC$$

由包含律

AB+AC+BC=AB+AC

$$=AB+C$$

由常用公式1 AC+AC=C

则:
$$F=(A+B) \cdot C$$

2.4 逻辑函数的简化法 —— 合并乘积项法

- ❖逻辑函数的公式简化常用的方法(以与或表达式的化简为例)有:
- ❖合并乘积项法、吸收项法、配项法、消除冗余项法

1、合并乘积项法——利用互补律消去1个变量

化简
$$F = A(BC + \overline{B}C) + ABC + ABC$$

解: $F = ABC + A\overline{B}\overline{C} + AB\overline{C} + A\overline{B}C$ 利用分配律展开
 $= (ABC + A\overline{B}C) + (A\overline{B}\overline{C} + AB\overline{C})$ 合并
 $= AC(B + \overline{B}) + A\overline{C}(\overline{B} + B)$ 互补律
 $= AC + A\overline{C}$ 互补律
 $= A(C + \overline{C}) = A$

2.4 逻辑函数的简化法 —— 吸收项法

2、吸收项法——利用吸收律和包含律减少"与"项

化简
$$F = A\overline{B} + \overline{A}B + ABCD + \overline{A}\overline{B}CD$$

解: $F = (A\overline{B} + \overline{A}B) + (AB + \overline{A}\overline{B})CD$ 合并乘积项
"同或"和"异
 $= (A\overline{B} + \overline{A}B) + \overline{A}\overline{B} + \overline{A}B$ "CD 或"互为反函数
 $= A\overline{B} + \overline{A}B + CD$ 由吸收律3
 $A+\overline{AB}=A+B$

2.4 逻辑函数的简化法 —— 配项法

3、配项法——利用互补律,配在乘积项上

化简
$$F = AB + \overline{ABC} + BC$$

解: $F = AB + \overline{ABC} + BC(A + \overline{A})$ 配项
 $= AB + \overline{ABC} + ABC + \overline{ABC}$ 展开
 $= (AB + ABC) + (\overline{ABC} + \overline{ABC})$ 合并
 $= AB(1+C) + \overline{AC}(B+\overline{B})$ 1律、互补律
 $= AB + \overline{AC}$

第二部分:组合逻辑

- 一. 逻辑门电路
- 二. 布尔代数
- 三. Verilog HDL介绍 (自学MOOC)
 - 1. Verilog HDL概述
 - 2. Verilog HDL的词法
 - 3. Verilog HDL常用语句
 - 4. 不同抽象级别的Verilog HDL模型
- 四. 基本组合逻辑部件设计
 - 1. 运算单元电路
 - 2. 编码器/译码器
 - 3. 多路选择器

