

BAB VIII

FLIP – FLOP


Flip – flop merupakan salah satu pengaplikasian dari beberapa gerbang digital sehingga dapat menyimpan bilangan biner 1 bit. Pada dasarnya rangkaian flip – flop terdiri dari sebuah rangkaian multivibrator bistabil.

Rangkaian flip – flop juga merupakan dasar dari rangkaian memori yang sudah kita kenal sekarang. Rangkaian flip – flop pada teknik digital memiliki sifat kondisi output yang tidak hanya bergantung pada kondisi input, akan tetapi bergantung juga pada kondisi input sebelumnya.

Flip – flop memiliki dua keluaran yang dinamakan sebagai kondisi Q dan \bar{Q} , yang mana \bar{Q} adalah kondisi kebalikan dari Q . Rangkaian flip – flop sudah ditemukan sejak tahun 1918 oleh seorang ahli fisika dari Inggris. Saat itulah dikembangkan rangkaian – rangkaian penyimpanan data hingga saat ini. Bisa dikatakan flip – flop merupakan memori 1 bit dengan keluaran 1 dan 0.

8.1. RS FLIP – FLOP

Dengan menggabungkan beberapa gerbang logika pada bagian input rangkaian dasar, flip – flop tersebut hanya dapat merespon input selama terdapat pulsa *clock*. Output dari flip – flop tidak akan berubah selama pulsa *clock*nya berlogika 0 meskipun terjadi perubahan pada kedua inputnya. Output flip – flop hanya akan berubah sesuai dengan perubahan inputnya jika pulsa *clock*nya bernilai 1.




Gambar 8.1. RS Flip – Flop

Yang dimaksud kondisi terlarang adalah keadaan yang tidak diperbolehkan kondisi output $Q = \bar{Q}$ yaitu pada saat $R=1$ dan $S=1$.

8.2. JK FLIP – FLOP


Kondisi yang tidak terdefiniskan (kondisi terlarang) pada RS Flip – Flop, maka pada JK Flip – Flop kondisi tersebut dapat didefinisikan. Jika pada RS Flip – Flop kondisi R dan S sama dengan 1, maka kondisi seperti ini merupakan kondisi yang tidak dapat didefinisikan (kondisi terlarang), maka pada JK Flip – Flop kondisi J dan K sama dengan 1, maka output dari JK Flip – Flop merupakan komplemen dari output sebelumnya. Dalam hal ini J setara dengan S dan K setara dengan R .



Gambar 8.2. JK Flip – Flop

8.3. D FLIP – FLOP


D Flip – Flop merupakan modifikasi dari RF Flip – Flop memakai *clock*. Input D disalurkan secara langsung ke S .



Gambar 8.3. D Flip – Flop


8.4. T FLIP – FLOP

Merupakan versi JK Flip – Flop dengan satu input. T Flip – Flop mempunyai kemampuan yaitu membuat *toggle* pada outputnya.



Gambar 8.4. T Flip – Flop

8.5. CONTOH APLIKASI FLIP - FLOP



Gambar 8.5. Counter 0 – 9