

EXAMEN DE ESTRUCTURA DE COMPUTADORES. La Rábida, 20 de Septiembre de 2017

Apellidos Nombre

Valor de cada: Respuesta correcta + 0.10
 Respuesta incorrecta - 0.05
 Sin respuesta - 0.05

TIEMPO REALIZACIÓN EXAMEN: 30 minutos

TEST →	
P1 →	
P2 →	
P3 →	
NOTA →	

1	En un sistema sin dispositivos de E/S con capacidad de acceso directo a memoria, el acceso a Memoria Principal para obtener información de instrucciones lo controla la Unidad de Control; ¿quién controla el acceso a la información de datos?: A) La Unidad Operativa B) La Unidad Aritmético Lógica C) La Unidad de Control D) Ninguna de las afirmaciones anteriores es correcta	C
2	Dadas las instrucciones JMP 0B800h y RETI: A) Ambas son instrucciones de bifurcación incondicionales B) Sólo una de ellas es de bifurcación incondicional C) Ambas son instrucciones de bifurcación condicionales D) Sólo una de ellas es de bifurcación	A
3	Dada la operación $R1 \leftarrow R1 + A$, siendo R1 un registro de propósito general y A una dirección de memoria principal: A) Necesita al menos de un acceso a memoria B) No puede realizarse puesto que un registro fuente (R1) hace también de registro destino (R1) C) No necesita de acceso a memoria alguno D) Siempre necesita únicamente un acceso a memoria	A
4	Un computador Von Neumann, de dos direcciones: A) No necesita decodificar todas las instrucciones que ejecuta B) No necesita registro acumulador C) No puede realizar operación monádica alguna D) Ninguna de las afirmaciones anteriores es correcta	B
5	Si un computador tiene registro Contador de Programa: A) Es de 4 direcciones B) No es de 4 direcciones C) Es un computador basado en Registro Acumulador D) Ninguna de las afirmaciones anteriores es correcta	B
6	En un computador sin Memoria Virtual, el tamaño de los registros de direcciones (para direccionar la Memoria Principal): A) Coincide con el número de posiciones de memoria físicas reales que tenga ese computador B) Puede ser cualquiera independientemente del número de posiciones lógicas de la Memoria Principal C) Coincide con el número de posiciones lógicas del Mapa de Memoria Principal D) Ninguna de las afirmaciones anteriores es correcta	D
7	Dada la cadena binaria 1111111111111111: A) Siempre tiene un valor positivo asociado B) Siempre tiene un valor negativo asociado C) Siempre representa un dato con un valor asociado D) Puede representar un dato o una instrucción	D
8	Dado un sistema de representación binario en coma fija y entero, con 1024 bits: A) Puede representar cualquier valor real B) Puede representar cualquier valor entero C) Puede representar cualquier valor natural D) Ninguna de las afirmaciones anteriores es correcta	D
9	Dado el estándar IEEE 754 de simple precisión, ¿qué tienen en común las representaciones de los valores $+\infty$, $-\infty$ y 0/0?: A) El campo SIGNO B) No tienen en común ningún campo C) El campo MANTISA D) El campo EXPONENTE	D
10	Dado un sistema de representación polinomial cuyo polinomio generador es 1 0 0 0 1 0 0 0, su expresión de polinomio en la variable "x" y coeficientes "1" ó "0" es: A) $P(x) = x^7 + x^3$ B) $P(x) = x^8 + x^3 + 1$ C) $P(x) = x^8 + x^3$ D) Ninguna de las afirmaciones anteriores es correcta	A
11	Dado un sistema computador con 20 líneas en el bus de direcciones, mapa de memoria y de E/S de 1 Mposiciones y 64 Kposiciones respectivamente, se puede afirmar que: A) Nunca se puede aplicar decodificación incompleta B) Para dirigimos al espacio de E/S hay que utilizar instrucciones del tipo Input/Output C) Cualquier instrucción puede dirigirse al espacio de E/S D) Para dirigimos al espacio de E/S hay que emplear instrucciones del tipo Move	B
12	De las conexiones de la memoria caché, indica la que implica siempre hacer uso del bus de conexión de la Memoria Principal: A) La conexión paralela B) Ambas conexiones C) La conexión serie D) Ninguna de las conexiones	A
13	Sea un módulo de memoria que contiene líneas de alimentación, líneas A_i (dirección), líneas D_i (datos), línea RAS (Selección de Fila), línea CAS (selección de columna): A) Se trata de un módulo tipo NOVRAM B) Se trata de un módulo tipo DRAM C) Se trata de un módulo de sólo lectura D) Se trata de un módulo tipo SRAM	B
14	Los algoritmos de reemplazo de bloques en la Memoria Caché: A) Se resuelven por software exclusivamente B) Se resuelven por hardware exclusivamente C) Se pueden resolver por software además de por hardware D) Ninguna de las afirmaciones anteriores es correcta	B
15	Dado un espacio de memoria con organización de 64 Kposiciones y 8 bits en cada posición, se puede cubrir con: A) 1 módulo de 64Kx4 B) 16 módulos de 8Kx4 C) 4 módulos de 8Kx8 D) 2 módulos de 8Kx16	B

16	De las formas propuestas para realizar una operación (aritmética, lógica, ...) en un computador, la más lenta es: A) Mediante un circuito combinacional C) Mediante un circuito secuencial sin secuencia de estados B) Mediante un circuito secuencial con secuencia de estados D) Mediante un programa	D
17	Una unidad operativa capaz de realizar operaciones tanto de datos enteros como en coma flotante (FP) suele tener: A) Un único banco de registros de tamaño doble palabra C) Dos bancos de registros: uno para enteros y otro para FP B) Un único banco de registro para enteros y para FP D) Ninguna de las afirmaciones anteriores es correcta	C
18	La multiplicación de un número por una potencia de dos, se puede realizar: A) Con un circuito secuencial multiplicador exclusivamente C) Con un circuito combinacional exclusivamente B) Con un circuito desplazador a la derecha D) Con un circuito desplazador a la izquierda	D
19	La operación de extensión de signo de un valor representado en exceso 2^{n-1} (con el mismo exceso en ambos sistemas y siendo 'n' el nº de bits del formato de representación de partida): A) No se puede realizar C) Implica rellenar las posiciones sobrantes con "0s" B) Implica rellenar las posiciones sobrantes con "1s" D) Se puede realizar con cierta similitud con el Complemento a 2	C
20	Un procesador, por ejemplo de E/S, que acompaña a la CPU y no es coprocesador: A) No puede tener instrucciones propias C) Tiene contador de programa B) No es un procesador D) Ninguna de las afirmaciones anteriores es correcta	C
21	El campo código de operación de una instrucción: A) Indica el tipo de operando que interviene en la operación C) No puede indicar el tipo de operando para la operación B) Puede indicar o no la operación D) Ninguna de las afirmaciones anteriores es correcta	A
22	Salvo en casos de interrupción interna o instrucciones de bifurcación condicionales, el modo de direccionamiento indirecto absoluto a memoria, aparte de los accesos a memoria para buscar la instrucción: A) Puede no implicar acceso a memoria alguno C) No implica accesos a memoria nunca B) Implica siempre un acceso a memoria como mínimo D) Implica siempre dos accesos a memoria	B
23	Del modo de direccionamiento inmediato se puede decir que: A) Puede existir para todo tipo de instrucciones C) No tiene ninguna utilidad B) No existe para instrucciones de ruptura de secuencia D) No existe en instrucciones aritméticas	B
24	Comparando los direccionamientos directo relativo a registro base y directo absoluto a registro: A) El relativo a registro base implica modificación del registro C) El directo absoluto a registro no suele emplearse base B) El relativo a registro base implica menos operaciones D) Ninguna de las afirmaciones anteriores es correcta elementales	D
25	Una de las exigencias fundamentales que debe cumplir cualquier repertorio de instrucciones es que sea completo, es decir: A) Que utilice tan sólo cuatro instrucciones como la Máquina de Turing C) Que pueda realizar en un tiempo finito cualquier tarea computable B) Que pueda realizar cualquier tarea en un tiempo mínimo D) Ninguna de las afirmaciones anteriores es correcta	C
26	En un sistema computador basado en la CPU 8086, un Procesador de E/S: A) Tiene capacidad de acceso directo a memoria C) No tiene asociado un programa propio B) Es un coprocesador D) Es lo mismo que un DMAC	A
27	Una interrupción vectorizada: A) Se atiende siempre C) Implica que la CPU ejecute la Rutina de Tratamiento de la Interrupción cuando se provoque y atienda B) Tiene siempre su vector de interrupción definido en las primeras posiciones del mapa de memoria del sistema D) Ninguna de las afirmaciones anteriores es correcta	C
28	Si cuando redondeamos el valor 0,011001 se obtiene el valor 0,0111, ¿qué técnica se ha aplicado?: A) Cualquiera de las tres técnicas estudiadas C) La del truncamiento y bit menos significativo a 1 y la del redondeo propiamente dicho B) La del truncamiento y bit menos significativo a 1 exclusivamente D) Con ninguna de las tres técnicas estudiadas se obtiene ese valor	B
29	Un Controlador de Acceso Directo a Memoria es capaz de realizar, sin intervención alguna de la CPU: A) Varias operaciones de E/S seguidas C) Una operación de E/S completa siempre B) La transferencia de varios bloques sin intervención alguna D) Ninguna de las afirmaciones anteriores es correcta de la CPU	D
30	En la técnica de denominada Truncamiento, el error que se comete es: A) \leq Resolución/2 C) $<$ Resolución B) \leq Resolución D) $<$ Resolución/2	C

Fdo.: Los profesores de la asignatura

EXAMEN DE ESTRUCTURA DE COMPUTADORES

(Convocatoria Ordinaria de Septiembre)

La Rábida, 20 de Septiembre de 2017

PROBLEMA 1. (2,25 puntos).

Resolver las siguientes cuestiones:

1. Dados los modos de direccionamiento mostrados en la Tabla 1 para un computador de una dirección basado en acumulador, especificar los distintos formatos de instrucción posibles para cada uno de los modos de direccionamiento, suponiendo que:
 - a) El tamaño de la palabra de memoria del computador es de 16 bits y el número de bits del formato de las instrucciones debe ser un múltiplo de esta palabra.
 - b) El sistema computador es capaz de ejecutar un total de 200 instrucciones diferentes.
 - c) El sistema computador tiene un banco de 256 registros de propósito general (R1-R256) y aparte 2 registros base (RB0 –RB1).
 - d) El valor más alto que puede tomar el dato inmediato según el sistema de representación binario natural sin signo es 255.
 - e) El máximo espacio de memoria direccionable es de 16M posiciones.
 - f) El formato correspondiente a los modos de *direccionamiento inmediato* y *directos relativos a registro base e índice* coinciden en el número de bits.

Tabla 1. Modos de direccionamiento

Modo de direccionamiento	Prefijo/sufijo	Ejemplo	Operaciones que se realizan
INMEDIATO	Prefijo #	ADD #18	$AC \leftarrow AC + 18$
DIRECTO ABSOLUTO a REGISTRO	Prefijo .	ADD .18	$AC \leftarrow AC + R18$
DIRECTO ABSOLUTO a MEMORIA		ADD 18	$AC \leftarrow AC + M(18)$
DIRECTO RELATIVO a REGISTRO BASE	Corchete [.]	ADD 18[.1]	$AC \leftarrow AC + M(18 + RB1)$

2. Representar los valores 0 y 1 según el estándar IEEE P754 de simple precisión. Justificar las operaciones realizadas

PROBLEMA 2. (2,25 puntos).

Dado un sistema computador con bus de datos de 8 bits y bus de direcciones de 16 líneas y con especificaciones de diseño para el sistema de memoria principal y E/S:

- Mapa de memoria no común.
- 16 Kposiciones de memoria para el sistema operativo; que no va a ser modificado nunca.
- 16 Kposiciones para diferentes aplicaciones actuales y futuras.
- 8 Kposiciones de memoria para los programas de inicialización, en las primeras posiciones del mapa de memoria.
- El espacio de direcciones para la E/S tiene de 256 posiciones, direccionadas con los bits de menos peso del bus de direcciones; siendo necesario implementar la mitad de ese espacio, en concreto las últimas posiciones, con módulos de E/S de 64x8.
- Se dispone de módulos de memoria RAM de 4Kx8 y de EPROM de 8Kx8.
- El tamaño básico puede ser cualquiera, aconsejándose que se elija el que facilite el diseño.
- La decodificación debe ser obligatoriamente completa.

Se pide:

1. Dibujar un esquema de cada dispositivo elegido para el diseño, **justificando la elección, y detallando todas las líneas de comunicación.**
2. Diseñar el/los mapa/s de direcciones.
3. Diseñar un esquema de conexión que se corresponda con el/los mapa/s definido/s en el apartado anterior.

PROBLEMA 3. (2,0 puntos).

Disponemos de un sistema con CPU basada en banco de registros (para seleccionar un registro del banco de registros se emplean 8 líneas) y con las siguientes líneas: **ADDR** (bus de direcciones de 16 bits), **DAT** (bus de datos de 8 bits), **BUSRQ** y **BUSACK** (solicitud y concesión de los buses), **INT** e **INTACK** (solicitud y reconocimiento de interrupción), **MEMREQ**, **RD** y **WR** (control de accesos a memoria).

- a. Dibujar el contenido de estas líneas con información en hexadecimal (sin tener en cuenta el número de periodos necesarios para cada ciclo máquina u operación elemental) (**se corregirá únicamente lo que aparezca en la hoja del cronograma**), a lo largo del proceso siguiente:
- 1- La CPU ejecuta las instrucciones **MOVE .1, 1515h**, **DEC .1**, **SUB .2, .3** y **MOVE [5050h], .1**. Suponer que la primera, segunda y tercera instrucción se encuentran en memoria a partir de la dirección **FF00h**; y la cuarta instrucción se encuentra situada a partir de la posición de memoria obtenida de sumar el vector de interrupción con el valor **0011h**. Los códigos de operación correspondientes a las instrucciones son respectivamente **01h**, **11h**, **22h** y **33h**. Considerar el tamaño de los operandos igual al tamaño del bus de datos.
 - 2- Durante el sexto ciclo de memoria, un controlador con DMA, solicita los buses para escribir en memoria los datos **AAh**, **BBh** y **CCh** a partir de la posición **BB00h**. El controlador opera en modo byte.
 - 3- Supongamos que estos datos eran los últimos para completar el bloque pendiente del controlador de DMA, de forma que a continuación se solicita una interrupción, enviando el vector de interrupción **AAh** por el bus de datos, permaneciendo la línea de petición de interrupción activa hasta ser atendida.
- b. Definir los contenidos (en hexadecimal) que van teniendo todos los elementos de almacenamiento implicados. El contenido de dichos elementos de almacenamiento al comienzo de la ejecución de las instrucciones es nulo o el especificado en la relación siguiente:

A- Contenido de los registros:

- Registro R1 = 00h
- Registro R2 = F0h
- Registro R3 = 0Fh

B- Contenido de las posiciones de memoria:

- Dirección 1515h = 12h
- Dirección 5050h = EEh
- Dirección 5051h = FFh
- Dirección EEFFh = AAh

Los profesores de la asignatura.

Apellidos: **Nombre:**

ADDR()

DAT()

BUSREQ

BUSACK

INT

INTACK

MEMREQ

RD

WR

Ciclo 1°	Ciclo 2°	Ciclo 3°	Ciclo 4°	Ciclo 5°	Ciclo 6°	Ciclo 7°	Ciclo 8°	Ciclo 9°	Ciclo 10°	Ciclo 11°	Ciclo 12°	Ciclo 13°	Ciclo 14°	Ciclo 15°	Ciclo 16°	Ciclo 17°	Ciclo 18°	Ciclo 19°	Ciclo 20°	Ciclo 21°	Ciclo 22°
----------	----------	----------	----------	----------	----------	----------	----------	----------	-----------	-----------	-----------	-----------	-----------	-----------	-----------	-----------	-----------	-----------	-----------	-----------	-----------

Tipo de ciclo

[illegible]