1. 組別:第22組

2. 組員: 404415073 電機二 蔡孟勳 404415055 電機二 劉恩瑞


3. 題目名稱:實驗 6 跑馬燈

4. 功能說明:

這次的實驗為撰寫一個跑馬燈,輸入訊號為一個 10MHz 的 clock (當正緣觸發時可執行程式碼)、一個脈波 (使跑馬燈歸零並重新開始...即 Reset)、兩個 0 或 1 的訊號(分別控制計數器是否啟動與計數器遞增或遞減...即 Enable 和 Dir);輸出訊號為 8*8 點矩陣 LED (用來顯示最後的圖形結果)。

整個電路的功能為:隨著時間變化改變圖形的跑馬燈。

5. 硬體架構圖:



電路設計的想法:

這次的實驗其實可以概略分為三個部分:除頻器、計數器、解碼器。由於實作板只能提供 10MHz 的脈波,因此我們先設計一個除頻器讓 10MHz 分別降至 1kHz 和 1Hz,當 1Hz 的 clock 正緣觸發且 Enable=1 時,啟動計數功能,其中 Dir=1 時,計數器遞增計數;Dir=0 時,計數器遞減計數,最後則是依照計數器的數字決定顯示的圖形(解碼器),方法為:當 1kHz 正緣觸發時,另一個計數器遞增 1,0~7 分別決定讓矩陣 LED 的燈各亮一排,最後再設計 col 決定讓某一排的某幾個燈,雖然每一排的時間會差 1ms,但因為相差時間甚小,利用視覺暫留的原理則可顯示完整的圖形。這次的實驗有設計 Reset,當按下 Reset 時,整個計數器會歸零並重新開始,當然 Reset 也必須要消除跳現象,這樣就可以完成這次的實驗了。

6. 程式碼&註解:

```
■module exp6(row,col,MHz,Dir,Enable,Reset); //跑馬燈模組宣告
input MHz,Dir,Enable,Reset; //輸入為MHz,Dir,Enable,Reset
output reg [7:0]row,col; //輸出為8-bits共16個數row[0]~[7],col[0]~[7]
wire kHz,Hz,out; //跑馬燈的邏輯電路圖中會用到3條線連接不同模組
reg [1:0]counter; //保留counter[0]~[1]的值到下一次指定新值
       reg [2:0]count; //保留count[0]~[2]的值到下一次指定新值
       div1 d1(kHz,MHz); //使用除頻器1的模組,輸出為kHz,輸入為MHz
div2 d2(Hz,MHz); //使用除頻器2的模組,輸出為Hz,輸入為MHz
10
       debounce de1(MHz,Reset,out); //使用消除彈跳的模組,輸出為out,輸入為MHz,Reset
11
12
13
       always@(posedge Hz or negedge out) //當Hz正緣觸發或out負緣觸發時,底下的Behavioral Model的敘述會被執行if(~out) //如果out反相為true,執行以下敘述counter=0; //counter的值等於0
14
15
16
        else //其他情况
         if(-Enable) //如果Enable反相為true,執行以下敘述
if(-Dir) //如果Dir反相為true,執行以下敘述
17
18
19
            counter<=counter+1; //counter的值+1
           else //其他情况
20
            counter<=counter-1; //counter的值-1
23
        always@(posedge kHz) //當kHz正緣觸發時,底下的Behavioral Model的敘述會被執行
24 = begin //Behavioral Model開始
25 count<=count+1; //counter的值+1
          case (counter) //counter的值為true時,執行以下敘述
2'd0: //2位元,十進制,數值為0
26 = 27
                 28 ■
29
30 =
31
32
                  end //結束
3'd1: //3位元,十進制,數值為1
begin //開始
33
34
35
                          row=8'b0001 0000; //row第4列為1,其餘為0 col=8'b0111_1100; //col第2,3,4,5,6行為1,其餘為0
36
37
38
                         end //結束
39
                   default: //其他
                          ti: //共地
begin //開始
row=8'b1111_1111; //row第1,2,3,4,5,6,7,8列為1
col=8'b0100_0000; //col第2行為1,其餘為0
40 ≡
41
42
43
44
                 endcase //結束case
           2'd1: //2位元,十進制,數值為1
    case(count) //count的值為true時,執行以下敘述
    3'd0: //3位元,十進制,數值為0
    begin //開始
    row=0'b1000_0000; //row第1列為1,其餘為0
    col=0'b0111_1110; //col第2,3,4,5,6,7行為1,其餘為0
46
47 =
49 ■
50
51
                         end //結束
52
                  3'd1: //3位元,十進制,數值為1
begin //開始
53
54 ≡
                          row=8'b0001 0000; //row第4列為1,其餘為0
55
56
                          col=8'b0111_1110; //col第2,3,4,5,6,7行為1,其餘為0
                  57
58
59 =
60
61
62
                          col=8'b0000_0010; //col第7行為1,其餘為0
                         end
63
                  default: //其他
begin //開始
64 ■
                             row=8'b1111_1111; //row第1,2,3,4,5,6,7,8列為1
col=8'b0100_0000; //col第2行為1,其餘為0
66
67
                             end //結束
68
69
                 endcase //結束case
```

```
70
71 =
            2'd2: //2位元,十進制,數值為2
  71 = 72 73 =
                   row=8'b1000 0000; //row第1列為1,其餘為0
  75
76
77
78
79
80
81
                           col=8'b0111_1110; //col第2,3,4,5,6,7行為1,其餘為0
                   col=8'b0011_1110; //col第2,3,4,5,6,7行為1,其餘end //結束
3'd1: //3位元,十進制,數值為1
begin //開始
row=8'b0001_0000; //row第4列為1,其餘為0
col=8'b0001_1110; //col第4,5,6,7行為1,其餘為0
     =
                   end //结束
3'd2: //3位元,十進制,數值為2
begin //開始
row=8'b0000_1111; //row第4,5,6,7,8列為1,其餘為0
col=8'b0000_0010; //col第7行為1,其餘為0
  82
83
84
85
                   col=8:buou_usip, //csi录, ij and - //csi录
end //结束
3'd3: //3位元, 十進制, 數值為3
begin //開始
row=8'b0000_0001; //row第8列為1, 其餘為0
col=8'b0011_1110; //col第2,3,4,5,6,7行為1, 其餘為0
  90
91
92
93
94
                 col=0'b0111_1110; //col第2,3,4,5,6,7行為1,其餘為end //結束
end //結束
default: //其他
begin //開始
row=8'b1111_1111; //row第1,2,3,4,5,6,7,8列為1
col=0'b0100_0000; //col第2行為1,其餘為0
end //結束
endcase //結束case
  95
96
97
98
            2'd3: //2位元,十進制,數值為3
  99
                 ase(count) //count的值為true時,執行以下敘述
3'd0: //3位元,十進制,數值為0
begin //開始
00000 //mo/第1用情報 + 其餘物
 100 =
 101
102 =
                          row=0'b1000_0000; //row第1列為1,其餘為0
col=8'b0111_1110; //col第2,3,4,5,6,7行為1,其餘為0
 103
104
                   col=8'B0111 1110, //col泵2,7,7,0,7,130-
end //結束
3'd1: //3位元,十進制,數值為1
begin //開始
row=8'b0001 0000; //row第4列為1,其餘為0
col=8'b0111_1110; //col第2,3,4,5,6,7行為1,其餘為0
 105
 107 =
                   end //結束

end //結束

3'd2: //3位元,十進制,數值為2

begin //開始

row=8'b1111 1111; //row第1,2,3,4,5,6,7,8列為1

col=8'b0000_0010; //col第7行為1,其餘為0
 110
 113
                   end //結束
default: //其他
begin //開始
row=8'bill11_1111; //row第1,2,3,4,5,6,7,8列為1
col=8'b0100_0000; //col第2行為1,其餘為0
 115
 116
117 =
 118
 120
                            end //結束
                  endcase //結束case
           endcase //結束case
          end //Behavioral Model結束
     endmodule //跑馬燈模組結束
127 input kHz,in; //輸入為kHz,in
128
         output out; //輸出為out
        reg [6:0]d; //保留d[0]~d[6]的值到下一次指定新值
129
130 always@(posedge kHz) //當kHz正緣觸發時,底下的Behavioral Model的敘述會被執行
131 = begin //Behavioral Model開始
132
            d[6]<=d[5]; //d[6]的值變為d[5]的值
133
            d[5]<=d[4]; //d[5]的值變為d[4]的值
            d[4]<=d[3]; //d[4]的值變為d[3]的值
134
135
            d[3]<=d[2]; //d[3]的值變為d[2]的值
136
            d[2]<=d[1]; //d[2]的值變為d[1]的值
137
            d[1]<=d[0]; //d[1]的值變為d[0]的值
138
            d[0]<=in; //d[0]的值變為in的值
           end //Behavioral Model結束
139
140
         and(out,d[6],d[5],d[4],d[3],d[2],d[1],d[0]); //邏輯閘AND,輸入為d[0]~d[6];輸出為out
141
       endmodule //消除彈跳的模組結束
1/2
```

```
module div1(kHz,clock); //除頻器1的模組宣告
input clock; //输入為clock
output reg kHz; //保留輸出kHz的值到下一次指定新值
reg [12:0]counter; //保留輸出counter[0]~[12]的值到下一次指定新值
always@(posedge clock) //當clock正緣觸發時,底下的Behavioral Model的敘述會被執行
if(counter==4999) //如果counter的值等於4999時,執行以下敘述
begin //開始
counter<=0; //counter的值變為0
kHz<=~kHz; //kHz反相
end //結束
counter<=counter+1; //conuter的值+1
endmodule //除頻器1的模組結束

module div2(Hz,clock); //除頻器2的模組宣告
input clock; //输入為clock
output reg Hz; //保留輸出counter[0]~[12]的值到下一次指定新值
reg [22:0]counter; //保留輸出counter[0]~[12]的值到下一次指定新值
always@(posedge clock) //當clock正緣觸發時,底下的Behavioral Model的敘述會被執行
if(counter==499999) //如果counter的值等於4999999時,執行以下敘述
begin //開始
counter<=0; //counter的值變為0
Hz<=~Hz; //Hz反相
end //结束
else//其他情况
counter<=0; //counter的值變為0
Hz<=~Hz; //Hz
else//其他情况
counter<=counter+1; //conuter的值+1
endmodule //除頻器2的模組結束
```

7. 心得:

404415073 蔡孟勳

這次的實驗其實沒有增加新的語法或觀念,完全是利用之前學過的內容就可以完成的,但我們卻沒有如想像中打的順利,前面的除頻器跟計數器都還 OK,但到最後的解碼器其時就有點亂掉了,希望下次可以盡量讓腦袋保持清晰,這樣在打程式上才能比較順利。