1. 組別:第22組

2. 組員: 404415073 電機二 蔡孟勳 404415055 電機二 劉恩瑞

3. 題目名稱:實驗 9 以 Gate Level 設計有限狀態機

4. 功能說明:

這次的實驗為撰寫一個有限狀態機 (以 Gate Level 方式呈現)


輸入訊號為任意 0 或 1 的訊號

輸出訊號為1(相鄰兩個輸入含奇數個1時)

或 0(相鄰兩個輸入含偶數個 1 時)


整個電路的功能為:可得知特定狀態的有限狀態機

5. 硬體架構圖:



(左圖為整體概念圖)

MHz PS3 Reset Z led W Pin 55 124 54 7 141 47




(右圖為 FSM 電路設計圖)

電路設計的想法:

這次的實驗有兩種做法:Mealy-type 和 Moore-type,我們這組選擇 Moore-type 的做法。題目要求為:以相鄰兩個輸入來判斷,如果有奇數個 1 時,輸出為 1 ,其餘情況則輸出為 0 。我們先把可能的狀態列出來,然後決定目前輸入 0 的話應該要跳到哪個狀態,輸入 1 的話又該跳到哪個狀態,最後在題目要求的情況下使輸出為 1 ,即可畫出如下的 state graph 和 state table,但這次題目還要求要用 Gate Level 的方式呈現,由於狀態較少,因此我們決定要用 K-map 進行化簡(化簡的過程如下),化簡完後,以電路搭配 register 的方式即可完成本次實驗。

(下圖為 state graph, state table, K-map)



6. 程式碼&註解:

7. 心得:

404415073 蔡孟勳

這次的實驗也滿簡單的,跟上次的差別就只是要用 Gate Level 的方式呈現,因此我們多了用 K-map 化簡的步驟,最後用電路圖描述出本次實驗的結果,希望之後的實驗也都可以像這次實驗一樣順利。