1. 組別:第22組

2. 組員:404415073 電機二 蔡孟勳 404415055 電機二 劉恩瑞

3. 題目名稱:實驗 8 有限狀態機

4. 功能說明:


這次的實驗為撰寫一個有限狀態機

輸入訊號為任意 0 或 1 的訊號

輸出訊號為特定狀態下會亮起的 LED 燈

整個電路的功能為:可得知特定狀態的有限狀態機

5. 硬體架構圖:



MHz PS3 Reset Z led W Pin 55 124 54 7 141 47

電路設計的想法:


這次的實驗有兩種做法:Mealy-type 和 Moore-type,我們這組選擇 Moore-type 的做法。題目要求為:在連續輸入 1001 或 1111 的情况下,輸出為 1,其餘情況則輸出皆為 0,其實只要把可能的狀態列出來,然後決定目前輸入 0 的話要跳到哪個狀態,輸入 1 的話又該跳到哪個狀態,最後在題目要求的情況下使輸出為 1,即可完成這次的實驗。

State description →

State graph ↓

So ... 0 Si ... 10 Sz ... 10 Sz ... 100 Sb... 11 Sy ... 100 | Sp... 1111

State table ↓



present	next state		3	
state	W=0	WH	W=0	W=1
So	So	Sı	0	0
Sı	Sz	55	0	0
Sa	Sz	Sı	0	0
Sn	So	S4	0	1
54	52	55	0	0
55	Sz	56	0	0
56	Sa	52	0	1
51	52	150	D	11

6. 程式碼&註解:

```
1 ■module exp8(Z,led,MHz,PS3,W,Reset); //有限狀態機模組宣告
      input MHz,PS3,W,Reset; //輸入為MHz,PS3,W,Reset
      output Z,led; //輸出為Z,led
wire kHz,clk; //有限狀態機的邏輯電路圖中會用到2條線連接不同模組
 3
 4
      reg [3:0]state,STATE; //保留state[0]~[3],STATE[0]~[3]的值到下一次指定新值
 5
      //定義固定的值s0為0,s1為1,s2為2,s3為4,s4為9,s5為3,s6為7,s7為15
      parameter s0=4'd0,s1=4'd1,s2=4'd2,s3=4'd4,s4=4'd9,s5=4'd3,s6=4'd7,s7=4'd15;
10
      div10000 d1 (kHz,MHz); //使用除頻器1的模組,輸出為kHz,輸入為MHz
      debounce d2 (clk, PS3, kHz); //使用消除彈跳模組,輸出為clk,輸入為PS3, kHz
11
12
always@(state,W) //當state,W的值有改變時,底下的Behavioral Model的敘述會被執行
case(state) //state的值為true時,執行以下敘述
s0:STATE=W?s1:s0; //當state為s0時,W=1,STATE=s1,W=0,STATE=s0
         s1:STATE=W?s5:s2; //當state為s1時, W=1, STATE=s5, W=0, STATE=s2
16
         s2:STATE=W?s1:s3; //當state為s2時, W=1, STATE=s1, W=0, STATE=s3
17
18
         s3:STATE=W?s4:s0; //當state為s3時, W=1, STATE=s4, W=0, STATE=s0
19
         s4:STATE=W?s5:s2; //當state為s4時,W=1,STATE=s5,W=0,STATE=s2
20
         s5:STATE=W?s6:s2; //當state為s5時,W=1,STATE=s6,W=0,STATE=s2
         s6:STATE=W?s7:s2; //當state為s6時, W=1,STATE=s7, W=0,STATE=s2
21
22
23
         s7:STATE=W?s7:s2; //當state為s7時,W=1,STATE=s7,W=0,STATE=s2
         default:STATE=s0; //state為其他值時,STATE=s0
24
        endcase //結束case
     always@(posedge clk or negedge Reset) //當clk正緣觸發或Reset負緣觸發,底下的Behavioral Model的叙述會被執行if(~Reset) //如果Reset反相為true,執行以下敘述
26
27
28
29
        state<=s0; //state的值變為s0
      else //其他情況
30
        state<=STATE; //state的值變為STATE的值
31
32
33
     assign Z=(state==s4 || state==s7); //宣告Z的值為State==s4且State==s7的邏輯判斷
     assign led=1'b1; //宣告led的值為1
34
35
36
     endmodule //結束模組
37
38
    ■module div10000(out,in); //除頻器除以10000的模組宣告
      input in; //輸入為in
output reg out; //保留輸出out的值到下一次指定新值
reg [12:0]counter; //保留輸出counter[0]~[12]的值到下一次指定新值
39
40
41
42
      always@(posedge in) //當in正緣觸發時,底下的Behavioral Model的敘述會被執行
if(counter___4999) //如果counter的值等於4999時,執行以下敘述
43
44
      begin //開始
45
46
         counter<=0; //counter的值變為0
out<=~out; //out反相
47
48
       end //結束
else //其他情況
49
        counter<=counter+13'd1; //conuter的值+1
51 endmodule //結束模組
52
module debounce(out,in,kHz); //消除彈跳的模組宣告
input kHz,in; //輸入為kHz,in
output out; //輸出為out
      reg [10:0]d; //保留d[0]~d[10]的值到下一次指定新值
56
58
59
     always@(posedge kHz) //當kHz正緣觸發時,底下的Behavioral Model的敘述會
   ■ begin //開始
        d[10]<=d[9]; //d[10]的值變為d[9]的值
        d[9]<=d[8]; //d[9]的值變為d[8]的值d[8]<=d[7]; //d[8]的值變為d[7]的值
61
63
        d[7]<=d[6]; //d[7]的值變為d[6]的值d[6]<=d[5]; //d[6]的值變為d[5]的值
64
       d[6]<=d[3]; //d[6]的恒菱為d[3]的值d[5]<=d[4]; //d[5]的值變為d[4]的值d[4]<=d[3]; //d[4]的值變為d[3]的值d[3]<=d[2]; //d[3]的值變為d[2]的值d[2]<=d[1]; //d[2]的值變為d[0]的值d[1]<=d[0]; //d[1]的值變為d[0]的值
65
66
67
68
69
70
71
        d[0]<=in; //d[0]的值變為in的值
72
     and(out,d[10],d[9],d[8],d[7],d[6],d[5],d[4],d[3],d[2],d[1],d[0]); //邏輯閘AND,輸入為d[0]~d[10];輸出為out
73
    endmodule //消除彈跳的模組結束
```

7. 心得:

404415073 蔡孟勳

這次的實驗真的滿簡單的,state graph 和 state table 寫出來後,只要轉為程式碼即可,可是之後的實驗應該會跟數位系統設計密切相關,可能要先理解那堂課所教的內容,才比較能清楚知道實驗的原理,程式也才比較能打得出來。