گزارش فاز اول پروژه دوم CAD

طراحی کامپیوتری سیستم‌های دیجیتال | پاییز ۱۴۰۵

سنتز دستی شتاب‌دهنده عصبی با سلول‌های Actel

این تحویل سه واحد تمرین اول را با اتصال دستی سلول‌های قابل برنامه‌ریزی بازطراحی می‌کند. جمع‌کننده و ضرب‌کننده ترکیبی هستند و بافر دارای دو بانک مستقل، کنترل جریان و reset سنکرون است. سایر RTLهای شتاب‌دهنده تغییر نکرده‌اند.

Module	C1	C2	S2	Gates / limit
FP16 adder	225	72	0	3042 / 3060
FP16 multiplier	372	133	0	5183 / 5340
16-bit ping-pong	33	1	246	3539 / 3540

سه تصمیمی که باید پیش از ارائه دیده شوند

۱. متن تمرین، مانتیس صفر را معادل صفر بودن کل ورودی می‌گیرد. حالت پیش‌فرض همین تفسیر لفظی را اجرا می‌کند؛ تفسیر شامل hidden-one نیز با پارامتر جداگانه و تست مستقل موجود است.

۲. نمای ۳۲ در فیلد ۵بیتی FP16 قابل نمایش نیست. در این تحویل، نمای ۳۱ و کسر صفر به عنوان کد سرریز انتخاب شده است. این یک فرض مستند و نیازمند تأیید TA است.

۳. نسخه قبلی بافر برای هر داده، مقصد و last مستقل ذخیره می‌کند. نسخه داده خالص زیر سقف است؛ نسخه کاملا سازگار با CA1 نیز ارائه شده ولی ۴۴۹۹ گیت هزینه دارد. این دو شمارش نباید به جای هم ارائه شوند.

محتوای قابل بررسی

کد ساختاری، طراحی دستی، SVG نمودارها، تست‌بنچ جداگانه، مدل صحیح دقیق مستقل، فایل gated برای هر ابزار اجرای تست و گزارش‌های واقعی داخل بسته قرار دارند. آزمون کامل شامل ۴۰۴۰۱۴ جفت ورودی برای top، هر واحد حسابی و دو سیاست عددی است.

قرارداد عددی و ابهام‌های متن

طراحی کامپیوتری سیستم‌های دیجیتال | پاییز ۱۴۰۵

FP16 word = { sign[15], exponent[14:10], fraction[9:0] }
Normal magnitude = (1024 + fraction) * 2^(exponent - 25)

در حالت پیش‌فرض، exp=0 یا fraction=0 به معنی ورودی صفر است. بنابراین 3C00 که در binary16 معمول 1.0 است، در این قرارداد صفر محسوب می‌شود. این رفتار به صورت عمدی مطابق متن فاز اول است و نباید به عنوان IEEE کامل معرفی شود.

تمام subnormalها به صفر تبدیل می‌شوند. خروجی زیر محدوده نرمال و خنثی‌شدن دقیق نیز +0 هستند. بیت‌های پایین significand نهایی حذف می‌شوند؛ هیچ round-up یا RNE وجود ندارد. jam صرفا اطلاعات لازم برای borrow را حفظ می‌کند.


a	b	ADD	MUL	Condition
3C00	3E00	3E00	0000	zero-fraction input
3E00	3E00	4200	4080	1.5 and 1.5
3C01	BC01	0000	BC02	cancellation / truncate
0401	8402	0000	0000	underflow
7BFF	7BFF	7C00	7C00	overflow code

ورودی‌های exp=31 در صورت تمرین به عنوان NaN یا Inf تعریف نشده‌اند. پیاده‌سازی پس از قاعده صفر، فیلد نما را حسابی پردازش می‌کند و انتشار NaN/Inf ادعا نمی‌شود. دامنه عادی استفاده، صفر و ورودی‌های نرمال با exp بین ۱ و ۳۰ است.

پارامتر ZERO_FRAC_IS_ZERO=0 فقط ابهام مانتیس را تغییر می‌دهد. پارامتر OVERFLOW_EXP کد سرریز را انتخاب می‌کند. پیش‌فرض دوم 31 است؛ نوشتن d32'5 نما را به صفر قطع می‌کند و کد مستقل قابل نمایش نمی‌سازد.

طراحی دستی جمع‌کننده

طراحی کامپیوتری سیستم‌های دیجیتال | پاییز ۱۴۰۵




عملوندها ابتدا بر اساس اندازه مرتب می‌شوند. significand کوچک با اختلاف نما و دو بیت guard/jam هم‌تراز می‌شود. زنجیره carry مشترک، جمع یا تفریق را اجرا می‌کند؛ علامت از عملوند بزرگ‌تر می‌آید.

شمارش صفرهای پیشرو و normalizer، carry جمع، یک شیفت راست و افزایش نما می‌خواهد. در نبود carry شیفت چپ را هم‌زمان انجام می‌دهد. خروجی نهایی با حذف بیت‌های پایین و سپس انتخاب حالت صفر و سرریز ساخته می‌شود.

ساختارهای با ثابت مشخص، دستی کوچک شده‌اند: دو بیت پایین عملوند بزرگ صفر و بیت بالای آن ۱ است. mux چهاربه‌یک C1 نیز دو سطح barrel را در یک سلول پیاده می‌کند. جزئیات اتصال پین‌ها در طراحی دستی Markdown آمده است.

طراحی دستی ضرب‌کننده

طراحی کامپیوتری سیستم‌های دیجیتال | پاییز ۱۴۰۵




Significand network	Quantity	Weighted gates
Partial-product AND2	100	1000
Full adders	99	3069
Half adders	11	220
Subtotal		4289

۲۱ حاصل‌ضرب جزئی به دلیل leading-one ثابت، به سیم یا ثابت تبدیل می‌شوند؛ ۱۰۰ حاصل‌ضرب دیگر با C1 ساخته شده‌اند. درخت compressor و جمع نهایی تمام ۲۲ بیت حاصل‌ضرب را می‌سازند. انتخاب بیت ۲۱، نرمال‌سازی و تصحیح یک‌بیتی نما را مشخص می‌کند.

نمای میانی ۷بیتی علامت‌دار است. ورودی صفر و 0+، underflow می‌شوند و overflow به کد قراردادی می‌رود. مولد نت‌لیست فقط اتصال‌های همین طرح دستی را بازتولید می‌کند؛ کامپایل به اجرای آن وابسته نیست.

معماری بافر و قرارداد جریان

طراحی کامپیوتری سیستم‌های دیجیتال | پاییز ۱۴۰۵




اشاره‌گر one-hot، نوشتن خانه انتخاب‌شده را فعال می‌کند. خواندن هر بانک با شیفت همان بانک به سمت head ثابت انجام می‌شود؛ در نتیجه mux بزرگ انتخاب خانه حذف شده است. هر بیت داده فقط یک S2 دارد که hold، shift و write را انتخاب می‌کند.

گروه کوتاه با end زودتر sealed می‌شود. برای خانه نهایی end ثابت ۱ است، چون تولیدکننده باید گروه را حداکثر همان‌جا ببندد. خروجی یک بانک ناتمام معتبر نیست و بانک sealed تا مصرف end قابل نوشتن نیست.

ردگیری وضعیت و مقادیر معتبر با CA1 چرخه‌به‌چرخه مقایسه شده است. داده خروجی در rd_valid=0 قابل استفاده نیست. payload reset نمی‌شود؛ reset سنکرون فقط وضعیت اعتبار و اشاره‌گر را مقداردهی می‌کند.

وضعیت بانک و حذف حالت زائد

طراحی کامپیوتری سیستم‌های دیجیتال | پاییز ۱۴۰۵



Conceptual states; RTL uses flags and one-hot position, not an encoded FSM.

write_bank = read_bank XOR sealed0 XOR sealed1

پس از reset، رابطه برقرار است. بسته شدن گروه یک sealed را تغییر می‌دهد و انتخاب نوشتن را عوض می‌کند. آزاد شدن گروه، read_bank و همان sealed را هم‌زمان تغییر می‌دهد؛ انتخاب نوشتن ثابت می‌ماند. این ناوردا برای دو رویداد هم‌زمان نیز حفظ می‌شود.

به همین دلیل ثبات مستقل write_bank حذف و با یک C2 بازسازی شده است. این تغییر رفتار قانونی را محدود نمی‌کند و هزینه وزن‌دار را دو گیت کم می‌کند. مرزهای گروه و last مربوط به نورون با هم یکی فرض نشده‌اند.

Storage / control	S2	Gates
Payload: 2 x 7 x 16	224	2912
Mutable end flags	12	156
One-hot position	7	91
sealed0 / sealed1 / read_bank	3	39
33 C1 + 1 C2	-	341
Total	246	3539

شمارش گیت و محدودیت نسخه CA1

طراحی کامپیوتری سیستم‌های دیجیتال | پاییز ۱۴۰۵

Top	C1	C2	S2	Gates
Adder	225	72	0	3042
Multiplier	372	133	0	5183
Payload buffer	33	1	246	3539
CA1 metadata buffer	38	1	316	4499

Gates = 10*C1 + 11*C2 + 13*S1 + 13*S2

در شمارش مستقل، همه برگ‌های Actel به صورت black box می‌مانند. شبکه فقط elaborate و flatten می‌شود؛ هیچ بهینه‌سازی، حذف ثابت، اشتراک سلول یا remap انجام نمی‌شود. شمارش متنی نام ماژول‌ها جایگزین تعداد نمونه‌های واقعی نشده است. FDCP داخلی دوباره شمرده نمی‌شود.

حد پایین بافر کامل قبلی

14 * (16 data + 4 destination + 1 last) = 294 independent bits

294 * 13 = 3822 gates > 3540, before control or output muxes

پس حتی ثبات‌های لبه‌ای داده و فراداده، پیش از کنترل و خروجی، از سقف بیشترند. نسخه کامل، پنج بیت اضافه برای هر کلمه و پنج mux خروجی می‌خواهد: ۹۱۰ گیت ذخیره و ۵۰ گیت انتخاب، یعنی ۹۶۰ گیت اضافه. مجموع واقعی ۴۴۹۹ است.

نسخه ۳۵۳۹گیتی، بافر داده ۱۶بیتی است؛ نسخه ۴۴۹۹گیتی رابط، پارامترها و فراداده مستقل CA1 را حفظ می‌کند. برای حفظ شفافیت تحویل، هر دو کد و هر دو شمارش جدا ارائه شده‌اند. سقف سه top فاز اول در تنظیمات پیش‌فرض رعایت شده است.

روش اجرایی TA

اصل C++های TA و ابزار قابل‌حمل همراه بسته‌اند. ابزار ModelSim برای هر top فقط یک DUT می‌سازد و gated است و برای شمارش مناسب نیست. اجرای DUT را از صفر شروع می‌کند. تست‌بنچ عددی دارای دو مستقل هستند. elaboration انجام نشده؛ اعداد حاضر حاصل ModelSim در native.

راستی‌آزمایی و شواهد اجرا

طراحی کامپیوتری سیستم‌های دیجیتال | پاییز ۱۴۰۵

Verification	Coverage	Result
FP16 ADD	404014 pairs x 2 policies	PASS
FP16 MUL	404014 pairs x 2 policies	PASS
Building blocks	41992 checks	PASS
Actel cells	1028 checks	PASS
Ping-pong / CA1 miter	7 parameter sets x 1200 items	PASS
Gate / structural audit	3 phase-1 tops within limits	PASS

مستقل، مقدار هر ورودی را به یک عدد صحیح دقیق در واحد ۲ به توان منفی ۲۴ تبدیل می‌کند. جمع در oracle همان واحد و ضرب در واحد ۲ به توان منفی ۴۸ دقیق‌اند. تنها encode نهایی، truncate و flush را اعمال می‌کند؛ هیچ محاسبه یا state از RTL به مدل مرجع منتقل نشده است.

ورودی‌ها شامل همه کدهای ۱۶بیتی در برابر چهار anchor، جفت‌های تمام نماها با کسرهای مرزی، مقادیر مجاور با علامت مخالف، مرزهای underflow/overflow و ۱۰۰ هزار جفت تصادفی با seed ثابت هستند. آزمون تمام ۲ به توان ۳۲ جفت ورودی یا اثبات رسمی کامل ادعا نشده است.

بافر در LANES برابر ۱، ۲، ۳، ۵، ۷، ۸ و ۹ و DEST_W متناسب بررسی شده است. scoreboard ترتیب FIFO، تکمیل گروه، backpressure، ثبات خروجی، reset، ظرفیت و انتقال هم‌زمان را کنترل می‌کند. وضعیت و داده معتبر نسخه جدید با CA1 مقایسه می‌شود.

ابزارها: Icarus Verilog 12.0 و ModelSim Yosys 0.33. در محیط ساخت موجود نبود. اتصال top کامل CA1 با سه جایگزین compile/elaborate شد و ۱۴ RTL غیرهدف در کپی ادغام‌شده بایت‌به‌بایت ثابت ماندند. .کامل شبکه بررسی نشده است inference

اجرای پروژه و راهنمای ارائه

طراحی کامپیوتری سیستم‌های دیجیتال | پاییز ۱۴۰۵

مسیر پیشنهادی

ابتدا README و قرارداد عددی را بخوانید. سپس از ریشه بسته تست کامل، شمارش و audit را اجرا کنید. در ویندوز می‌توان py -3 را به جای python نوشت. برای اجرای RTL و مدل مرجع، NumPy و PyTorch لازم نیستند.

```
python scripts/run.py
python scripts/count_gates.py --check
python scripts/audit.py
```

برای GUI در ModelSim، مسیر جاری را ریشه بسته بگذارید و TEST را انتخاب کنید. فایل‌های وکتور کامل از قبل وجود دارند و مسیر GUI به Python وابسته نیست. فایل شمارش هنگام regression فعال نیست.

```
set TEST tb_fp16_adder
do run_modelsim.do
```

محل شواهد و طراحی

```
docs/01_contract_FA.md
docs/02_manual_design_FA.md
docs/03_traceability_FA.md
docs/diagrams/*.svg
results/icarus/regression.json
results/gates/<top>/gated.txt
results/source_audit.json
integration/README_FA.md
```

حدود ادعا و موارد نیازمند پاسخ TA

رفتار مانتیس صفر، نمای ناممکن ۳۲ و سقف گیت بافر دارای فراداده باید با TA روشن شود. این گزارش تفسیر انتخاب‌شده را مستند کرده و پاسخ TA را جایگزین نکرده است. نتایج عددی و gate count به همین قرارداد و پارامترهای ثبت‌شده مربوط‌اند.

این مدارها مدل زمانی پس از جانمایی نیستند؛ Fmax، توان و تأخیر مسیر بحرانی اندازه‌گیری نشده‌اند. بسته شامل فایل موقت شبیه‌ساز یا نتایج قدیمی تمرین اول نیست و فقط ماژول‌های فاز اول را به عنوان RTL جدید ارائه می‌کند.