به نام خدا

طراحی کامپیوتری سیستم‌های دیجیتال

پاییز ۱۴۰۵

پروژه دوم - فاز دوم: سنتز دستی شتابدهنده عصبی با ماژول‌های Actel

طراحان : سپهر جمالی - محمد سپهر بازرگان - هاتف رضائی

هدف پروژه:

در این فاز تمرین می‌خواهیم باقی ماژول‌های تمرین یک را به صورت دستی توسط ماژول های Actel پیاده سازی کنیم. پیاده سازی باید به صورتی باشد که معماری شبکه و ماژول‌های پیاده سازی شده دقیقا مطابق با تمرین یک باشد.


صورت مسئله:

مسئله این تمرین همان مسئله مطرح شده در تمرین اول (طراحی شتاب دهنده شبکه عصبی) است، اما این تمرین برای ساده‌تر شدن، به **دو فاز** شکسته شده است، برای این فاز (فاز ۲) باقی ماژول‌های تمرین اول را که در فاز اول پیاده نشده بودند، پیاده سازی می‌کنیم.

آشنایی با ماژول‌های Actel

ماژول های منطقی Actel که در شکل 1 نشان داده شده‌اند ماژول‌های منطقی قابل برنامه‌ریزی هستند. با استفاده از آن‌ها می توان مدار های combinational و sequential مختلفی را پیاده سازی کرد.

هدف این تمرین، پیاده سازی و سنتز طراحی بر روی بخشهای قابل برنامه ریزی یک FPGA است. بنابراین ضروری است تا ماژول های مربوط به این فاز را ابتدا به صورت ساختاری یا همان Structural طراحی کنید و سپس طرح را بر روی سلول های منطقی قابل برنامه ریزی معرفی شده، سنتز کنید. سلولهای منطقی در دسترس در شکل ۱ نمایش داده شده‌اند. دقت کنید که برای طراحی ماژول ها شما تنها مجاز به استفاده از سلول های c1 ،c2, s1 ,s2 هستید.



شکل1. سلول های قابل برنامه ریزی مربوط به ماژول Actel

کد مربوط به ماژول های s2, s1, c2، c1 در اختیار شما قرار داده شده است. لازم است بقیه ماژولهای ذکر شده در ادامه را که در پروژه ی یک طراحی کردید با اتصال این ماژول‌ها پیاده‌سازی کنید. لازم به ذکر است که مجاز به استفاده از عمل‌گرهای منطقی در هیچ یک از ماژول‌ها به جز s2, s1، c2، c1 نیستید و فقط مجاز به استفاده از ماژول‌های شکل 1 هستید.

ماژول‌هایی که در این فاز باید پیاده سازی کنید

ماژول‌هایی که در تمرین قبل پیاده سازی کردید:

- **جمع کننده FP16**
- **ضرب کننده FP16**
- **بافر پینگ-پنگی**

این سه ماژول باید دقیقا مطابق فاز اول باشند و نیاز به ایجاد تغییر در آن‌ها نیست. هرگونه تغییر در هر کدام از این ماژول‌ها باید در گزارش به همراه علت آن ذکر شود و شامل کسر نمره می‌شود.

بقیه ماژول‌ها باید با استفاده از ماژول‌های Actel پیاده سازی شوند، به طوری که معماری شبکه دقیقا مطابق معماری توضیح داده شده در تمرین اول و ماژول‌های تعریف شده در تمرین اول باشند. (فقط فرمت خروجی متفاوت است که در بخش مربوط به آن توضیح داده شده است).

توجه کنید که ماژول‌های مربوط به حافظه (در ادامه ذکر شده اند) نیازی به طراحی دوباره و پیاده سازی با ماژول‌های Actel ندارند و همان پیاده سازی تمرین اول را برای آن‌ها استفاده کنید. طبیعی است که این ماژول‌ها در شمارش گیت‌ها نیز حساب نمی‌شوند.

- **SRAM**
- **Input Rom**
- **Bias Rom**

فرمت خروجی

تنها بخشی از این تمرین که از تمرین اول متفاوت است فرمت خروجی است. در تمرین اول شما مقادیر ۱۰ نورن اخری را در ۱۰ رجیستر ذخیره می‌کردید. در این تمرین یک تست بنچ در اختیار شما قرار می‌گیرد که مقادیر FP16 نورون‌های لایه آخر را به مقادیر Decimal تبدیل می‌کند. اندیس نورون خروجی باید با لیبل مشخص شده در تصویر یکسان باشد، یعنی اگر تصویر لیبل شماره ۴ دارد، اندیس نورونی که از بین ۱۰ نورون خروجی بیشترین مقدار را دارد باید ۴ باشد.

در این تمرین شما مجاز هستید برای پیاده سازی بهینه، از دقت بخشی از محاسبات خود (به تشخیص خودتان) صرف نظر کنید تا در نتیجه آن تعداد گیت‌های کمتری داشته باشید. دقت کنید که این کار فقط در صورتی مجاز و قابل قبول است که با پایین آوردن دقت، نورون خروجی همچنان نورون درست باشد. (دقیقا طبق مثال، اگر نورون خروجی نورون با اندیس ۴ بود، با پایین آوردن دقت نیز همچنان باید همان نورون بیشترین مقدار را از بین ۱۰ نورون خروجی داشته باشد).

برای صحت‌سنجی، تست‌بنچ ارائه‌شده را با استفاده از تصاویر ورودی در اختیار قرار گرفته اجرا کنید. به ازای تمام عکس ها باید نورون دارای بیشترین مقدار خروجی با برچسب واقعی تصویر مطابقت داشته باشد.

حتما از تست بنچ قرار داده شده استفاده کنید و مطابق مدار خود تغییرات لازم را اعمال کنید.

مواردی که باید حین پیاده سازی به آنها توجه کنید

اکیدا توصیه می شود طراحی به صورت سلسله مراتبی انجام شود. یعنی از ماژول‌های s2 , s1, c2، c1 استفاده و با آنها سایر ماژول ها را به صورت سلسله مراتبی پیاده‌سازی و استفاده کنید.

به صورت آزاد از ماژول ها استفاده نکنید! اگر تعداد گیت‌هایی که برای پیاده سازی هر یک از ماژول ها استفاده کرده‌اید از مقادیر مشخص شده در جدول زیر بیشتر باشد به نسبتی که گیت اضافه استفاده کرده اید از نمره شما کسر خواهد شد.

Module	Limit
Adder	3060
Multiplier	5340
Ping-Pong Buffer	3540

توجه کنید که فقط ماژول‌هایی که در بالا مشخص شده‌اند (همان ماژول‌های فاز اول) شامل محدودیت ماکزیمم تعداد گیت‌اند و پروژه به طور کلی و برای بقیه ماژول‌ها محدودیت ماکزیمم تعداد گیت ندارد.

مواردی که باید تحویل دهید:

- طراحی ماژول ها به صورت دستی و گزارش تغییراتی که نسبت به پروژه اول در طراحی داده اید.
- کدهای مربوط به زبان وریلاگ (همه ماژول‌ها)
- فایل gated.txt کل مدار و سه ماژول ضرب و جمع و پینگ-پونگ بافر

روش شمردن تعداد ماژول‌ها

کد های **cpp** داده شده را کامپایل کرده و فایل اجرایی (.exe) را در کنار فایل های پروژه بگذارید . لازم به ذکر است اسم فایل های اجرایی باید هم اسم ماژول ها باشد تا دستور $system آن را اجرا کند (اگر اسم فایل خروجی را تغییر دادید باید در دستور سیستم هم تغییر ایجاد کنید). قبل از اجرای simulation فایل gated.txt را نیز در کنار پروژه قرار داده و در آن یک 0 بنویسید تا با اجرا شدن برنامه عدد آن به ازای هر instantiation درون فایل به مقدار تعداد گیت های آن زیاد شود و در پایان simulation تعداد گیت های شما درون فایل نوشته شود (زمان سیمولیشن کمی طولانی تر میشود).

تعداد گیت‌های هر ماژول:

C2 = 11

C1 = 10

S1 = 13

S2 = 13

دستور کامپایل کدهای cpp

```
g++ c1.cpp -o c1.exe

g++ c2.cpp -o c2.exe

g++ s2-s1.cpp -o s2-s1.exe
```

بخش امتیازی

- به سه تیمی که کمترین تعداد گیت (به ازای کل مدار) را داشته باشند، به ترتیب ۱۵، ۱۰ و ۵ درصد نمره امتیازی تعلق می‌گیرد.

سایر نکات

- انجام این تمرین به صورت گروه‌های دو نفره خواهد بود.
- فایل‌ها و گزارش خود را تا قبل از موعد تحویل، با نام CAD_CA2_P2_<SID1>_<SID2>.zip در محل مربوطه در صفحه درس آپلود کنید.
- ماژولاریتی و تمیزی کدها بخشی از نمره ی پروژه را شامل می‌شود.
- در صورت هرگونه ابهام می‌توانید از طریق ایمیل با طراحان در ارتباط باشید.

- هدف این تمرین یادگیری شماست! در صورت کشف تقلب، مطابق با قوانین درس برخورد خواهد شد.

موفق باشید