الف) تفاوت بین سیگنالها و متغیرها در VHDL و کاربرد هرکدام

سیگنالها (Signals):

- تعريف: سيگنالها عناصري هستند كه بين فرآيندها و كامپوننتها ارتباط برقرار ميكنند.
- زمان بندی: تغییرات سیگنالها با تاخیر انجام می شود (در پایان فرآیند یا بعد از تاخیر مشخص).
 - محدوده: در (architecture) يا (package) تعريف مي شوند.
 - عملگر انتساب: از `<=` برای انتساب استفاده میشود.
 - کاربرد:
 - برای ارتباط بین فرآیندها
 - پیادهسازی عناصر حافظه مانند فلیپفلاپها
 - مدلسازی خطوط ارتباطی در سختافزار

متغيرها (Variables):

- تعریف: متغیرها برای ذخیرهسازی موقت دادهها در یک فرآیند استفاده میشوند.
 - زمان بندى: تغييرات فوراً اعمال مى شود (بلافاصله پس از انتساب).
 - محدوده: فقط در داخل فرآیندها، توابع یا روالها تعریف میشوند.
 - عملگر انتساب: از `:=` برای انتساب استفاده می شود.
 - کاربرد:
 - برای محاسبات موقت در فرآیندها
 - پیادهسازی الگوریتمهای پیچیده
 - شمارندههای حلقهها
 - ذخیرهسازی نتایج میانی محاسبات

ب) مقادیر ابتدایی و نهایی در 3 سیکل کلاک

```
مقادیر اولیه (قبل از اولین سیکل کلاک):
                                                         'signal_a` = '0` -
                                                         'signal b` = '0` -
                                                            'var a` = '0` -
                                                           'var_b` = '0` -
                                                             سیکل کلاک 1:
                                            ('0') `signal_a` <= `var_a` .1
                                            ('0') `signal_b` <= `var_b` .2
                                           ('1') `var_a` := not `var_a` .3
4. `signal_b` := not `signal_b' - این تغییر فقط روی نسخه محلی اثر دارد
                                                    مقاديريس از سيكل 1:
                        - `signal_a` = '0' (تغییر در پایان سیکل اعمال می شود)
                 - `signal_b` = '0' (تغيير با `<=` بر تغيير با `:=` غالب مي شود)
                                                            'var_a` = '1` -
                                                           'var b` = '0` -
                                                             سیکل کلاک 2:
                                            ('1') `signal_a` <= `var_a` .1
                                            ('0') `signal_b` <= `var_b` .2
                                           ('0') `var_a` := not `var_a` .3
             4. `signal_b` := not `signal_b' - باز هم فقط نسخه محلى
```

مقادیر پس از سیکل 2: - '1' = 'signal a` = '1'

سیکل کلاک 3:

مقادیر پس از سیکل 3: