

System śledzenia obiektów w czasie rzeczywistym

Raport z projektu

Autorzy: Maciej Nowak (MN), Mikołaj Twaróg (MT)

Platforma: dwie płytki Digilent Basys 3 • język SystemVerilog

Ostatnia modyfikacja: 01.09.2026

Spis treści

1.	Repozytorium git.....	3
2.	Wstęp	3
3.	Specyfikacja	3
3.1.	Opis ogólny algorytmu.....	3
3.2.	Tabela zdarzeń.....	4
4.	Architektura	5
4.1.	Moduł top_camera_basys3	5
4.1.1.	Schemat blokowy	5
4.1.2.	Porty	5
4.1.3.	Interfejsy	5
4.2.	Moduł top_servo_basys3	6
4.2.1.	Schemat blokowy	6
4.2.2.	Porty	6
4.2.3.	Interfejsy	6
4.3.	Protokół komunikacji między płytkami	7
4.4.	Rozprowadzenie sygnałów zegarowych	7
5.	Implementacja	9
5.1.	Lista zignorowanych ostrzeżeń Vivado	9
5.2.	Wykorzystanie zasobów	9
5.3.	Marginesy czasowe	9
5.4.	Wyniki generowania bitstreamów	10
6.	Konfiguracja sprzętu	10
6.1.	Wykorzystane elementy	10
6.2.	Połączenie dwóch płytek.....	10
6.3.	Podłączenie urządzeń peryferyjnych	11
6.4.	Przełączniki i diagnostyka	11
6.5.	Kalibracja położenia	11
6.6.	Programowanie	12
7.	Film	12

1. Repozytorium git

Kod źródłowy, pliki ograniczeń oraz skrypty budowania znajdują się w repozytorium:

https://github.com/MTwarog04/realtime_color_tracking_systemverilog/tree/MT

Raport opisuje stan gałęzi MT zweryfikowany 01.09.2026. W chwili generowania danych implementacyjnych katalog roboczy Git był czysty.

2. Wstęp

Celem projektu jest sprzętowa realizacja systemu śledzenia niebieskiego obiektu w czasie rzeczywistym. Obraz z kamery OV7670 jest analizowany bezpośrednio w układzie FPGA, a wykryta pozycja obiektu steruje dwuosiowym mechanizmem złożonym z dwóch serwo mechanizmów MG90S i modułu laserowego.

System wykorzystuje dwie płytki Digilent Basys 3. Pierwsza odpowiada za konfigurację kamery, przetwarzanie obrazu, prezentację podglądu VGA i wysyłanie współrzędnych. Druga odbiera dane, sprawdza ich poprawność i generuje dwa przebiegi PWM sterujące osiami PAN oraz TILT. Podział ogranicza liczbę przewodów między płytkami do sygnału UART i wspólnej masy; obraz nie jest przesyłany między układami.


Na monitorze wyświetlany jest obraz XGA 1024×768 w 60 Hz. Czerwony znacznik wskazuje środek obiektu, a położenie wiązki lasera jest korygowane wraz z jego ruchem. Przełączniki na płycie kamery umożliwiają uruchomienie trybu diagnostycznego i obserwację wybranych składowych obrazu.

3. Specyfikacja

3.1. Opis ogólny algorytmu

1. Po resecie płytka kamery generuje zegary robocze i konfiguruje rejestry OV7670 przez interfejs SCCB.
2. Strumień 640×480 jest próbkowany w domenie PCLK i redukowany do obrazu roboczego 320×240.
3. Piksele są rozdzielane na składowe Y, Cb i Cr. Klasyfikator tworzy maskę pikseli odpowiadających barwie niebieskiej.
4. Klasyfikator tworzy surową maskę koloru. Na jej podstawie analiza obszarów ocenia rozmiar, proporcje, stopień wypełnienia i podobieństwo do koła. Osobny filtr sąsiedztwa usuwa izolowane piksele wyłącznie z maski prezentowanej w podglądzie VGA.
5. Spośród maksymalnie 16 obszarów wybierany jest cel i wyznaczany jest jego surowy środek. Moduł smooth_tracker wygładza te współrzędne tylko na potrzeby czerwonego znacznika VGA.
6. Surowa pozycja X/Y i flaga ważności są raz na ramkę przesyłane pakietem UART do drugiej płytki. Równocześnie obraz trafia przez bufor ramki do VGA, gdzie znacznik korzysta ze współrzędnych wygładzonych.
7. Płytki serwa akceptuje wyłącznie kompletny pakiet z poprawnym CRC. Sterownik wymaga dwóch kolejnych poprawnych ramek, uwzględnia strefę martwą, ograniczenie kroku i zakres ruchu oraz stale dodaje poziomy offset montażowy PAN.
8. Dwa generatory PWM wytwarzają sygnały 50 Hz o impulsie 1–2 ms dla osi PAN i TILT.

Architektura systemu wykorzystującego dwie płytki Basys 3



Między płytkami przesyłane są współrzędne i flaga poprawnego celu — nie obraz.

Połączenie: JA1 → JA1 oraz wspólna masa. Nie łączyć pinów VCC.

Rysunek 1. Uproszczony przepływ danych w systemie dwupłytkowym.

3.2. Tabela zdarzeń

Kategoria	Zdarzenie / warunek	Działanie układu
Uruchomienie	Włączenie zasilania lub naciśnięcie BTNC	Reset logiki, stabilizacja MMCM, inicjalizacja pozycji serw i rozpoczęcie konfiguracji OV7670.
Kamera	Zakończenie konfiguracji OV7670	Uaktywnienie poprawnego podglądu; LED0 płytki kamery sygnalizuje gotowość.
Obraz	Odebranie ważnego piksela	Utworzenie surowej maski koloru; równolegle analiza obszarów, filtr maski podglądu i zapis obrazu do pamięci ramki.
Ramka	Początek nowej ramki	Zainicjowanie wysłania wyniku obliczonego dla poprzedniej kompletnej ramki.
Detekcja	Obiekt spełnia kryteria koloru i kształtu	Aktualizacja surowego centroidu i target_valid; osobne wygładzenie współrzędnych znacznika VGA.
UART	Poprawny pakiet z CRC	Aktualizacja współrzędnych po stronie serwa. Ruch jest wykonywany po dwóch kolejnych poprawnych ramkach z ważnym celem.
UART	Niepoprawny pakiet	Dane nie sterują serwami; błąd zostaje zapamiętany na LED1 płytki serwa.
UART	Brak poprawnego pakietu przez 0,5 s	Wyzerowanie flagi celu i oznaczenie łącza jako nieaktywnego; serwa zachowują ostatnią poprawną pozycję.
Diagnostyka	SW15 = 1	Wyświetlenie wybranego kanału diagnostycznego zamiast standardowego obrazu.


4. Architektura

Projekt składa się z dwóch niezależnych modułów najwyższego poziomu i dlatego wymaga dwóch bitstreamów: top_camera_basys3.bit oraz top_servo_basys3.bit. Wspólny format pakietu UART jest zdefiniowany w pakiecie tracking_uart_pkg.

4.1. Moduł top_camera_basys3

Osoby odpowiedzialne: MN, MT

4.1.1. Schemat blokowy



Rysunek 2. Główne moduły i interfejsy w torze kamery.

4.1.2. Porty

Port / grupa	Kierunek	Szerokość	Znaczenie
clk	input	1	Zegar płytki Basys 3, 100 MHz.
btnC	input	1	Reset użytkownika; aktywny stan wysoki.
sw	input	16	Nastawy klasyfikacji i wybór trybu diagnostycznego.
led	output	16	Gotowość kamery, diagnostyka, ważność celu i liczność maski.
ov7670_data	input	8	Magistrala danych pikselowych kamery.
ov7670_vsync, href, pclk	input	3 × 1	Synchronizacja strumienia obrazu.
ov7670_sioc	output	1	Zegar interfejsu konfiguracyjnego SCCB.
ov7670_siod	inout	1	Dane interfejsu konfiguracyjnego SCCB.
ov7670_xclk	output	1	Zegar referencyjny 10 MHz dla OV7670.
vgaRed, vgaGreen, vgaBlue	output	3 × 4	Składowe RGB podglądu VGA.
Hsync, Vsync	output	2 × 1	Synchronizacja XGA 1024×768 @ 60 Hz.
uart_tx	output	1	Asynchroniczna transmisja pozycji do płytki serw.

4.1.3. Interfejsy

Interfejs	Źródło	Cel	Przenoszone informacje
cam_pixel	OV7670	ov7670_capture	D[7:0], PCLK, HREF i VSYNC.
cam_control	top_camera / ov7670_configurator	OV7670	XCLK, SIOC oraz dwukierunkowe SIOD.


Interfejs	Źródło	Cel	Przenoszone informacje
pixel	ov7670_capture	classifier / frame_pixel	Y, Cb, Cr, współrzędne i pix_valid.
mask_detect	ycbcr_classifier	centroid_accumulator	Surowy color_mask używany do wyboru celu.
mask_display	classifier → mask_despeckle_filter	frame_pixel	Odfiltrowana display_mask używana wyłącznie w podglądzie.
track_raw	centroid_accumulator	tracking_uart_tx	Surowe X, Y i target_valid wysyłane do płytki serwa.
track_smooth	centroid → smooth_tracker	top_vga	Wygładzone X i Y czerwonego znacznika VGA.
vga	top_vga	Złącze VGA	RGB 4:4:4, HSYNC i VSYNC.
tracking_uart	tracking_uart_tx	tracking_uart_rx	Siedmiobajtowy pakiet pozycji między płytkami.

4.2. Moduł top_servo_basys3

Osoba odpowiedzialna: MN

4.2.1. Schemat blokowy

Tor sterowania na płytce serwomechanizmów



Rysunek 3. Główne moduły i interfejsy w torze serwomechanizmów.

4.2.2. Porty

Port / grupa	Kierunek	Szerokość	Znaczenie
clk	input	1	Zegar płytki Basys 3, 100 MHz.
btnC	input	1	Reset użytkownika; aktywny stan wysoki.
uart_rx	input	1	Wejście pozycji z JA1; rezystor podciągający utrzymuje stan spoczynkowy.
led	output	4	Stan łącza, błąd pakietu, ważność celu i poziom RX.
servo_pan_pwm	output	1	PWM osi poziomej, JXADC XA1_P / pin J3.
servo_tilt_pwm	output	1	PWM osi pionowej, JXADC XA2_P / pin L3.

4.2.3. Interfejsy

Interfejs	Źródło	Cel	Przenoszone informacje
tracking_uart	Płytki kamery	tracking_uart_rx	Pakiet pozycji i flaga celu.
target	tracking_uart_rx	servo_controller	X[8:0], Y[7:0], valid i impuls packet_strobe.
servo_cmd	servo_controller	2 x pwm_generator	Podpisane pozycje PAN i TILT zakodowane na 8 bitach.

Interfejs	Źródło	Cel	Przenoszone informacje
servo_pwm	pwm_generator	MG90S	Impulsy sterujące 50 Hz, 1–2 ms.

4.3. Protokół komunikacji między płytkami

Łącze pracuje z szybkością 100 000 bodów w formacie 8-N-1. Jeden pakiet zajmuje siedem bajtów, czyli 70 bitów wraz z bitami startu i stopu; czas transmisji wynosi około 700 μ s. CRC-8/ATM używa wielomianu 0x07, wartości początkowej 0x00, bez odbicia bitów i bez końcowego XOR.


Bajt	Nazwa	Znaczenie
0	A5	Pierwszy bajt synchronizacyjny.
1	5A	Drugi bajt synchronizacyjny.
2	SEQ	Numer sekwencyjny pakietu.
3	X_LO	Młodsze osiem bitów współrzędnej X.
4	FLAGS	Bit 0: X[8]; bit 1: target_valid; bity 7:2 = 0.
5	Y	Ośmiobitowa współrzędna Y.
6	CRC8	CRC obliczone z sześciu poprzednich bajtów.

4.4. Rozprowadzenie sygnałów zegarowych

Na obu płytkach źródłem jest generator 100 MHz. W wariantcie kamery MMCM wytwarza 65 MHz dla toru VGA, logiki systemowej i UART oraz 40 MHz jako zegar referencyjny kamery. Dzielnik w top_camera generuje z 40 MHz sygnał XCLK = 10 MHz. Kamera, zgodnie z konfiguracją CLKRC, zwraca PCLK = 5 MHz. PCLK jest traktowany jako asynchroniczny względem zegarów MMCM; przejścia domen wykorzystują synchronizację i dwuzegarową pamięć ramki.

W wariantcie serwa MMCM wytwarza 40 MHz. Zegar jest podawany na globalny bufor dopiero po stabilizacji bloku MMCM, co gwarantuje bezpieczne zastosowanie pozycji początkowej po włączeniu zasilania.

Wariant	Zegar	Częstotliwość	Zastosowanie
Kamera	clk	100 MHz	Wejście oscylatora Basys 3.
Kamera	clk_65mhz	65 MHz	VGA XGA, logika systemowa, UART TX.
Kamera	clk_40mhz	40 MHz	Zegar referencyjny i konfigurator OV7670.
Kamera	ov7670_xclk	10 MHz	Zegar dostarczany do czujnika.
Kamera	ov7670_pclk	5 MHz	Asynchroniczne próbkowanie danych obrazu.
Serwo	clk_40mhz	40 MHz	UART RX, sterownik położenia i generatory PWM.



Rysunek 4. Rozprowadzenie sygnałów zegarowych w obu wariantach projektu.

5. Implementacja

Poniższe dane wygenerowano w Vivado 2024.2 dla układu xc7a35tcbg236-1. Dla obu modułów wykonano syntezę, implementację, pełny DRC, analizę czasową po trasowaniu oraz write_bitstream. Wszystkie etapy zakończyły się bez błędów i bez ostrzeżeń krytycznych.

5.1. Lista zignorowanych ostrzeżeń Vivado

Tabela obejmuje komunikaty WARNING z plików synth_1/runme.log oraz impl_1/runme.log, zbierane przez skrypt tools/warning_summary.sh. Osobne raporty DRC i methodology zawierają także zalecenia optymalizacyjne, lecz nie zgłaszają błędów ani ostrzeżeń krytycznych.

Wariant	Etap i identyfikator	Liczba	Uzasadnienie
Kamera	Synteza — Synth 8-3332	26	Nie używane elementy sekwencyjne multiplexera pamięci ramki zostały automatycznie usunięte. Optymalizacja nie zmienia obserwowalnego działania; implementacja i DRC zakończyły się poprawnie.
Kamera	Synteza — Synth 8-7080	1	Projekt nie spełnia kryterium równoległej syntezy. Komunikat dotyczy jedynie sposobu wykorzystania wątków przez narzędzie.
Kamera	Implementacja — Power 33-332	1	Domyślna analiza mocy wykryła założoną wysoką aktywność sieci resetu. Ostrzeżenie wpływa na dokładność estymacji mocy, nie na DRC ani timing.
Serwo	Synteza — Synth 8-7080	1	Projekt jest mały i nie spełnia kryterium równoległej syntezy; brak wpływu funkcjonalnego.
Serwo	Implementacja — Power 33-332	1	Jak w wariancie kamery: ostrzeżenie dotyczy wyłącznie wektorowej estymacji aktywności dla raportu mocy.

Podsumowanie logów etapów budowania: kamera — 27 ostrzeżeń syntezy i 1 ostrzeżenie implementacji; serwo — 1 ostrzeżenie syntezy i 1 ostrzeżenie implementacji. W obu przypadkach występuje 0 błędów i 0 ostrzeżeń krytycznych. Główny vivado.log zawiera ponadto po jednym komunikacie Vivado 12-7122 o braku checkpointu dla kompilacji inkrementalnej; narzędzie poprawnie wykonało standardowy przebieg kompilacji.

5.2. Wykorzystanie zasobów

Zasób	Kamera: użyte / dostępne	Kamera	Serwo: użyte / dostępne	Serwo
Slice LUT	7101 / 20800	34,14%	443 / 20800	2,13%
Slice Registers	2884 / 41600	6,93%	220 / 41600	0,53%
Block RAM Tile	16 / 50	32,00%	0 / 50	0,00%
DSP	6 / 90	6,67%	5 / 90	5,56%
Bonded IOB	63 / 106	59,43%	9 / 106	8,49%
BUFG / BUFGCTRL	5 / 32	15,63%	1 / 32	3,13%
MMCM	1 / 5	20,00%	1 / 5	20,00%

Największym konsumentem zasobów w części kamery jest tor obrazu, szczególnie bufor ramki zajmujący 16 bloków BRAM. Wariant serwera jest znacznie mniejszy i nie używa pamięci blokowej.

5.3. Marginesy czasowe

Wariant	WNS setup	TNS setup	WHS hold	THS hold	Punkty końcowe	Wynik
Kamera	2,813 ns	0,000 ns	0,127 ns	0,000 ns	5370	spełnione
Serwo	4,134 ns	0,000 ns	0,131 ns	0,000 ns	352	spełnione

Vivado podało komunikat „All user specified timing constraints are met” dla obu implementacji. TNS i THS są równe zero, nie występują więc ścieżki naruszające wymagania setup ani hold. Raport nie wykazał ścieżek nieograniczonych.

5.4. Wyniki generowania bitstreamów

Płytką	Moduł najwyższego poziomu	Plik wynikowy
Kamera	top_camera_basys3	results/top_camera_basys3.bit
Serwo	top_servo_basys3	results/top_servo_basys3.bit


6. Konfiguracja sprzętu

6.1. Wykorzystane elementy

Element	Liczba	Rola
Digilent Basys 3 (Artix-7 XC7A35T)	2	Oddzielna płytką kamery i płytką serwa.
Kamera OV7670	1	Źródło obrazu i zegara PCLK.
Serwomechanizm MG90S	2	Osie PAN i TILT mechanizmu laserowego.
Moduł laserowy	1	Wskazanie wykrytego obiektu; dokładny model nie jest opisany w repozytorium.
Monitor VGA	1	Podgląd obrazu i wyniku śledzenia.
Zasilacz 5 V dla serw	1	Stabilne zasilanie napędów ze wspólną masą z płytką serwa.

6.2. Połączenie dwóch płytek

Do komunikacji pomiędzy płytkami potrzebne są dwa przewody: sygnał danych i masa. Należy połączyć JA1 płytki kamery z JA1 płytki serwa oraz dowolny pin GND złącza Pmod jednej płytki z pinem GND drugiej. Nie należy łączyć pinów VCC obu płytek.



Rysunek 5. Połączenie dwóch płytek, kamery, monitora i zewnętrźnie zasilanych serw.

Źródło	Cel	Funkcja
Kamera: JA1 / J1	Serwo: JA1 / J1	UART TX → UART RX, LVCMOS 3,3 V.
Kamera: Pmod GND	Serwo: Pmod GND	Wspólna masa odniesienia dla UART.

6.3. Podłączenie urządzeń peryferyjnych

Urządzenie / sygnał	Płytki i złącze	Uwagi
OV7670 D0...D3	Kamera — JB1...JB4 (A14, A16, B15, B16)	Cztery młodsze bity magistrali danych.
OV7670 D4...D7	Kamera — JB7...JB10 (A15, A17, C15, C16)	Cztery starsze bity magistrali danych.
OV7670 SIOC	Kamera — JC1 / K17	Zegar interfejsu SCCB, pull-up.
OV7670 SIOD	Kamera — JC2 / M18	Dwukierunkowe dane SCCB, pull-up.
OV7670 VSYNC	Kamera — JC3 / N17	Synchronizacja pionowa obrazu.
OV7670 HREF	Kamera — JC4 / P18	Ważność danych poziomej linii.
OV7670 PCLK	Kamera — JC7 / L17	Zegar pikselowy zwracany przez kamerę.
OV7670 XCLK	Kamera — JC8 / M19	Zegar 10 MHz dostarczany do kamery.
VGA RGB/HSYNC/VSYNC	Kamera — złącze VGA	Tryb 1024×768 @ 60 Hz.
MG90S PAN	Serwo — JXADC XA1_P / J3	Wyłącznie sygnał PWM z FPGA.
MG90S TILT	Serwo — JXADC XA2_P / L3	Wyłącznie sygnał PWM z FPGA.
Zasilanie serw	Zewnętrzne 5 V	Masa zasilacza musi być połączona z masą płytki serwa.

6.4. Przełączniki i diagnostyka

Element	Działanie
BTNC	Reset odpowiedniej płytki.
SW15	Włączenie trybu diagnostycznego na płycie kamery.
SW14:SW13	W trybie diagnostycznym wybór: Y, Cb, Cr lub moduł chrominancji.
SW12	Wybór kolejności składowych chrominancji dla formatu danych OV7670.
SW4:SW0	Korekta progu składowej Cb klasyfikatora.
SW14:SW10	W trybie normalnym korekta progu luminancji klasyfikatora.
SW9:SW5	Nastawa minimalnej liczby pikseli obiektu; SW7:SW5 wpływają również na wygładzanie znacznika VGA, ale nie zmieniają współrzędnych wysyłanych UART.

6.5. Kalibracja położenia

Oś PAN znajduje się na wysokości środka kamery, a środek mechanizmu lasera jest odsunięty w poziomie o około 9 cm. Oś TILT jest zamontowana około 3 cm wyżej. PAN_HOME_OFFSET = -7 jest stałą korektą poziomą dobraną praktycznie do obserwacji obiektów w odległości około 1–2 m. TILT_STARTUP_POSITION = -60 określa wyłącznie pozycję początkową po resecie; po odebraniu poprawnego celu pozycja pionowa wynika ze współrzędnej Y. Parametry mogą wymagać ponownego strojenia po zmianie geometrii uchwytu lub typowej odległości celu.

6.6. Programowanie

1. Wygenerować oba bitstreamy poleceniem `./tools/generate_bitstream.sh` albo osobno w dwóch projektach Vivado GUI.
2. Wgrać `top_camera_basys3.bit` do płytki połączonej z kamerą i monitorem VGA.
3. Wgrać `top_servo_basys3.bit` do płytki połączonej z serwami.
4. Połączyć JA1, wspólną masę oraz zewnętrzne zasilanie 5 V serw, a następnie zresetować obie płytki.

7. Film

https://drive.google.com/file/d/15f4_ptasjUVG9o0GAwtvo4lvOuiDDVq8/view?usp=drive_link