

26计组考试范围整理

与25年相比：

删除内容：并行主存系统（求顺序存储、交叉存储所需时间、带宽）

增加内容：动态网络（典型多级网络互连方式）[回26计组考试范围整理](#) [回26计组考试范围整理](#)

一、运算器（10*2）✓

第一部分：定点数补码加减法（10*1）

1. 已知定点小数X和Y，数值位为5位，试使用变形补码方式计算： $X+Y$ 。

其中： $X=-0.10001$ ， $Y=-0.11110$ 。

☒

2. 已知定点小数X和Y，数值位为5位，试使用变形补码方式计算： $X-Y$ 。

其中： $X=-0.11111$ ， $Y=-0.11001$ 。

☒

3. 已知定点小数： $X=+33/64$ ， $Y=-61/64$ ，试使用变形补码方式分别计算（要求对运算结果进行溢出检测，若溢出，要求指明正溢/负溢，数值位6位）：

(1) 求X，Y，-Y的变形补码； (2) $X+Y$ ； (3) $X-Y$ 。

☒

4. 已知定点整数： $X=-47$ ， $Y=+53$ ，试使用变形补码方式分别计算（要求对运算结果进行溢出检测，若溢出，要求指明正溢/负溢，数值位6位）：

(1) $X+Y$ ； (2) $X-Y$ 。

☒

第二部分：阵列乘法（10*1）

带求补器的补码阵列乘法器求乘积 $x \times y$ 、直接补码阵列乘法求乘积 $x \times y$

1. 设 $X=-11/16$ ， $Y=+7/16$ ，试用带求补器的补码阵列乘法器计算： $X \times Y$ 。

☒

2. 已知 $x=-11011$ ， $y=-10111$ ，试用直接补码阵列乘法计算 $x \times y$ 。

☒

3. 已知 $X=+17$ ， $Y=-31$ ，用直接补码阵列完成计算： $X \times Y$ 。

☒

二、存储器（10*2）✓

第一部分：主存的组织及与CPU的连接（10*1）

1. 某32位计算机系统采用半导体存储器，其地址码是32位，若使用 $4M \times 8$ 位的DRAM芯片组成64MB主存，并采用内存条的形式，问：

(1) 若每个内存条为 $4M \times 32$ 位，共需要多少内存条？

(2) 每个内存条内共有多少片DRAM芯片？

(3) 主存需要多少DRAM芯片？

(4) 若采用字节编址，地址从0开始，则64MB主存的末地址是多少？（用十六进制表示）


☒

2. 某计算机系统使用半导体存储器DRAM构建主存，其地址线，数据线均为32位，已知DRAM芯片规格为：64M×16位，若要组成4GB主存，并采用内存条的形式，问：
- (1) 若每个内存条为256M×32位，共需要内存条数量是：[填空1] 条
 - (2) 每个内存条内需要DRAM芯片数量是：[填空2] 片
 - (3) 主存共需要DRAM芯片数量是：[填空3] 片
 - (4) 对于4GB主存，若按字节编址，首地址从0开始，其末地址是：[填空4]H（给出十六进制结果）




3. 某存储器与CPU的连接如图所示；ROM区域1片ROM芯片，其大小为128KB；RAM区域大小为256KB，RAM芯片使用128K×4位的SRAM芯片，有WE#和CS#信号控制端。CPU地址总线为20位，数据总线为8位，读/写控制信号为R/W#，访存允许信号为MREQ#。问：

- (1) RAM区域需要几片SRAM？分为几组？
- (2) 试分析ROM和各组RAM的地址范围。



4. 某存储器与CPU的连接如图所示；ROM区域1片ROM芯片，其大小为512KB；RAM区域大小为1MB，RAM芯片使用512K×4位的SRAM芯片，有WE#和CS#信号控制端。CPU地址总线为22位，数据总线为8位，读/写控制信号为R/W#，访存允许信号为MREQ#。试分析ROM和各组RAM的地址范围。



☐

第二部分：cache (10*1)

1. 某计算机字长32位，cache 由 256个存储块构成，主存包含 16K 个存储块，每块由 64 个字组成，访问地址为字节地址。

- (1) 若采用全相联映射方式，给出主存地址的划分情况，并标出各部分的位数；
- (2) 若采用直接相联映射方式，给出主存地址的划分情况，并标出各部分的位数。

☒

2. 某计算机的 cache 由 64 个存储块构成，采用 4 路组相联映射方式，主存包含 4096 个存储块，每块由 128 个字组成，访问地址为字地址。

- (1) 主存地址和 cache 地址各有多少位？
- (2) 按照题干条件中的映射方式，列出主存地址的划分情况，并标出各部分的位数。

☒

3. 某计算机字长32位，其主存容量为 4MB，cache 容量为 16KB，每块包含 8 个字，每字为 32 位，映射方式采用 4 路组相联。设 cache 的初始状态为空，CPU 依次从主存第 0,1,2,...,99 号单元读出 100 个字（每次读一个字），并重复此操作 10 次，替换算法采用 LRU 算法。

- (1) 若按字编址，列出主存地址的划分情况，并标出各部分的位数。
- (2) 求 cache 的命中率。
- (3) 若 cache 比主存快 10 倍，分析采用 cache 后存储访问速度提高了多少。

☒

4. 某计算机字长32位，其主存容量为 1MB，cache 容量为 16KB，每块包含 8 个字，采用直接相联映射方式。设 cache 的初始状态为空，CPU 依次从主存第 0,1,2,...,199 号单元读出 200 个字（每次读一个字），并重复此操作 5 次。

- (1) 若按字编址，列出主存地址的划分情况，并标出各部分的位数。
- (2) 求 cache 的命中率。

(3) 若 $r=5$, $t_c=20\text{ns}$, 求平均访问时间及效率。



5. 已知机器字长32位, 主存容量为16MB, cache 的容量为 64KB, 每块大小是16个字 (1个字=32位), 按字节编址。若程序要访问下列地址单元的数据, 请给出不同映射方式下, cache的相应标志 (即载入cache哪一行/组, 对应tag是多少, 要求用十六进制表示)。设cache为空, 访问对应地址单元时从主载入数据到cache。

主存地址单元: 040208H, 30F86FH

- (1) 全相联映射方式;
- (2) 直接相联映射方式;
- (3) 8路组相联映射方式。



三、指令系统 (15*1) ✓

寻址方式举例

设某机的指令字长16位, 格式、有关寄存器和主存内容如下, X为寻址方式, D为形式地址, 请在下表中填入有效地址E及操作数的值。?

	OP	X	D=100	PC=1000	$R_{基}=2000$
100	200				
200	500				
500	800				
1100	100				
1102	350				
2100	200				

寻址方式	X	有效地址E	操作数
立即	0	$S=D$	100
直接	1	$E=D=100$	200
间接	2	$E=(D)=200$	500
相对	3	$E=(PC)+D=1100$	100
变址	4	$E=(R)+D=2100$	200
变址间址	5	$E=((R)+D)=200$	500

1. 某机器字长16位, 其指令系统采用单字长指令, 该指令系统有三类指令, 分别是二地址指令, 一地址指令和零地址指令; 其操作码采用可变长操作码, 每个地址码长度均为6位; 已知二地址指令有14条, 一地址指令125条。

试分析:

- (1) 零地址指令最多有多少条?
- (2) 整个指令系统可以有多少条指令?
- (3) 若一地址指令要求设计248条, 则二地址指令最多能有多少条?



2. 设某机器指令字长固定为16位, 其指令形式有4类: 三地址指令, 二地址指令和一地址指令和零地址指令。每个地址码的长度均为4位。已知二地址指令有45条, 零地址指令有7条, 则:

- (1) 三地址指令的数量, 最多有多少条?
- (2) 当前条件下, 一地址指令最多有多少条?



3. 存储器中相应地址（16位）及其存放的内容如表所示，已知寄存器R的值为4000H，PC的值为7000H，变址寄存器RX的值为2500H，基址寄存器RB的值为3500H，D为形式地址（16位）。

地址	1000H	2000H	3000H	3A00H	4000H	5000H	6000H	7000H	7100H
数据	3000H	4000H	A210H	9000H	6600H	2021H	2102H	1177H	3502H

试分析，在下列给出的寻址方式中，指令访问得到操作数S的值是多少？

- (1) 寄存器寻址，R；
- (2) 寄存器间接寻址，(R)；
- (3) 直接寻址，D=5000H；
- (4) 基址寻址，D=500H；
- (5) 间接寻址，D=1000H。



寻址方式	有效地址EA	寻址范围	备注
立即寻址			S=D
直接寻址	EA=D	$0 \sim 2^m - 1$	
寄存器寻址		$R_0 \sim R_{2^m - 1}$	寄存器段位数m位
间接寻址	EA=(D)	$0 \sim 2^n - 1$	
寄存器间接寻址	EA=(R)	$0 \sim 2^n - 1$	
相对寻址	EA=PC+D	$0 \sim 2^n + 2^{m-1} - 2$	PC为当前PC
变址寻址	EA= R_x +D	$0 \sim 2^n + 2^{m-1} - 2$	R_x 为变址寄存器
基址寻址	EA= R_B +D	$0 \sim 2^n + 2^{m-1} - 2$	R_B 为变址寄存器

4. 存储器中相应地址(16位)及其存放的内容如表所示，已知寄存器R的值为5000H，当前PC的值为7000H，变址寄存器RX的值为7000H，基址寄存器RB的值为3080H，D为形式地址(8位)。

地址	0050H	0060H	2088H	2588H	30A0H	5000H	6000H	6F63H	7000H	7063H
数据	6000H	30A0H	2588H	3100H	2500H	0600H	5507H	7000H	7063H	6F63H

试分析，在下列给出的寻址方式中操作数的有效地址（EA位数为16位）。

- (1) 寄存器间接寻址，(R)；
- (2) 间接寻址，D=60H；
- (3) 相对寻址，D=63H；
- (4) 基址寻址，D=20H；
- (5) 变址寻址，D=88H。



5. 已知机器字长16位，指令格式如图所示，MOD为寻址特征位：

MOD = 00：直接寻址；MOD = 01：相对寻址；
MOD = 10：变址寻址；MOD = 11：基址寻址。

6位	2位	8位
OP	MOD	D

设变址寄存器(RX)=2308H，基址寄存器(RB)=2560H，当前(PC)=4000H，以下 5 条指令均采用上述格式，请分析下列指令的有效地址EA（16位）：

- (1) FD60H； (2) EAE0H； (3) AC80H； (4) 8765H； (5) 685EH。



6. 某机字长32位，采用三地址指令（A1 OP A2→A3），每个操作数均支持5种寻址操作（包含直接寻址），完成43种操作，各寻址方式均可在4K主存范围内取得操作数，并可在2K范围内保存运算结果。试完成下列任务：


(1) 指令字长最少应为多少位？试设计指令格式并标注每个字段位数（寻址字段用Mod1，Mod2，...表示，形式地址用D1，D2，...表示）；

(2) 执行一条全部采用直接寻址方式的指令，最多要访问多少次主存？

(3) 若寻址方式中，支持基址寻址，在（1）的条件下，其最大寻址范围是多少？



7. 已知机器字长32位，设计的单字长双地址RS型指令格式如图所示：



设机器有16个通用寄存器，29条指令，A为形式地址。其中目标操作数固定为寄存器直接寻址，另一个操作数的寻址方式有立即、直接、寄存器直接、寄存器间接、相对等五种寻址方式。给出指令中各部分位数并指明寻址范围最大的寻址方式及寻址范围。



四、CPU（15*1）

🔴第一部分：典型指令（lw、sw、beq、addi、add、sub）的数据通路

[看书](#)

中央处理器概述

PC (Program Counter)-----程序计数器


IR (Instruction Register)-----指令寄存器

AR (Address Register)-----地址寄存器

DR (Data Register)-----数据缓冲寄存器

AC (Accumulate Count)-----累加寄存器


PSW (Program Status Word)-----程序状态字



指令执行流程




指令执行通路 (hust_ppt27页开始)





第二部分：微程序控制器✓

- 已知微指令为32位字长，后续地址采用下址字段法，操作控制字段采用混合表示法。其中31~20位分为CK0、CK1、CK2三组，均采用编码表示法，19~11位用直接表示法；各字段的位数分配如图所示，针对当前的微指令格式，试分析计算：




- 控制存储器的最大容量是多少位？
- 最多可以设计多少条微指令？
- 一条微指令中可同时出现的微命令最多可以有多少个？
- 该格式的微指令最多可表示多少种微命令？



1. 已知一条由5个功能段组成的浮点加法流水线，每个功能段的延迟时间均为 Δt ，流水线的输出端和输入端之间有直接数据通路，而且设置有足够的缓冲寄存器。要求用尽可能短的时间完成计算：

完成下列任务：

- (1) 画出流水线时空图;
- (2) 计算流水线的实际吞吐率TP、加速比SP和效率 η 。



完成下列任务：


- (1) 画出流水线时空图；
- (2) 计算流水线的实际吞吐率TP、加速比SP和效率 η 。

4																	
3																	
2																	
1																	

3. 已知向量A和B，各有8个元素，要求在动态双功能流水线上，计算向量点积：

$$A \cdot B = \sum_{i=1}^8 a_i \times b_i$$

流水线如图所示。功能段A→B→C→F组成乘法流水线，A→D→E→F组成加法流水线。每个功能段经过的时间均为Δt，其中，X，Y为输入，Z为输出，而且流水输出结果可以直接返回到输入端或暂存于相应的缓冲寄存器中，其延迟时间和功能切换所需的时间都可以忽略不计。



- 完成下列任务：
- (1) 画出流水线时空图；
 - (2) 计算流水线的实际吞吐率TP、加速比SP和效率η。

☐

4. 一条具有三个功能段的非线性流水线的预约表如图所示。

时间		1	2	3	4	5	6
功能段	S1	√		√			√
	S2		√		√		
	S3					√	

- 完成下列任务：
- (1) 写出对应的禁止表和初始冲突向量；
 - (2) 求最小启动循环和最小平均间隔时间；
 - (3) 画出非线性流水线调度的状态转换图；
 - (4) 画出非线性流水线各功能段之间的连接图；
 - (5) 通过插入非计算延迟单元（预留算法），可以实现该流水线的最优调度。假设流水线的时钟周期τ=20ns，流水线最大可能的吞吐率TPmax=？

☒

5. 在一个五段的流水线处理机上需经9个时钟周期才能完成一个任务，其预约表如图所示：

时间	1	2	3	4	5	6	7	8	9
功能段	1	√							√
	2		√	√					
	3				√		√	√	
	4			√	√				
	5					√	√		

完成下列任务：

- (1) 求延迟禁止表F？
- (2) 求初始冲突向量C？
- (3) 求出最小平均延迟为多少时钟周期？
- (4) 流水线的最大吞吐率为多少？
- (5) 最佳调度方案是？
- (6) 若按此调度方案输入六个任务，求实际吞吐率是多少？



第二部分：SIMD计算机的互连网络（10*1）

1. 设32个处理器的编号分别为0、1、2、…、31，用单级互连网络互连，若互连函数为：

- (1) Cube3
- (2) PM2+3
- (3) PM2-4
- (4) Shuffle
- (5) Butterfly
- (6) Shuffle(Shuffle)
- (7) Shuffle(Cube0(PM2-1))时，第11号处理器各与哪一个处理器相连？



2. 在有8个处理器的混洗交换网络中，若要使第0号处理器与第5号处理器相连需要经过[填空1] 次混洗和[填空2] 交换。



3. 给定一个采用完全混洗单级互连网络，并有256个PE的SIMD机器，假如执行混洗互连函数10次，则原来在PE197中的数据被送往PE？



4. 试在含一个PE的SISD机和在含8个PE且连接成一线性环的SIMD机上计算下列求点积的表达式：

$$S = \sum_{i=1}^{32} A_i \times B_i$$

假定完成每次加操作需2个单位时间，完成每次乘操作需4个单位时间，沿双向环在相邻PE间移数需1个单位时间。

- (1) SISD计算机上计算S的时间是多少单位时间？

- (2)SIMD计算机上计算S的时间是多少单位时间？
- (3)用SIMD机计算S相对于SISD机计算的加速比是多少？（保留到小数点后两位）



5. 设计一种采用加、乘和数据寻径操作的算法，分别在下面两种计算机系统上用最短的时间来计算表达式 $S=A_1 \times B_1 + A_2 \times B_2 + \dots + A_{64} \times B_{64}$ 。假设加法和乘法分别需要2个和4个单位时间，从存储器取指令、取数据、译码的时间忽略不计，所有的指令和数据已装入有关的PE。试确定下列每种情况的最小计算时间。

(1)一台串行计算机，处理机中有一个加法和乘法器，同一时刻只有其中一个可以使用。这种单处理机系统不需要数据寻径操作。

(2)一台有16个PE(PE0, PE1, ..., PE15)的SIMD计算机，16个PE连成单向环结构。每个PE用1个单位时间可以把数据直接送给它的相邻PE。操作数Ai和Bi最初存放在PEj(j=i mod 16)中，其中i=1, 2, ..., 64。每个PE可在不同时刻执行加法或乘法。




6. 试分别用下面两种计算机系统计算表达式。

$$S = \sum_{i=0}^{31} A_i \times B_i$$

假设加法和乘法操作分别需要2个和4个单位时间（从存储器取指令、取数据、译码的时间忽略不计），所有的指令和数据已装入有关的PE。试计算下列两种情况下的最短计算时间：

- (1) 一台SISD串行计算机；
- (2) 一台有8个PE (PE0, PE1, ..., PE7) 的SIMD计算机。8个PE用PM2I网络连接，如图所示。每个PE用一个单位时间可以把数据直接送给相邻PE。操作数Ai和Bi最初存放在PEi mod 8中，其中i=0, 1, ..., 31。每个PE可在不同时刻执行加法或乘法。



7. 在有32个处理器的五级STARAN网络中，当级控信号为10110（从右至左分别控制第0级至第4级）时，17号处理器连向[填空1]号处理器。



8. 考虑用 8×8 交叉开关构造512输入的多级Omega网络，在该网络中需要多少级？需要多少个交叉开关？如果网络扩展到4096个结点，需要增加多少个交叉开关？



第三部分：程序划分调度（10*1）

1. 试确定在下列四种计算机系统中，计算下列表达式所用的时间。

$$S = \prod_{i=1}^{64} (A_i + B_i)$$

其中，加法需用30ns，乘法需用50ns。在SIMD和MIMD计算机中，数据由一个PE(处理单元)传送到另一个PE需要10ns，而在SISD计算机中，数据传送时间可忽略不计。在SIMD计算机中，PE间以单向环方式互连，而在MIMD计算机中，PE间以全连接方式互连。

- (1) 具有一个通用PE的SISD系统；
- (2) 具有一个加法器和一个乘法器的多功能部件的SISD计算机系统；
- (3) 有8个处理器的SIMD系统；
- (4) 有8个处理机的MIMD系统。



2. 分别确定在下列计算机系统中，计算下列表达式所需的时间。

$$S = \sum_{i=1}^{64} (a_i \times b_i)$$

- (1) 通用PE的串行SISD系统；
- (2) 具有一个加法器和乘法器的多功能并行流水SISD系统，假设加法器和乘法器内部不采用流水线结构；
- (3) 有16个处理器的SIMD系统；
- (4) 有16个处理机的MIMD系统。

设访存取指和取数的时间可以忽略不计；加与乘分别需要2拍和4拍；在SIMD和MIMD系统中，处理器(机)之间每进行一次数据传送的时间为1拍，而在SISD的串行或流水系统中都可忽略；在SIMD系统中，PE之间采用线性环型互连拓扑，即每个PE与其左右两个相邻PE直接相连，而在MIMD中每个PE都可以和其它PE有直接的通路。



3. 在有16个处理器的BSP计算机和理想的PRAM计算机上，计算表达式：

$$S = \sum_{i=1}^{256} (A_i \times B_i)$$

假设指派每个处理器完成的乘法次数与加法次数相同。在BSP计算机上，数据已分配到了相关处理机的本地存储器，访问本地存储器的时间忽略不计，通信网络允许多对处理器之间同时进行点对点通信。每次加法所需的时间为100ns，每次乘法所需的时间为200ns，h=1，g=500ns，l=800ns，忽略并行性开销。要求：

- (1) BSP计算机上计算上述表达式所需的总的时间TBSP，以及加速比Sp。
- (2) 理想PRAM计算机上计算上述表达式所需的总的时间TPRAM，以及加速比Sp。



BSP计算机

$$T_{BSP} = \left\lceil \frac{m}{N} \right\rceil \times (t_{multi} + t_{add}) + \lceil \log_2 N \rceil \times (g \times h + l + t_{add})$$

加速比为: $S_p = \frac{m \times (t_{multi} + t_{add})}{T_{BSP}}$

理想PRAM计算机

$$T_{PRAM} = \left\lceil \frac{m}{N} \right\rceil \times (t_{multi} + t_{add}) + \lceil \log_2 N \rceil \times t_{add}$$

加速比为: $S_p = \frac{m \times (t_{multi} + t_{add})}{T_{PRAM}}$

